显示装置和电子装置的制作方法

专利名称：显示装置和电子装置的制作方法
技术领域：
本技术涉及显示装置和电子装置，并且具体涉及其中以行和列或以矩阵布置每个包括电光元件的多个像素的显示装置、以及包括该显示装置的电子装置。
背景技术：
近年来，在用于显示图像的显示装置的领域中，平面型(即，其中以矩阵布置多个像素或像素电路的平面板型)的显示装置已经迅速流行。作为平面板型的显示装置之一， 使用电流驱动型的电光元件作为像素的发光元件的显示装置是可用的，电流驱动型的电光元件发射亮度响应于流过的电流值变化的光。作为电流驱动型的电光元件，有机EL元件是已知的，其利用以下现象如果电场施加到有机材料的有机薄膜，那么其利用有机材料的电致发光(EL)来发光。使用有机EL元件作为像素的发光元件的有机EL显示元件具有如下所述的特性。 具体地，因为可以用IOV或更低的施加电压驱动有机EL元件，所以功耗可以抑制低。此外， 因为有机EL元件是自发光元件，所以与液晶显示装置相比，显示图像的可见度高。此外，因为不需要诸如背光的照明部件，所以可以容易地实现重量和厚度的减小。此外，因为有机EL 元件的响应速度是大约若干μ秒并且是非常高，所以在运动画面显示时不出现余像。类似于液晶显示装置，有机EL显示装置可以采用简单或无源矩阵方法和有源矩阵方法的任一作为驱动方法。然而，尽管无源矩阵型显示装置在结构上简单，但是因为电光元件的发光时段由于扫描线的数目的增加(或者换句话说，由于像素的数目的增加)而减少，所以存在难以实现大尺寸和高清晰度显示装置的问题。因此，近年来，有源矩阵型显示装置的开发正在积极进行，在有源矩阵型显示装置中通过有源元件(诸如例如通过像素中提供的绝缘栅极型场效应晶体管)控制电流流动到电光元件，在像素中提供电光元件。作为绝缘栅极型场效应晶体管，通常使用TFT(薄膜晶体管)。因为在有源矩阵型显示装置中，电光元件在一个显示帧时段上连续发光，所以其在大尺寸和高清晰度上可以容易地实现。除了电光元件之外，包括由有源矩阵方法驱动的电流驱动型电光元件的像素电路包括用于驱动电光元件的驱动电路。这样的驱动电路之一例如在日本专利公开 No. 2009-103868(下文中称为专利文献1)中公开。专利文献1的驱动电路并入像素电路， 并且从用于驱动电流驱动型电光元件(诸如例如有机EL元件21)的驱动晶体管22、写入晶体管23和保持电容器M配置。在专利文献1中，公开了其中外围电路部分00、50和60)安装在显示面板70上的有机EL显示装置IOb (参照专利文献1的0027段、图1、10等)，在显示面板70中并入从大量单位像素20b配置的像素阵列部分30。此外，在专利文献1中，描述了对于属于配置同一单位像素20b的两个垂直相邻行的四个子像素2(ν20κ、20<^Π 20Β共同使用一条电源线32(32_i到32_m)。此外，在专利文献1 中，描述了因为可以通过共同使用一条电源线32减小写入扫描电路40的电路规模，所以可以实现显示面板70的框架的外框(molding)的宽度的减小(参照专利文献1的0136段)。 这里，“框架的外框”是无助于图像显示的像素阵列部分30周围的显示面板70的区域。

发明内容
如上所述，通过减少配置用于驱动像素阵列部分的像素的外围电路部分的电路元件和布线的数目以减小外围电路部分的电路规模，可以实现显示面板的框架外框的宽度的减小。然而，因为对于通过减少配置外围电路部分的电路元件和布线的数目来减小电路规模存在限制，所以对于显示面板的框架外框的宽度的减小也存在限制。因此，如果试图满足对于显示面板的工作外框的宽度的进一步减小的需要，那么有时被迫限制外围电路的功能以实现外围电路部分的电路规模的减小。因此，希望提供一种显示装置和电子装置，通过其可以实现显示面板的框架外框的宽度的进一步减小，而不限制驱动像素阵列部分的像素的外围电路部分的功能。根据公开的技术，提供一种显示装置，包括可折叠基底；像素阵列部分，包括布置在所述基底上并且每个包括电光器件的多个像素；所述可折叠基底至少在其一侧的基底端部围绕所述像素阵列部分折叠；外围电路部分，布置在所述基底端部并且适于驱动所述像素阵列部分的像素；以及焊盘部分，提供在其上提供所述外围电路部分的所述基底端部上，并且适于将外围电路部分电连接到所述基底的外部。在具有上述配置的显示装置中，因为基底至少在其一侧的基底端部围绕所述像素阵列部分折叠，所以对于图像显示无贡献的围绕像素阵列部分的区域部分(即，框架外框) 可以在尺寸上减小对应于折叠的基底端部的区域的量。因此，外围电路部分通过折叠部分放置于其上提供像素阵列部分的基底上。因此，即使诸如端子的接触部分不插入外围电路部分和像素阵列部分之间，外围电路部分和像素阵列部分也可以相互电连接。此外，基底端部的尺寸不受限制，如果它保持在其上设置像素阵列部分的基底主体的尺寸的范围内。因此，布置在基底端部的外围电路部分的尺度以及因此外围电路部分的功能不受限制。此外，因为用于将外围电路部分和板的外部相互电连接的焊盘部分提供在其上提供外围电路部分的基底端部上，所以基底端部的折叠部分和外围电路部分之间的距离小。因此，即使不能在它们之间布置布线，也可以确定地执行外围电路部分和基底的外部之间的电连接。总的来说，在该显示装置的情况下，因为使用可折叠基底，并且外围电路部分布置在至少在一侧围绕像素阵列部分的外围折叠的板的基底端部，所以可以实现显示面板的框架外框的宽度的进一步减小，而不限制外围电路部分的任何功能。此外，即使基底端部的折叠部分和外围电路部分之间的距离小，使得不能在它们之间布置布线，也可以确定地建立外围电路部分和基底的外部之间的电连接。


图1是示意性地示出根据本技术的实施例的显示装置的显示面板的结构的俯视图；图2A和2B是分别示出图1的显示面板的折叠前后的显示面板的截面图；图3是示意性地示出图1的显示面板的不同结构的正视图4A和4B是基底端部的折叠前后图1的显示面板的示意图；图5A到5D是图示基底端部的折叠过程的示例的示意图；图6是示出图1的显示面板的结构的示例的部分截面图；图7是示出在图1的显示面板的基本主体部分具有防水侵槽的面板结构的俯视图；图8是示出在图1的显示面板的基本主体部分和基底端部具有防水侵槽的另一面板结构的俯视图；图9是示出对其应用根据公开技术的实施例的显示装置的有机EL显示装置的一般配置的框图；图10是示出图9的有机EL显示装置的每个像素的电路配置的示例的电路图；图11是图示图9的有机EL显示装置的基本电路操作的时序波形图；图12A到12D和13A到13D是图示图9的有机EL显示装置的基本电路操作的电路图；图14A和14B分别是图示由驱动晶体管的阈值电压的离散引起的问题以及由驱动晶体管的迁移率的离散引起的另一问题的特性图；图15A是示出写入扫描电路的配置示例的框图，并且图15B是示出配置写入扫描电路的偏移寄存器的电路示例的电路图；图16A是示出从一侧沟道晶体管和电容元件的组合配置的反相器电路的电路配置的示例的电路图，并且图16B是示出反相器电路的输入脉冲信号和输出脉冲信号的波形的波形图；图17是示出信号输出电路的配置示例的电路图；图18是示出在面板中提供扫描电路部分的情况下到基底的外部的电连接的配置示例的示意性俯视图；图19是类似视图但是示出在面板的外部提供扫描电路部分的情况下到基底的外部的电连接的配置示例；图20是示出对其应用本公开的显示装置的电视机的外观的透视图；图21A和21B分别是示出当从前侧和后侧观看时对其应用本公开的显示装置的数字相机的外观的透视图；图22是示出对其应用本公开的显示装置的笔记本型个人计算机的外观的透视图；图23是示出对其应用本公开的显示装置的摄像机的外观的透视图；以及图24A和24B分别是示出在打开状态下的便携式电话机的正视图和侧视图，并且图24C、24D、24E、24F和24G分别是便携式电话机的正视图、左侧视图、右侧视图、俯视图和仰视图。
具体实施例方式在以下，参照附图详细描述公开的技术的优选实施例。要注意，以以下顺序给出描述。1.实施例
2.对其应用公开的技术的有机EL显示装置2-1.系统配置2-2.基本电路动作2-3.驱动电路部分的配置示例3.修改4.电子装置<1.实施例 >图1示出根据公开的技术的实施例的显示装置的显示面板的一般结构。同时，图 2A和2B分别示出显示面板折叠前后的显示面板的横截面。参照图1、图2A和2B，根据实施例的显示装置10大部分定义在用作配置显示面板 70的基底(更具体地用作其上形成像素电路的基底)的可折叠或可弯曲基底。对于可折叠基底，可以使用已知的基底，诸如作为金属薄板的金属基底、塑料基底等。优选地，例如从抗腐蚀的角度从不锈钢基底形成金属基底。然而，从绝缘性能的角度，优选地使用塑料基底而不是金属基底。不锈钢基底的薄板、塑料基底等可以容易地使用已知的弯曲夹具(jig)折叠或弯曲。显示面板70包括基底主体部分70a，以及例如沿着基底主体部分70a的外围的四边折叠到后面侧的四个基底端部70b到70e。在图1中，通过交替的长短虚线示意性示出四个基底端部70b到70E中的在基底主体部分70a的相对左和右侧边的基底端部70b和70c以及在基底主体部分70a的下侧边的基底端部70d。每个包括电光元件(诸如例如自发光型的电光元件)的多个像素或像素电路20 在显示面板70的基底主体部分70a的基本整个区域上以行和列二维地排列，以配置像素阵列部分30。这里，作为自发光型的电光元件，有机EL元件、无机EL元件、LED元件、半导体激光器元件等是广泛已知的。自发光型的电光元件是电流驱动型的发光元件，其发出的光亮度响应于流过的电流值变化。同时，在基底主体部分70a的相对的左右侧边上的基底端部70b和70c以及下侧边的基底端部70D上，提供用于驱动像素阵列部分30的像素的外围电路部分8仏到80。。外围电路部分80a到80c通过布线部分81的布线电连接到像素阵列部分30，如图2A和2B所见。 外围电路部分80a到80。的具体示例在下文中描述。在显示面板70的制造时，形成像素阵列部分30的像素，并且外围电路部分8(^到 8 的电路元件形成在平板形式的可弯曲或可折叠基底^(^到？。^上，如图2A所示。此外，形成或布线用于将像素阵列部分30和外围电路部分80a到80。相互电连接的布线部分 81的布线。对于其上以此方式形成像素阵列部分30、外围电路部分80a到80c和布线部分81 的平板形式的显示面板70，例如从在布线部分81的背面布置折叠夹具(folding jig)82的开始点执行弯曲或折叠工作。通过该折叠工作，其上安放外围电路部分8(^和80b(80c)的基底端部7(^和70。(70d)折叠并且位于基底主体部分70a的背后侧(也就是说，与显示面相对侧)。因此，作为在显示面板70的像素阵列部分30的外围的框架的外框，仅存在布线部分81的部分，并且因此可以形成窄的或具有小宽度的显示面板的框架外框。换句话说，可以将像素阵列部分30周围无助于图像显示的过剩区域的面积抑制到最小的需要程度。此外，像素阵列部分30和外围电路部分80a到80c电连接到在一个基底上形成的布线部分81的布线，尽管该基底在它们之间折叠。结果，不需要提供焊盘部分，诸如在其中柔性线缆等用于将外部基底连接到例如基底主体部分70a的情况下所提供的端子。因此， 因为不需要确保用于提供焊盘部分的区域，所以可以预期显示面板70的框架外框的宽度的进一步减小。此外，基底端部7 和70。(70d)在尺寸上不受限，如果尺寸保持在其上提供像素阵列部分30的基底主体部分70A的尺寸的范围内。因此，布置在基底端部70b*70c(70d)的外围电路部分8仏和80b(80c)的电路规模并且因此外围电路部分80a*80b(80c)的功能不受限。在本实施例中，显示面板70在像素阵列部分30的外围在其四个侧边折叠，并且外围电路部分80a、80b和80e从该四个侧边安放在基底端部70B、70e和70D上。然而，显示面板 70的面板结构不限于此。例如，显示面板70在其上安放外围电路部分80a、80b和80c的像素阵列部分30的外围的三个侧边可以弯曲或折叠，如图3所见。在此情况下，因为保持不弯曲或折叠的基底端部70e形成占据框架的大部分的边缘，所以优选考虑在四个侧边弯曲或折叠显示面板70。此外，即使不折叠四个或三个侧边，而是至少折叠像素阵列部分30的外围的一个侧边，那么与其中四个侧边都不折叠的替代情况相比，也提供框架外框的宽度减小的效果。如上所述，作为配置显示面板70的基底，使用可折叠基底。然后，通过在像素阵列部分30的外围的至少一个侧边折叠的基底端部70B、70C和70d上布置外围电路部分80a、80b 和80。，可以将具有各种功能的各种电路安放在外围电路部分8Οα、8Ο0Π 80。上，而不受框架外框尺寸的限制。因此，可以实现显示面板70的框架外框的宽度的进一步减小，而不限制外围电路部分80α、80β和80。的功能。特别地，如果像素阵列部分30在其外围的四个侧边折叠，则可以实现基本消除框架外框部分并且使用显示面板70的显示面的整体区域作为显示区域的显示装置。图4Α和4Β分别示出基底端部70B、70C和70D折叠前后的显示面板70。在图4A和 4B的示例中，在像素阵列部分30的外围的四个侧边中，仅仅其上安放外围电路部分80a、80b 和80e的像素阵列部分30的外围的三个侧边折叠，而切割图4A和4B中在上侧边示出的剩余一个侧边。在图4A和4B中，像素阵列部分30是对于图像的显示有贡献的有效像素部分，也就是说，显示区域部分。在像素阵列部分30的相对左和右侧边(也就是说，在基底主体部分70a的左和右侧边)的基底端部70b和70c以及在下侧边的基底端部70d折叠，而切割在上侧边的基底端部70e。下面描述细节。首先，为了切割在上侧边的基底端部70E，在基底主体部分70A和基底端部7 之间形成切割部分83A，使得它在基底主体部分70a的相对端之间的水平方向上延伸。然后，在切割部分8 的相对端和基底端部70e的上端之间形成槽8 和83。。结果，可以从基底主体部分70a切割在上端的基底端部70e。然后，为了在相对的左和右侧边折叠基底端部70b和70。，在基底端部70b和70c上形成槽8 和83E，使得它们从相对的左和右侧边沿着基底主体部分70a的下端延伸。然后，在弯曲基底端部70b和70。之前，它们的上端部70bq和70ω沿着粗虚线弯曲。此后，基底端部70β和70。沿着粗虚线弯曲，并且基底端部70β和70。沿着基底端部70β和70。和基底主体部分7(^之间的边界上的粗虚线弯曲。然后，例如，在弯曲基底端部70β和70。的上端部70bc1和70ω的上端，外围电路部分 8(^和80Β和基底的外部相互电连接。特别地，提供焊盘部分8\和8、，用于通过其提取用于外围电路部分8(^和80β的电源电压和来自基底的外部的各种信号。焊盘部分8\和84β 提供在其上分别提供外围电路部分80α和80β的基底端部70β和70c上，更具体地，在远离弯曲部分的基底端部70b和70c中的位置(即，在上端部70bo和70⑶)。焊盘部分84a和84B和外围电路部分80a和80b通过基底端部70b和70c中弯曲部分上的布线相互电连接。下文中，为了弯曲基底端部70D，基底端部70d的相对端部70D1和70D2首先在槽83D 和8 的边界上沿着基底端部7 和70。的弯曲线的延伸线上的粗虚线弯曲。然后，基底端部70d沿着基底端部70d和基底主体部分70A之间的边界上的粗虚线(即，沿着将槽8 和 8 相互连接的粗虚线)弯曲。这里，作为示例假设基底端部70d上安放的外围电路部分80。是信号输出电路，其如下所述输出来自基底外部提供的未示出的信号提供源所提供的视频信号到像素阵列部分30的像素。在此情况下，对于在基底端部70d的下端的像素阵列部分30的每个像素列， 提供用于从基底的外部提取视频信号的焊盘部分组84。。在水平方向上的像素阵列部分30 的宽度上，基本对应于像素阵列部分30的像素列提供焊盘部分组84c。 例如，分别在基底端部70d的相对端部70D1和70D2的下端提供一对焊盘部分84D 和84e，用于将外围电路部分80。和基底的外部相互连接，也就是说，用于从基底的外部提取栅极控制信号，该栅极控制信号用于控制例如配置上述信号输出电路的晶体管。特别地，焊盘部分84d和84e提供在其上提供从外围电路部分80。形成的信号输出电路的基底端部70d 上，更具体地，在远离弯曲部分的基底端部70d中的位置(即，在相对端部70D1和70D2)。然后，焊盘部分84d和84e和外围电路部分80c通过基底端部70d中的弯曲部分上的布线相互电连接。如上所述，通过从基底主体部分7(^切割上侧边的基底端部70E，并且然后弯曲在相对的左和右侧边的基底端部70b和70c以及在下侧边的基底端部70D，可以实现基本具有基底主体部分70a的尺寸的显示面板70。然而，因为需要确保在基底端部70B、70e和70d的弯曲部分的弯曲边缘，所以最终的显示面板70具有在基底主体部分70a的外围的一些框架外框70F，如图4B所见。此外，通过在折叠的基底端部70b、70c和70d上布置外围电路部分80A、80B和80c， 具有各种功能的电路可以并入作为外围电路部分80a、80b和80。而不受框架外框尺寸的限制。因此，可以实现显示面板70的框架外框的宽度的进一步减小，而不限制外围电路部分 80a、80b和80。的功能。此外，分别在基底端部70b、70c和70d上提供用于将外围电路部分80A、80B和80c和基底的外部相互连接的焊盘部分日 力知力知和84e。更具体地，在基底端部70B、70。和70d 中远离弯曲部分的基底端部70B、70e和70d上的位置(即，在基底端部70B、70e和70D的上端部70bo和70⑶以及相对端部70D1和70D2)，提供焊盘部分84a、84b、84d和84E。结果，基底端部70B、70C和7 *的弯曲部分和外围电路部分8Οα、8Ο0Π 80。之间的距离小，并且即使不能布置布线，也可以确定地建立外围电路部分80a、80b和80e和基底的外部之间的电连接。这里，参照图5A到5D描述具有上述结构的基底的基底端部70B、70C和70D的弯曲或折叠的过程示例。图5A对应于图4A。在图5A所示的状态下，从基底主体部分70a切割在上侧边的基底端部70e。然后， 如由图5B的箭头标记所示，在相对左侧边和右侧边的基底端部70b和70。的上端部70bq和 70co折叠到基底端部70b和70。的背面侧边。此外，在下侧边的基底端部70d的相对端部70D1 和70D2折叠到基底端部70d的背面侧边，如由箭头标记所示。然后，在相对左侧边和右侧边的基底端部70b和70。折叠到基底主体部分70a的背面侧边，如由箭头标记所示，然后在下侧边的基底端部70d弯曲或折叠到基底主体部分70a 的后面侧边，如由箭头标记所示。结果，形成图5D所见的在基底主体部分70A的外围具有一些框架外框70f的显示面板70。现在，参照图6描述显示面板70的结构。图6示出显示面板的结构示例的局部部分。如上所述，显示面板70包括其上形成像素阵列部分30的基底主体部分70A、其上形成外围电路部分80a (80b)的基底端部70b (70。)、以及位于基底主体部分70a和基底端部 70b(70c)之间的折叠或弯曲区域85，如图2所见。在折叠区域85中形成布线部分81，用于将外围电路部分80a(80b)和像素阵列部分30相互电连接。换句话说，在折叠区域85的布线部分81上，仅布置简单的金属布线，而不布置包括晶体管等的任何电路部分。在图6中，在可折叠基底201上形成包括薄膜晶体管(TFT) 22的电路部分，该薄膜晶体管(TFT) 22包括栅极电极211等。此外，在基底201上按顺序层压绝缘膜(S卩，栅极绝缘膜202、展平膜203和窗口绝缘膜204)。此外，例如在窗口绝缘膜204的凹口部分中形成有机EL元件21作为电光元件。TFT 22例如是用于驱动这样的有机EL元件21的驱动晶体管。有机EL元件21包括阳极电极205、有机层206和阴极电极207。阳极电极205由在窗口绝缘膜204的凹口部分的底部形成的金属制成。有机层206在阳极电极205上形成。 从对于有机层206上所有像素共同形成的透明导体膜等形成阴极电极207。在有机EL元件21中，从在阳极电极205上连续沉积的空穴传输层/空穴注入层、 发光层、电子传输层和电子注入层形成有机层206。然后，在通过TFT 22的电流驱动下，电流从TFT 22通过阳极电极205流到有机层206，于是电子和空穴在有机层206中的发光层中复合以发光。包括有机EL元件21和TFT 22的像素部分由保护层208从上面保护。基底201 用薄层树脂209覆盖其整个面积。此外，在其上形成像素阵列部分30的基底主体部分70a 上的基底主体部分7仏上，布置作为从密封膜、玻璃基底等形成的第二基底的相对基底210。 换句话说，相对基底210仅布置在基底主体部分70a的区域中，以便不延伸到折叠区域85。如从图6显而易见的，仅仅金属布线811布置在折叠区域85的布线部分81中，而不布置包括晶体管等的电路部分。特别地，配置折叠区域85，使得金属布线811形成在基底 201上，其中绝缘层202插入其间，并且展平膜203和窗口绝缘膜204按顺序层叠在金属布线811上，并且从上面用薄层树脂209覆盖。顺便提及，在折叠区域85上折叠上述面板结构的显示面板70时，显示面板70有时遭受微裂或破裂。如果出现破裂，则水等可能通过裂缝侵入显示面板70并且可能使像素阵列部分30的电路元件劣化。因此，为了避免这种水等通过裂缝的侵入从而避免电路元件的劣化，本实施例中的显示面板70具有这样的面板结构，其中在相对于折叠区域85的像素阵列部分30侧的基底201上提供防水侵槽86。形成防水侵槽86，使得其围绕像素阵列部分30，如在图7的平面图所见。如从图6的截面图显而易见的，通过移除展平膜203和窗口绝缘膜204形成防水侵槽86。通过采用其中以此方式提供防水侵槽86的面板结构，即使当折叠显示面板70时出现裂缝，从裂缝侵入的水等也聚集在防水侵槽86中，并且通过防水侵槽86避免进一步侵入到像素阵列部分30侧。因此，可以避免可能源自通过裂缝侵入的水等的电路元件的劣化，并且结果不损害显示面板70的电可靠性。换句话说，在维持显示面板70的电可靠性的同时，可以预期通过基底的折叠减小显示面板70的框架外框的宽度。要注意，尽管上述以这样方式在相对于折叠区域85的像素阵列部分30侧的基底 201上形成防水侵槽86以便围绕像素阵列部分30，但是防水侵槽86不需要必定在显示面板70侧形成。特别地，除了像素阵列部分30上的防水侵槽86a外，防水侵槽86可以形成在基底端部70b、70。和70d的至少一个上，如图8所见。特别地，参照图8，可以分别以这样的方式在相对于折叠区域85的外围电路部分 80a、80b和80c侧的基底端部70b、70c和70D上形成防水侵槽86B,86C和86D，以便围绕外围电路部分8Οα、8Ο0Π8Ο。。尽管图8示出防水侵槽86(8 、8 和86d)形成在所有基底端部 70B、70e和70D上，但是另外可以仅在基底端部70B、70e和70D之一上形成。通过以此方式同样在基底端部70B、70C和了…侧形成防水侵槽86，即使当折叠显示面板70时在基底端部70b、70c* 70d上出现裂缝，也可以实现与基底主体部分70a的工作效果类似的工作效果。特别地，从裂缝侵入的水等聚集在防水侵槽86b、8 和8 中，并且通过8 、8 和8 避免进一步向外围电路部分80a、80b和80c侧侵入。因此，可以避免否则可能源自通过裂缝侵入的水等的外围电路部分80a、80b和80c的电路元件的劣化，并且因此不损害显示面板70的电可靠性。换句话说，尽管进一步维持了显示面板70的电可靠性，但是可以实现通过基底的折叠的显示面板70的框架的框架外框的宽度的减小。2.对其应用公开的技术的有机EL显示装置其中可以通过使用可折叠或可弯曲基底配置显示面板的显示装置包括平板型的显示装置，其使用自发光型的电光元件作为像素20的电光元件。下面描述利用有机EL元件作为电光元件的有机EL显示装置。2-1.系统配置图9示出对其应用公开的技术的有源矩阵型有机EL显示装置的一般配置。参照图9，根据本应用的有机EL显示装置IOa包括像素阵列部分30和围绕像素阵列部分30布置的外围电路部分，在像素阵列部分30中以行和列二维阵列每个包括有机EL 元件的多个像素20。外围电路部分包括写扫描电路40、电源扫描电路50、信号输出电路60 等，并且驱动像素阵列部分30的像素20。如果有机EL显示装置IOa准备彩色显示，那么从多个子像素配置一个像素，并且每个子像素对应于像素20。更具体地，在用于彩色显示的显示装置中，从包括用于发红光(R)的子像素、用于发绿光(G)的另一子像素和用于发蓝光(B)的又一子像素的三个子像素
配置一个像素。然而，一个像素不限于红、绿和蓝的三原色的子像素的组合，而是可以从除了三原色的子像素以外的颜色的一个子像素或不同颜色的多个子像素配置。更具体地，为了改进亮度，可以额外使用用于发白光(W)的子像素来配置一个像素，或者可以额外使用用于扩大色彩再现范围的用于发补色光的至少一个子像素来配置一个像素。像素阵列部分30对应于上面结合公开的技术的实施例描述的像素阵列部分30， 并且形成在可折叠基底001)(即，在上述实施例的基底主体部分70a)上。像素阵列部分 30包括扫描线3“到31m、电源线32i到32m、以及信号线SS1到33n。为以m行和η列阵列的像素20的阵列，沿着行方向(即，沿着以像素行安排像素的方向)为各个像素行布线扫描线到3、和电源线3 到32m。沿着列方向(即，以像素列安排像素的方向)为各个像素列布线信号线33i到33n。扫描线3L到31m、电源线32i到32m、以及信号线33i到3 对应于上述实施例中布线部分81的布线。此外，写扫描电路40、电源扫描电路50、信号输出电路60分别对应于上述实施例中的外围电路部分80a、80b和80c。扫描线到31m连接到写扫描电路40的相应行的输出端子。电源线3 到3 连接到电源扫描电路50的相应行的输出端子。信号线33i到3 连接到信号输出电路60 的相应列的输出端子。写扫描电路40从响应于时钟脉冲ck偏移或发送开始脉冲sp的移位寄存器或相似电路配置。下面描述写扫描电路40的详细配置。在将视频信号写入到像素阵列部分30 的像素20中时，写扫描电路40连续提供写扫描信号WS (WS1到WSn)到扫描线31 Gl1到31m)， 以便以行为单位连续扫描像素阵列部分30的像素20 (线顺序扫描)。电源扫描电路50从响应于时钟脉冲ck偏移开始脉冲sp的移位寄存器或相似电路配置。电源扫描电路50与通过写扫描电路40的线顺序扫描同步提供电源电势DS (DS1到 DSffl)到电源线32(3 到32m)，电源电势DS (DS1到D^1)可以在第一电源电势V。。p和低于第一电源电势V。。p&第二电源电势Vini之间改变。如下所述，通过电源电势DS在如下所述的第一电源电势V。。p和第二电源电势Vini之间的改变执行像素20的发光/不发光控制。信号输出电路60选择性地输出对应于从未示出的信号提供源提供到其的亮度信息的视频信号的信号电压Vsig和参考电势v。fs。这里，参考电势v。fs是参考视频信号的信号电压Vsig的电势(如例如，对应于视频信号的黑电平的电势)，并且在下述阈值校正处理时使用。以通过写扫描电路40的扫描选择的像素行为单位，从信号输出电路60输出的信号电压Vsig/基准电势V。fs通过信号线33 (33!到33n)写入到像素阵列部分30的像素20中。 特别地，信号输出电路60采用用于以行或线为单位写入信号电压Vsig的线顺序扫描的驱动形式。如上所述，其上安放像素阵列部分30、写扫描电路40、电源扫描电路50和信号输出电路60的显示面板70从可折叠基底形成，并且在像素阵列部分30的外围上由交替长和短虚线指示的部分折叠。结果，可以实现显示面板70的框架外框的宽度的减小，而不限制写扫描电路40、电源扫描电路50和信号输出电路60的功能。下面描述写扫描电路40、电源扫描电路50和信号输出电路60的功能。像素电路图10示出每个像素或像素电路20的具体电路配置的示例。从有机EL元件21形成像素20的发光部分，有机EL元件21是发射其亮度响应于流过其的电流值变化的光的电流驱动型的电光元件。参照图10，从有机EL元件21和驱动电路配置像素20，驱动电路用于提供电流到有机EL元件21以驱动有机EL元件21。有机EL元件21在其阴极电极连接到对于所有像素20共同布线的公共电源线34。用于驱动有机EL元件21的驱动电路包括驱动晶体管22、写入晶体管23、保持电容器M和辅助电容器25。N沟道型的TFT可以用于驱动晶体管22和写入晶体管23。然而，这里描述的驱动晶体管22和写入晶体管23的传导类型的组合仅是示例，并且驱动晶体管22和写入晶体管23的传导类型的组合不限于该特定一个。驱动晶体管22在其一个电极(即，在其源极和漏极电极之一)连接到有机EL元件21的阳极电极，并且在其另一电极(即，在其漏极或源极电极)连接到电源线32(3 到 32m) ο写入晶体管23在其一个电极(即，在其源极和漏极电极之一)连接到信号线 33(33!到33n)，并且在其另一电极(即，在其漏极或源极电极)连接到驱动晶体管22的栅极电极。此外，写入晶体管23在其栅极电极连接到扫描线31 (Sl1到31m)。驱动晶体管22和写入晶体管23的电极之一是电连接到源极/漏极区域的金属布线，并且另一电极是电连接到漏极/源极区域的金属布线。此外，取决于一个电极和另一电极之间的电势关系，一个电极可以用作源极电极或漏极电极，并且另一电极可以用作漏极电极和源极电极。保持电容器M在其一个电极连接到驱动晶体管22的栅极电极，并且在其另一电极连接到驱动晶体管22的另一电极和有机EL元件21的阳极电极。辅助电容器25在其一个电极连接到有机EL元件21的阳极电极，并且在其另一电极连接到公共电源线34。根据情况需要提供辅助电容器25，以便补偿有机EL元件21的电容的缺乏并且提高进入保持电容器M的视频信号的写入增益。换句话说，辅助电容器25 不是必须元件，并且在有机EL元件21的等效电容足够高的情况下可以省略。尽管辅助电容器25的另一电极这里连接到公共电源线34，但是辅助电容器25的另一电极的连接目的地不限于公共电源线34，而是可以是固定电势的节点。通过将辅助电容器25的另一电极连接到固定电势的节点，可能补偿有机EL元件21的电容的缺乏，并且实现提高进入保持电容器M的视频信号的写入增益的预期目的。在上述配置的像素20中，响应于通过扫描线31从写扫描电路40施加到其栅极电极的高有效写入扫描信号WS，写入晶体管23置于导通状态。结果，写入晶体管23采样对应于通过信号线33从信号输出电路60提供到其的亮度信息的视频信号的信号电压Vsig或参考电势V。fs，并且将采样的电压写入到像素20中。如此写入的信号电压Vsig或参考电势V。fs 施加到驱动晶体管22的栅极电极，并且保持在保持电容器M中。当电源线32 (32!到32m)的电源电势DS是第一电源电势V。。p时，驱动晶体管22运行在饱和区域，而驱动晶体管22的一个电极用作漏极电极，并且驱动晶体管22的另一电极用作源极电极。结果，驱动晶体管22从电源线32接收电流的供应，并且通过电流驱动来驱动有机EL元件21发光。更具体地，驱动晶体管22运行在饱和区域，使得其提供对应于保持电容器M中保持的信号电压Vsig的电压值的电流值的驱动电流到有机EL元件21，使得通过电流驱动来驱动有机EL元件21发光。另一方面，如果电源电势DS从第一电源电势Nccp变为第二电源电势Vini，那么驱动晶体管22运行为切换晶体管，而一个电极用作源极电极，并且另一电极用作漏极电极。然后，驱动晶体管22置于非导通状态以停止提供驱动电流到有机EL元件21，以便将有机EL 元件21置于非发光状态。换句话说，驱动晶体管22也具有作为用于控制有机EL元件21 的发光/非发光的晶体管的功能。通过驱动晶体管22的该切换操作，可能提供其中有机EL元件21处于非发光状态的时段(即，非发光时段)，并且控制有机EL元件21的发光时段和非发光时段之间的比率 (即，有机EL元件21的占空比)。通过该占空比控制，可以减少在一个显示帧时段上由像素的发光导致的余像模糊，结果，可以进一步改进运动画面的画面质量。在通过电源线32从电源扫描电路50选择性地提供第一和第二电源电势V。。p和Vini 中，第一电源电势V。。p是用于提供驱动电流到驱动晶体管22的电源电势，该驱动电流用于驱动有机EL元件21发光。同时，第二电源电势Vini是用于施加反向偏压到有机EL元件21 的另一电源电势。该第二电源电势Vini设为低于参考电势V。fs的电势，例如，在驱动晶体管 22的阈值电压由Vth代表的情况下，设为低于V。fs-Vth的电势，优选地设为充分低于V。fs-Vth 的电势。2-2.基本电路动作现在，参照图11到13D描述具有上述配置的显示装置10的基本电路动作。在图 12A到13D中，要注意为了简化图示写入晶体管23由开关的符号指示。在图11中，图示扫描线31的电势DS ( S卩，写入扫描信号WS)的变化、电源线32的电势DS( S卩，电源电势)、信号线33的电势(Vsig/V。fs)、以及驱动晶体管22的栅极电势\和源极电势Vs。此外，驱动晶体管22的栅极电势Vg的波形由交替长短虚线指示，而源极电势 Vs的波形由虚线指示，使得它们可以相互区分。显示前帧的发光时段在图11中，时间tn之前的时段是之前显示帧中有机EL元件21的发光时段。在显示前帧的发光时段内，电源线32的电源电势DS展现第一电源电势(下文中称为“高电势”)V。。p，同时写入晶体管23处于非导通状态。设计驱动晶体管32，使得此时其运行在饱和区。结果，对应于驱动晶体管22的栅极-源极电压Vgs的驱动电流或漏极-源极电流Ids通过驱动晶体管22从电源线32提供到有机EL元件21，如图12A所见。结果，有机EL元件21以对应于驱动电流Ids的电流值的亮度发光。阈值校正准备时段当时间tn到来时，进入线顺序扫描的新的显示帧(电流显示帧)。然后，电源线 32的电源电势DS从高电势V。。p改变为第二电源电势Vini (下文中称为“低电势”)，其对于来自信号线33的参考电势V-充分低于V。fs-Vth，如图12B所见。这里，有机EL元件21的阈值电压由VthelR表，并且公共电源线34的电势(S卩，阴极电势)由V。ath代表。此时，如果低电势Vini满足Vini < Vthel+Vcath,那么因为驱动晶体管22 的源极电势Vs变得基本等于低电势Vini，所以有机EL元件21置于方向偏压状态并且截止。然后，因为扫描线31的写入扫描信号WS在时间t12从低电势侧转变为高电势侧， 则写入晶体管23置于导通状态，如图12C所见。此时，因为参考电势V-从信号输出电路 60提供到信号线33，所以驱动晶体管22的栅极电势Vg变为参考电势V。ft。此外，驱动晶体管22的源极电势Vs是充分低于参考电势V。fs的Vini。此时，驱动晶体管22的栅极-源极电压Vgs变为V。fs_Vini。这里，如果V。fs_Vini不高于驱动晶体管22的阈值电压Vth，那么因为不能执行下文中描述的阈值校正处理，所以需要设置v。fs-vini为Vofs-Vlnl > Vth的电势关系。将驱动晶体管22的栅极电势Vg固定为参考电势Vrfs并且将驱动晶体管22的源极电势Vs固定为低电势Vini以将它们初始化的处理是下文中描述的阈值校正处理或阈值校正操作之前的准备处理(即，阈值校正准备处理)。因此，参考电势v。fs和低电势Vini分别是用于驱动晶体管22的栅极电势Vg和源极电势Vs的初始化电势。阈值校正时段然后，在电源线32的电源电势DS在时间t13从低电势Vini改变为高电势Nccp之后， 如图12D所见，在驱动晶体管22的栅极电势Vg保持在参考电势V。fs的状态下开始阈值校正处理。特别地，驱动晶体管22的源极电势Vs开始其向作为阈值电压Vth与栅极电势Vg的差的电势的上升。这里，为了描述方便，对于驱动晶体管22的栅极电势Vg确定作为参考的参考电势 v。fs，并且向作为阈值电压Vth与参考电势V。fs的差别的电势改变源极电势Vs的处理称为阈值校正处理。如果进行该阈值校正处理，那么驱动晶体管22的栅极-源极电压Vgs很快会聚到驱动晶体管22的阈值电压Vth。对应于阈值电压Vth的这个电压保持在保持电容器M 中。要注意，在其中执行阈值校正处理的时段中(即，在阈值校正时段中)，为了允许电流整体流向保持电容器M侧而避免电流流到有机EL元件21侧，设置公共电源线34的电势V。ath，使得有机EL元件21置于截止状态。然后，扫描线31的写入扫描信号WS在时间t14转变为低电势侧，并且因此写入晶体管23置于非导通状态，如图13A所见。此时，驱动晶体管22的栅极电极通过与信号线33 电断开进入浮置状态。然而，因为栅极-源极电压Vgs等于驱动晶体管22的阈值电压Vth， 所以驱动晶体管22处于截止状态。因此，漏极-源极电流Ids不流动到驱动晶体管22。信号写入和迁移率校正时段然后在时间t15，信号线33的电势从参考电势Vrfs改变为视频信号的信号电压Vsig。 然后在时间t16，扫描线31的写入扫描信号WS转变为高电势侧，因此写入晶体管23进入导通状态，并且采样和写入视频信号的信号电压Vsig到像素20中。通过由写入晶体管23写入信号电压Vsig，驱动晶体管22的栅极电势Vg变为信号电压vsig。然后，当通过视频信号的信号电压Vsig驱动来驱动晶体管22时，通过对应于保持在保持电容器M中的阈值电压Vth的电压抵消驱动晶体管22的阈值电压Vth。下文中将描述阈值抵消的原理的细节。此时，有机EL元件21处于截止状态，也就是说，处于高阻抗状态。因此，响应于视频信号的信号电压Vsig从电源线32流到驱动晶体管22的电流(即，漏极-源极电流Ids) 流到有机EL元件21的等效电容器和辅助电容器25中，从而开始电容器的充电。随着有机EL元件21的等效电容器和辅助电容器25充电，驱动晶体管22的源极电势Vs随着时间经过逐渐上升。此时，像素之间驱动晶体管22的阈值Vth的离散已经抵消， 并且结果，驱动晶体管22的漏极-源极电流Ids依赖于驱动晶体管22的迁移率μ。要注意，驱动晶体管22的迁移率μ是配置驱动晶体管22的沟道的半导体薄膜的迁移率。这里，假设保持电容器M的保持电压Vgs与视频信号的信号电压Vsig的比率(艮口， 写入增益G)是1(理想值)。因此，如果驱动晶体管的源极电势Vs上升到V。fs_Vth+AV的电势，那么驱动晶体管22的栅极-源极电压Vgs变为Vsig-V。fs+Vth- Δ V。特别地，驱动晶体管22源极电势Vs的上升量Δ V起作用，以便从保持电容器M中保持的电压vsig-v。fs+vth减去，换句话说，以便放电保持电容器M的光电荷，并且这意味着负反馈施加到保持电容器对。因此，源极电势Vs的上升量Δ V是负反馈中的反馈量。通过以此方式由对应于流到驱动晶体管22的漏极-源极电流Ids的反馈量AV施加负反馈到栅极-源极电压Vgs，可以抵消驱动晶体管22的漏极-源极电流Ids对于迁移率 μ的依赖。该抵消处理是用于校正各像素之间驱动晶体管22的迁移率μ的离散的迁移率校正处理。更具体地，因为随着视频信号的信号幅值Vin( = Vsig-Vofs)写入驱动晶体管22的栅极电极，漏极-源极电流Ids增加，负反馈中的反馈量ΔΥ的绝对值也增加。因此，执行根据发光亮度水平的迁移率校正处理。此外，如果假设视频信号的信号幅值Vin固定，那么因为反馈量Δ V的绝对值随着驱动晶体管22的迁移率μ增加而增加，可以移除各像素之间迁移率μ的离散。因此，负反馈中的反馈量AV也可以视为迁移率校正处理的校正量。下文中描述迁移率校正的原理的细节。发光时段然后，扫描线31的写入扫描信号WS在时间tl7转变为低电势侧，因此写入晶体管 23置于非导通状态，如图13D所见。结果，驱动晶体管22的栅极电极与信号线33电断开， 并且结果置于浮置状态。这里，当驱动晶体管22的栅极电极处于浮置状态时，因为保持电容器M连接在驱动晶体管22的栅极和源极之间，所以栅极电势Vg也以与驱动晶体管22的源极电势Vs的变化互锁的关系变化。其中驱动晶体管22的栅极电势Vg以与源极电势Vs的变化互锁的关系变化的操作是通过保持晶体管M的自举操作。然后，因为驱动晶体管22的栅极电极置于浮置状态，并且同时驱动晶体管22的漏极-源极电流Ids开始流到有机EL元件21，所以有机EL元件21的阳极电势响应于电流Ids 上升。然后，如果有机EL元件21的阳极电势超过Vthel+V。ath，那么因为驱动电流开始流到有机EL元件21，所以有机EL元件21开始发光。有机EL元件21的阳极电势的上升不超过驱动晶体管22的源极电势Vs的上升。然后，随着驱动晶体管22的源极电势Vs上升，驱动晶体管22的栅极电势Vg也通过保持电容器M的自举操作以互锁的方式上升。此时，如果假设自举增益是1 (理想值)，那么栅极电势Vg的上升量等于源极电势Vs的上升量。因此，在发光时段期间，驱动晶体管22的栅极-源极电压Vgs保持固定在 Vsig_V。fs+Vth- Δ V0然后，在时间tl8，信号线33的电势从视频信号的信号电压Vsig改变为参考电势Vrfs。在上述一系列电路操作中，在一个水平扫描时段(IH)中执行阈值校正准备、阈值校正、信号电压Vsig的写入(即，信号写入)、以及迁移率校正的处理操作。此外，在从、到时间t7的时段内并行执行信号写入和迁移率校正的处理操作。分割的阈值校正这里要注意，尽管采用其中仅执行一次阈值校正处理的驱动方法的情况作为示例给出前面的描述，但是该驱动方法仅仅示例，并且驱动方法不限于该特定方法。例如，除了其中与迁移率校正和信号写入处理一起执行阈值校正处理的IH时段外，还在IH时段内执行的多个水平扫描时段上将阈值校正处理分割执行多次。因此，也可能采用涉及分割的阈值校正的驱动方法。在涉及分割的阈值校正的驱动方法的情况下，即使分配为一个水平扫描时段的时间段由于清晰度的增强所涉及的像素数目的增加而缩短，也可以在多个水平扫描时段上确保足够的时间用于阈值校正时段。因此，即使分配为一个水平扫描时段的时间变短，也可以确定地执行阈值校正处理。阈值抵消的原理这里，描述驱动晶体管22的阈值抵消或阈值校正的原理。因为设计驱动晶体管22 以便运行在其饱和区，所以其运行为恒流源。结果，由以下表达式给出的固定的漏极-源极电流或驱动电流Ids从驱动晶体管22提供到有机EL元件21 Ids = (1/2) · μ (ff/L) Cox (Vgs-Vth)2 . · · (1)其中W是驱动晶体管22的沟道宽度，L是沟道长度，并且Cra是每单位面积的栅极电容。图14A图示漏极-源极电流Ids相对于驱动晶体管22的栅极-源极电压Vgs的特性。如从图14A的特性图可见，如果不执行各像素之间对于驱动晶体管22的阈值电压Vth 的离散的抵消处理或校正处理，那么当阈值电压Vth是Vthl时，对应于栅极-源极电压Vgs的漏极-源极电流Ids变为Idsl。然而，当阈值电压Vth是Vthl时(Vth2 > Vthl)，对应于栅极-源极电压Vgs的漏极-源极电流Ids变为Ids2 (Ids2 < Idsl)。特别地，如果驱动晶体管22的阈值电压Vth变化，那么即使栅极-源极电压Vgs固定，漏极-源极电流Ids也变化。另一方面，在具有上述配置的像素或像素电路20中，发光时驱动晶体管22的栅极-源极电压Vgs是Vsig-Vof s+Vth-Δ V。因此，如果将其带入表达式(1)，那么由以下表达式⑵代表漏极-源极电流Ids Ids = (1/2) · μ (ff/L) Cox (Vsig-Vofs-Δ V)2 . . . (2)特别地，抵消驱动晶体管22的阈值电压Vth项，并且从驱动晶体管22提供到有机 EL元件21的漏极-源极电流Ids不依赖于驱动晶体管22的阈值电压Vth。结果，即使各像素之间驱动晶体管22的阈值电压Vth由于驱动晶体管22的制造工艺的离散、依赖时间的变化等而变化，因为漏极-源极电流Ids不变化，所以有机EL元件21的发光亮度也可以保持固定。
迁移率校正的原理现在，描述驱动晶体管22的迁移率校正的原理。图14B图示用于像素A和像素B 的比较的特性曲线，在像素A中驱动晶体管22的迁移率μ相对高，而在像素B中驱动晶体管22的迁移率μ相对低。在从多晶硅薄膜晶体管等配置驱动晶体管22的情况下，不能避免像素A和像素B之间的各像素间迁移率μ离散。例如，考虑这样的情况，其中相等电平的信号电压Vin( = Vsig-Vofs)写入像素A和B 的驱动晶体管22的栅极电极，而像素A和像素B之间具有迁移率μ的离散。在此情况下， 如果不执行迁移率μ的校正，那么在流过具有高迁移率μ的像素A的漏极-源极电流Idsl， 和流过具有低迁移率μ的像素B的漏极-源极电流Ids2，之间出现大差别。如果以此方式出现源自各像素之间迁移率μ的离散的各像素之间漏极-源极电流Ids的大差别，那么损害屏幕图像的均勻性。如从上面给出的表达式(1)的特性表示显而易见的，随着迁移率μ增加，漏极-源极电流Ids增加。因此，负反馈中的反馈量Δν随着迁移率μ增加而增加。如从图 14Β可见，其迁移率μ高的像素A的反馈量AV1高于其迁移率μ低的像素B的反馈量AV2。因此，通过迁移率校正处理施加对应于驱动晶体管22的漏极-源极电流Ids的反馈量ΔΥ的负反馈到栅极-源极电压Vgs，负反馈的施加量随着迁移率μ增加而增加。结果，可以校正各像素之间迁移率μ的离散。特别地，如果通过反馈量AV1施加校正到其迁移率μ高的像素Α，那么漏极-源极电流IdsW Idsl，到Idsl减少更大量。另一方面，因为到其迁移率低的像素B的反馈量AV2 小，所以漏极-源极电流Ids Wlds2,下降到Ids2，并且不下降大的量。结果，像素A的漏极-源极电流Idsl和像素B的漏极-源极电流Ids2变为基本相互相等，并且结果校正像素之间迁移率μ的离散。总之，在其中迁移率μ相互不同的像素A和像素B可用的情况下，其迁移率μ高的像素A的反馈量AV1大于其迁移率μ低的像素B的反馈量AV2。换句话说，随着迁移率μ增加，反馈量ΔΥ增加并且漏极-源极电流IdsW减少量增加。结果，通过施加对应于驱动晶体管22的漏极-源极电流Ids的反馈量Δ V的负反馈到栅极-源极电压Vgs，使具有不同迁移率μ值的像素之间的漏极-源极电流Ids的电流值均勻化。结果，可以校正各像素之间迁移率μ的离散。因此，施加对应于流过驱动晶体管22的电流(S卩，对应于栅极-源极电压Vgs)的反馈量或校正量ΔΥ的负反馈到驱动晶体管22的栅极-源极电压Vgs ( S卩，到保持晶体管24)的处理是迁移率校正处理。2-3.驱动电路部分的配置示例这里，描述围绕像素阵列部分30布置的电路部分(即，用于驱动像素阵列部分30 的像素20的驱动电路)的配置示例。Α.写入扫描电路首先，作为驱动电路部分之一，作为示例描述写入扫描电路40，其用于在将信号电压Vsig/参考电势Vrfs写入像素20时，以行为单位执行像素阵列部分30的像素20的顺序选择扫描。图15Α和15Β示出写入扫描电路40的配置示例，并且具体地图15Α示出写入扫描电路40的配置示例，而图15Β示出配置写入扫描电路40的移位寄存器的电路示例。
首先参照图15A，写入扫描电路40基本包括用于与未示出的时钟脉冲ck同步地连续偏移或传送开始脉冲sp的移位寄存器电路41。此外，写入扫描电路40包括用于对应于像素阵列部分30的各行的移位寄存器电路41的单个传送级或单位电路...，41i;41i+1，...的缓冲电路...,42i 42i+1,...。这里，尽管配置示出的移位寄存器电路41，使得第i和第i+Ι行的两个传送级4込和41i+1包括等于以级联连接来连接的像素阵列部分30的行数的传送级M1到41m的数目。 移位寄存器电路41的每个传送级(例如，第i行的传送级41D包括以级联连接来连接的移位寄存器(SR)411、反相器(INV)412、另一移位寄存器413和另一反相器414以形成单位电路。下文中描述反相器412和414的特定电路示例。参照图15B，从用时钟脉冲ck运行的晶体管A、用另一时钟脉冲xck运行的晶体管％以及电容器C1配置移位寄存器413。 在移位寄存器413和反相器414的输入端子之间存在寄生电容C2。返回参照图15A，从以级联连接来连接的反相器421、逻辑电路422和另一反相器 423配置缓冲器电路42”以此方式，使用反相器电路配置移位寄存器41的传送级4込和 41i+1和缓冲器电路42他和42i+1)的每个。B.单侧沟道晶体管的反相器电路顺便提及，在制造如写入扫描电路40的驱动晶体管部分时，如果使用单侧沟道 (仅N沟道或P沟道)的晶体管配置驱动电路部分，那么与其中使用双侧沟道配置它们的替代情况相比可以减少制造成本。因此，为了减少显示装置10的成本，例如，在写入扫描电路 40中，配置移位寄存器电路41或缓冲器电路42的反相器电路优选地使用单侧沟道的晶体
管配置。在使用单侧沟道的晶体管配置反相器电路的情况下，为了使得反相器电路的电路操作确定，采用基于单侧沟道的晶体管和电容元件的组合的电路配置。在以下，例如，描述从单侧沟道的晶体管和电容元件的组合形成的反相器电路，其用作配置移位寄存器电路41 的反相器412和414。电路配置图16A和16B示出从单侧沟道的晶体管和电容元件的组合形成的反相器电路，并且具体地图16A示出电路配置的示例，而图16B图示输入脉冲信号INVil^P输出脉冲信号 INVout的波形。本电路示例中的反相器电路90将通过输入端子91输入到其的输入脉冲信号 INVin充分反相，并且从输出端子92输出与输入脉冲信号INVin的相位相反相位的脉冲信号 INV。ut。该反相器电路90使用例如用于正侧的四个电源电压Nccl、Vcc2, Vcc3和V。。4以及例如用于负侧的四个电源电压Vssl、Vss2、Vss3和Vss4作为电源电压。然而，这里提及的电源电压仅是示例，并且电源电压不限于它们。可以使用更小数目的电源电压，或者可能使用一个电源电压用于正和负侧的每个。配置反相器电路90，使得其包括例如七个晶体管Tr1到Tr7、五个电容元件C1到 C5以及延迟电路93。七个晶体管1^到1^7是相同沟道或单侧沟道(如例如N沟道)的 MOS (金属氧化物半导体)薄膜晶体管(即，TFT)。尽管这里描述仅使用N沟道的晶体管作为晶体管Tr1到Tr7，但是也可能仅使用P沟道的晶体管。
晶体管Tr1在其漏极电极连接到正侧电源电压V。。2的电源线L12，并且在其源极电极连接到节点Ni，并且接收对应于通过输入端子91输入的输入电压(即，输入脉冲信号 INVin)的电压作为栅极输入。晶体管Tr2在其漏极电极连接到正侧电源电压V。。3&电源线 L13，在其源极电极连接到节点队，并且在其栅极电极连接到节点K。晶体管Tr3在其漏极电极连接到正侧电源电压V。。4的电源线L14，在其源极电极连接到输入端子92，并且在其栅极电极连接到节点N2。例如，从相互并联连接的两个晶体管Tr91和Tr92配置延迟电路93。自然地，两个晶体管Tr91和Tr92是类似于Tr1到Tr7的N沟道MOS晶体管。晶体管Tr91和Tr92在电极之一(即，在其源极电极或漏极电极)共同连接，并且一个电极用作延迟电路93的电路输入端子，而另一电极(即，漏极电极或源极电极)用作延迟电路93的电路输出端子。在延迟电路93中，电路输入端子连接到输入端子91。晶体管Τι·91也在其栅极电极连接到输入端子91。晶体管Tr91在其栅极电极连接到正侧电源电压Veel的电源线Ln。晶体管Tr4在其漏极电极连接到晶体管Tr1的栅极电极，在其源极电极连接到负侧电源电压Vssl的电源线L21，并且在其栅极电极连接到延迟电路93的电路输出端子。晶体管 Tr5在其漏极电极连接到节点N1，并且在其源极电极连接到负侧电源电压Vss2的电源线L22。 换句话说，晶体管Tr5串联连接到晶体管Tr1,并且在其栅极电极连接到输入端子91。晶体管Tr6在其漏极电极连接到节点N2,并且在其源极电极连接到负侧电源电压 Vss3的电源线L23。换句话说，晶体管Tr6串联连接到晶体管Tr2,并且在其栅极电极连接到输入端子91。晶体管Tr7在其漏极电极连接到输出端子92，在其源极电极连接到负侧电源电压Vss4的电源线L24，并且在其栅极电极连接到输入端子91。电容器C1在其一个端子连接到晶体管Tr1的栅极电极，并且在其另一端子连接到节点队。换句话说，电容器C1连接在晶体管Tr1的栅极和源极之间。寄生电容器C2在其一个电极连接到节点N1,并且在其另一电极连接到输入端子91。节点N1是晶体管Tr1和晶体管Tr2的公共连接节点。电容器C3在其一个电极连接到晶体管Tr2的栅极电极，并且在其另一电极连接到节点队。电容器C4在其一个端子连接到晶体管Tr3的栅极电极，并且在其另一端子连接到输出端子92。电容器C5在其一个电极连接到晶体管Tr4的栅极电极，并且在其另一电极连接到负侧电源电压Vssl的电源线L21。这里，从晶体管Tr91和Τι·92配置的延迟电路具有将输入端子91和晶体管Tr4的栅极电极互连的高阻抗元件的作用。结果，通过输入端子91输入的输入脉冲信号INVin通过延迟电路93，因此在时间上延迟之后输入脉冲信号INVin的电势的变化传输到晶体管Tr4的栅极电极。延迟电路93的延迟量可以通过改变正侧电源电压Vcxl的电压值和电容元件C5 的电容值来控制。响应于跨越电容器C1的电压，晶体管Tr1将正侧电源电压V。。2的电源线L12电连接到节点N1，或从节点N1电断开正侧电源电压V。。2的电源线L12。响应于节点N1的电势和节点N2的电势之间的电势差(即，响应于跨越电容器C3的电压)，晶体管Tr2将正侧电源电压 Vcc3的电源线L13和节点N2电连接或断开。响应于节点N2的电势和输入端子92的电势之间的电势差(S卩，响应于跨越电容器C4的电压)，晶体管Tr3将正侧电源电压V。。4的电源线 L14连接到输出端子92，或从输出端子92电断开正侧电源电压V。。4的电源线L14。
响应于延迟电路93的输出端子的电势和负侧电源电压Vssl的电势之间的电势差 (艮P，响应于跨越电容器C5的电压)，晶体管Tr4将晶体管Tr1的栅极电极电连接到负侧电源电压Vssl的电源线L21，或从负侧电源电压Vssl的电源线L21电断开晶体管Tr1的栅极电极。响应于输入端子91的电势和负侧电源电压Vss2的电势之间的电势差，晶体管Tr5将节点N1电连接到负侧电源电压Vss2的电源线L22，或从负侧电源电压Vss2的电源线L22电断开节点K。响应于输入端子91的电势和负侧电源电压Vss3的电势之间的电势差，晶体管Tr6 将节点N2电连接到负侧电源电压Vss3的电源线L23，或从负侧电源电压Vss3的电源线L23电断开节点N2。响应于输入端子91的电势和负侧电源电压Vss4的电势之间的电势差，晶体管 Tr7将输出端子92电连接到负侧电源电压Vss4的电源线L24，或从负侧电源电压Vss4的电源线L24电断开输出端子92。电路操作现在，描述通过输入端子91输入到具有上述配置的反相器电路90的输入脉冲信号INVin置于有效状态或高电势状态和置于无效状态或低电势状态时的电路操作。当输入脉冲信号INVin置于有效状态时如果输入脉冲信号INVin置于有效状态，那么晶体管Tr7的栅极电势置于高电势状态，并且晶体管Tr7置于导通状态。因此，负侧电源电压Vss4导出为来自输出端子92的输出脉冲信号INV。ut的低电势。同时，晶体管Tr5和Tr6也置于导通状态，并且结果节点N1和N2 的电势分别固定为负侧电势Vss4和Vss3。结果，晶体管Tr2和Tr3两者置于非导通状态。此外，响应于延迟电路93的延迟输出，晶体管Tr4置于导通状态，并且结果，晶体管Tr1的栅极电势固定为负侧电源电压Vssl。 结果，晶体管Tr1也置于非导通状态。换句话说，当输入脉冲信号INVin置于有效状态时，那么所有的正侧晶体管Ta、Tr2和Tr3置于非导通状态。当输入脉冲信号INVin置于无效状态时如果当输入脉冲信号INVin置于有效状态，那么负电势侧的所有晶体管Tr5、Tr6和 Tr7同时置于非导通状态。此外，根据当输入脉冲信号INVinW高电势转变为低电势时的变化量，节点N1的电势(S卩，晶体管Tr2的栅极电势)通过寄生电容器C2的电容耦合下降。在通过电容耦合电势下降的时刻，晶体管Tr4的栅极电势由于延迟电路93的延迟保持高电势状态，并且因此，晶体管Tr1W栅极电势处于负侧电源电压Vssl的状态。因此，晶体管Tr1的栅极-源极电压Vgs响应于节点N1的电势下降而增加，直到其超过阈值电压，因此晶体管Tr1置于导通状态。结果，节点N1的电势上升为正侧电源电压火…结果，因为晶体管Tr2的栅极-源极电压Vgs也增加，所以晶体管Tr2也置于导通状态。结果，节点N2的电势上升为正侧电源电压V。。2，并且晶体管Tr2的栅极-源极电压Vgs也增加，并且结果，晶体管Tr3在晶体管Tr2之后置于导通状态。然后，当晶体管Tr3置于导通状态时，从输出端子92导出正侧电源电压V。。4作为脉冲信号INV。ut的正电势。这里，为了允许晶体管Tr1通过寄生电容器C2的电容耦合，响应于晶体管Tr2的栅极电势的下降更迅速地置于导通状态，寄生电容器(2的电容值设为相当高电平。然后，如果晶体管Tr1迅速进入导通状态，那么脉冲信号INV。ut的转变时刻(即，上升/下降时刻)可以更精确地限定。输出脉冲信号INV。ut的转变时刻定义输出脉冲信号INV。ut的脉冲宽度。然后，在驱动电路部分是写入扫描电路40的情况下，输出脉冲信号INV。ut用作用于生成写入扫描信号 WS的参考信号。因此，输出脉冲信号INV。ut的脉冲宽度对于写入扫描信号WS的脉冲宽度的确定进行参考，并且对于上述迁移率校正处理的操作时间(即，迁移率校正时间)的确定进行参考。这里，即使当最佳迁移率校正时间长时的写入扫描信号WS的脉冲宽度以及当最佳迁移率校正时间短时的写入扫描信号WS的脉冲宽度展现相等量或离散的时间段，当最佳迁移率校正时间短时的写入扫描信号WS的脉冲宽度的离散也相对大。那么，写入扫描信号WS的脉冲宽度的离散使得亮度离散，并且导致画面质量的劣化。同样从这样的视点来看，重要的是设置寄生电容器C2的电容值为高电平，以允许晶体管Tr1迅速进入导通状态， 从而精确限定对于迁移率校正时间的确定进行参考的输出脉冲信号INVout的转变时刻。如从电路操作的前述描述显而易见的，在从单侧沟道的晶体管配置的反相器电路 90中，为了使得电路操作确定，使用用于通过电容耦合降低节点N1的电势的寄生电容器C2。 除了寄生电容器C2夕卜，还使用用于保持晶体管Tr1Jr2和Tr3的栅极-源极电压Vgs的电容元件Cp C2和C4。在从单侧沟道的晶体管配置的反相器电路中使用电容元件C1到C4。从单侧沟道的晶体管与电容元件的组合配置的上述反相器电路90不仅可以用作配置图15A所示的写入扫描电路40的移位寄存器电路41的反相器412和414，而且可以用作配置缓冲器电路42的反相器421、423等。因为电源扫描电路50也基本类似于写入扫描电路40配置，所以反相器电路90还可以用作配置电源扫描电路50的反相器。C.信号输出电路现在，描述作为驱动电路部分之一的信号输出电路60，信号输出电路60根据亮度信息选择性输出信号电压Vsig/参考电势V。fs到通过写入扫描电路40选择性扫描的像素行的像素20。图17示出信号输出电路60的配置示例。本示例的信号输出电路60采用时分驱动方法或选择器方法，其中通过数据线以时间序列提供的视频信号DTA以多个像素列为单位时分地提供。这里，描述其中RGB的视频信号DATA以三个像素列或对应于R、G和B的信号线为单位时分提供的时分驱动方法作为示例。参照图17，两个选择开关61κ和6 在其输出端子共同连接到R的信号线33^的一端。两个选择开关6 在其输出端子共同连接到G的信号线3 的一端。两个选择开关61b和62b在其输出端子共同连接到B的信号线33i+1的一端。例如，从N沟道MOS晶体管配置选择开关61K、61e和61B以及选择开关62κ、6&和 62β。然而，选择开关61k、61g和61b和选择开关62e,62g和62B可以另外从P沟道MOS晶体管配置，或者另外从并联连接的N沟道MOS晶体管和P沟道MOS晶体管配置。视频信号DATA是时间顺序信号，例如通过其以R、G和B的顺序提供RGB的视频电压，并且视频信号通过数据线63从未示出的驱动器IC或信号生成部分共同施加到选择开关61K、61e和61b的输入端子。参考电势Vofs通过信号线645从未示出的参考电势生成部分共同施加到选择开关62κ、64和6 的输入端子。选择开关61Κ、61<^Π61Β在其栅极分别连接到控制线64^44^64。选择开关62κ、 62g和6 在其栅极共同连接到控制线644。开关控制信号SELK、SELg, SELb和GATE。fs从未示出的时序生成部分分别施加到控制线64ρ642、643和644。
与来自时序信号内的R的信号电压同步，使得开关控制信号SELk有效(S卩，置于高电平)。与来自时序信号内的G的信号电压同步，使得开关控制信号SELe有效。与来自时序信号内的B的信号电压同步，使得开关控制信号SELb有效。在上述参考电势V。fs的写入时序使得开关控制信号GATE。fs有效。在上述配置中，响应于开关控制信号SELk将选择开关61k置于导通状态，以便选择 R的信号电压，并且将R的信号电压输出到信号线33η。响应于开关控制信号SELe将选择开关61e置于导通状态，以便选择G的信号电压，并且将G的信号电压输出到信号线33”响应于开关控制信号SELb将选择开关61b置于导通状态，以便选择B的信号电压，并且将B的信号电压输出到信号线33w。响应于开关控制信号GATE。fs将选择开关62κ、64和62Β置于导通状态，以便选择并且分别输出参考电势Vrfs到33^,3 和33w。在根据上述本应用的有机EL显示装置IOa中，写入扫描电路40、电源扫描电路50 和信号输出电路60分别对应于上述实施例中的显示装置10的外围驱动部分80a到80c (参照图1、4A、4B和7)。然后，例如，在图7中，为了将外围驱动部分SOa到80。和基底的外部相互电连接，使用焊盘部分84a和84B、焊盘部分组84e和焊盘84b和84E。特别地，参照图18，安放在基底端部70b的外围驱动部分80A对应于写入扫描电路 40 ；安放在板端部70。的外围驱动部分80b对应于电源扫描电路50 ；并且安放在基底端部 70d的外围驱动部分80。对应于信号输出电路60。图18对应于图7。例如，通过柔性板87a，作为外围驱动部分80a的写入扫描电路40例如在基底端部 70b的上端部70B(i处提供的焊盘部分84a电连接到基底的外部。然后，上述电源电压和时钟脉冲ck、开始脉冲sp等通过柔性板87a和焊盘部分84a从基底的外部输入到写入扫描电路 40。例如，通过柔性板87B，作为外围驱动部分80B的电源扫描电路50例如在基底端部 70c的上端部70ra处提供的焊盘部分84b电连接到基底的外部。然后，类似于写入扫描电路 40，上述电源电压和时钟脉冲ck、开始脉冲sp等通过柔性板87b和焊盘部分84b从基底的外部输入到电源扫描电路50。例如，通过柔性板87。，作为外围驱动部分80。的信号输出电路60例如在基底端部了…提供的焊盘部分84。电连接到作为在基底的外部提供的信号源的驱动器IC 88。然后， 视频信号的信号电压Vsig通过柔性板87。和焊盘部分84。从驱动器IC 88输入到信号输出电路60。此外，例如通过柔性板87d和87e，信号输出电路60在基底端部70D的相对端部70D1 和70D2处提供的焊盘部分84d和84e分别电连接到基底的外部。然后，用于控制信号输出电路60的信号通过柔性板87d和87e和焊盘部分84d和84E从基底的外部输入到信号输出电路60。特别地，如果假设信号输出电路60采用如图17所见的时分驱动方法，那么输入用于控制配置选择开关61K、61e和61b和选择开关62κ、64和6 的晶体管的栅极控制信号。 这里，栅极控制信号是上述开关控制信号SELK、SELe、SELB和GATE-。除了栅极控制信号，参考电势V。fs通过柔性板87d和87e和焊盘部分84d和84e从基底的外部输入到信号输出电路 60。这里，在外围驱动部分80。具体地是信号输出电路60的情况下，在水平方向上的像素阵列部分30的宽度上，在基本对应于像素列的基底端部70d的下端提供用于对于像素阵列部分30的每个像素列从基底的外部提取视频信号的焊盘部分组84。。此外，因为折叠区域和信号输出部分60之间的距离小，所以不能布置外围电路部分的布线。由于上述这种原因，不能在基底端部70D确保其中提供焊盘部分的空间，焊盘部分用于从基底的外部提取栅极控制信号(即，开关控制信号SELK、SELg, SELb和GATE。fs)和参考电势V。fs。因此，在远离弯曲部分的基底端部70D上的基底端部的位置(S卩，在相对端部70D1和70D2)提供焊盘部分84d和84E，用于从基底的外部提取栅极控制信号和参考电势Vrfs到信号输出电路60。换句话说，通过在基底端部70d的相对端部70D1和70D2提供焊盘部分84d和84e，即使折叠区域和信号输出电路60之间的距离小，也可以确定地从基底的外部提供栅极控制信号和参考电势Vrfs到信号输出电路60。<3.修改〉在上述应用中，公开的技术应用到有机EL显示装置IOa，配置有机EL显示装置IOa 使得在显示面板70中提供扫描电路部分(即，写入扫描电路40和电源扫描电路50)，具体地安放在基底端部70b和70。。然而，公开的技术不限于上述应用示例。特别地，公开的技术还可以类似地应用于有机EL显示装置10B，配置有机EL显示装置10B，使得如图10所见，不是在其中内置写入扫描电路40和电源扫描电路50而是使用外部驱动器。在此情况下，焊盘部分组8知和84e可以布置在基底端部7 和70c上，使得通过焊盘部分组84f和84e电连接像素阵列部分30和基底的外部。此外，尽管在上述应用示例中，公开的技术应用于使用有机EL元件作为像素20的电光元件的有机EL显示装置，但是公开的技术不限于该应用示例。特别地，公开的技术可以应用于各种显示装置，其中使用如无机EL元件、LED元件或半导体激光元件的电光元件或发光元件。<4.电子装置〉上述公开的技术的实施例的显示装置可以应用为各种领域中的电子装置的显示装置，其中输入到电子装置的视频信号或在电子装置中生成的视频信号显示为图像或画面。例如，公开的技术可以应用到这样的各种电子装置，如图20到24A到24G所示，例如应用到数字相机、笔记本型个人计算机、便携式终端装置(如便携式电话机)和摄像机。以此方式，根据公开的技术的实施例的显示装置可以用作各种领域中的电子装置中的显示装置。如从实施例的前述描述显而易见的，根据公开的技术的实施例的显示装置可以实现显示面板的框架外框的宽度的进一步减小，而不限制用于驱动像素阵列部分的像素的外围电路部分的功能。因此，如果公开的技术的实施例的显示装置用作各种电子装置中的显示装置，那么可以实现显示装置的紧凑形式，同时维持画面质量。公开的技术的实施例的显示装置可以形成为其中封装显示装置的模块类型。例如，显示装置可以具有显示模块的形式，其中例如玻璃等的透明相对部件粘帖到像素阵列部分30。可以在透明相对部件上提供滤色镜、保护膜等。要注意，在显示模块上，提供用于从外部到像素阵列部分以及从像素阵列部分到外部输入和输出信号等的电路部分、FPC(柔性印刷电路)等。以下，描述对其应用公开的技术的电子装置的具体示例。图20示出对其应用公开的技术的电视接收机的外观。参照图20，电视接收机包括从前面板102、滤色镜玻璃板103等配置的视频信号显示面部分101，并且使用公开的技术的实施例的显示装置作为视频信号显示面部分101生产电视接收机。图21A和21B示出如分别从前侧和后侧观看的对其应用公开的技术的数字相机的外观。参照图21A和21B，数字相机包括闪光发射部分111、显示部分112、菜单开关113、快门114等。使用公开的技术的实施例的显示装置作为显示部分112生产数字相机。图22示出对其应用公开的技术的笔记本型的个人计算机的外观。参照图22，示出的笔记本型的个人计算机包括主体121、用于操作以便输入字符等的键盘122、用于显示图像等的显示部分123。使用公开的技术的实施例的显示装置作为显示部分123生产笔记本型的个人计算机。图23示出对其应用公开的技术的摄像机的外观。参照图23，示出的摄像机包括主体部分131、以及在指向前的端面提供的用于拾取图像拾取对象的图像的镜头132。摄像机还包括用于图像拾取的开始/停止开关133、显示部分134等。使用公开的技术的实施例的显示装置作为显示部分134生产摄像机。图24A到24G示出例如对其应用公开的技术的便携式终端装置(如便携式电话机)。参照图24A到MG，便携式终端装置包括上端外壳141、下端外壳142、以铰链部分的形式的连接部分143、显示部分144、子显示部分145、画面灯146、相机147等。使用公开的技术的实施例的显示装置作为显示部分144和/或子显示部分145生产便携式电话机。本公开包含涉及于2010年12月13日向日本专利局提交的日本优先级专利申请 JP 2010-276940中公开的主题，在此通过引用并入其全部内容。本领域技术人员应当理解，依赖于设计需求和其他因素可以出现各种修改、组合、 子组合和更改，只要它们在权利要求或其等效物的范围内。
权利要求
1.一种显示装置，包括 可折叠基底；像素阵列部分，包括布置在所述基底上并且每个包括电光器件的多个像素； 所述可折叠基底至少在其一侧的基底端部围绕所述像素阵列部分折叠； 外围电路部分，布置在所述基底端部并且适于驱动所述像素阵列部分的像素；以及焊盘部分，提供在其上提供所述外围电路部分的所述基底端部上，并且适于将所述外围电路部分电连接到所述基底的外部。
2.如权利要求1所述的显示装置，其中所述焊盘部分提供在其上提供所述外围电路部分的所述基底端部上、远离所述基底端部中的折叠部分的位置。
3.如权利要求2所述的显示装置，其中以这样的方式在所述基底上相对于折叠部分在像素阵列部分侧形成防水侵槽，以便包围所述像素阵列部分。
4.如权利要求3所述的显示装置，其中以这样的方式在所述基底端部上相对于折叠部分在外围电路部分侧形成防水侵槽，以便包围所述外围电路部分。
5.如权利要求1所述的显示装置，还包括电路元件，形成在所述基底上并且适于配置电路部分，所述电路部分配置来驱动电光器件；在电路元件上层压的展平膜和窗口绝缘膜；以及第二基底，布置在不同于所述基底端部和所述基底端部的折叠部分的所述基底的区域中的层压膜上。
6.如权利要求5所述的显示装置，其中通过切割展平膜和窗口绝缘膜形成所述防水侵槽。
7.如权利要求2所述的显示装置，其中所述外围电路部分是用于对于每个像素列输出视频信号到所述像素阵列部分的像素的信号输出电路；其上提供信号输出电路的所述基底端部在其相对端部折叠；所述焊盘部分提取用于控制所述信号输出电路的控制信号，所述焊盘部分提供在远离折叠部分的、其上提供所述信号输出电路的所述基底端部的相对端部。
8.如权利要求7所述的显示装置，其中所述信号输出电路采用时分驱动方法，用于以多个像素列为单位时分地提供通过一条数据线以时间顺序提供的视频信号。
9.一种装置，包括 可折叠基底；像素阵列部分，包括布置在所述基底上并且每个包括电光器件的多个像素； 所述可折叠基底至少在其一侧的基底端部围绕所述像素阵列部分折叠； 外围电路部分，布置在所述基底端部并且适于驱动所述像素阵列部分的像素；以及在所述像素阵列部分和所述基底端部切除的展平膜和绝缘膜。
10.一种电子装置，包括 显示装置，包括可折叠基底；像素阵列部分，包括布置在所述基底上并且每个包括电光器件的多个像素； 所述可折叠基底至少在其一侧的基底端部围绕所述像素阵列部分折叠；外围电路部分，布置在所述基底端部并且适于驱动所述像素阵列部分的像素；以及焊盘部分，提供在其上提供所述外围电路部分的所述基底端部上，并且适于将所述外围电路部分电连接到所述基底的外部。
全文摘要
在此公开了一种显示装置，包括可折叠基底；像素阵列部分，包括布置在所述基底上并且每个包括电光器件的多个像素；所述可折叠基底至少在其围绕所述像素阵列部分的一侧、在基底端部折叠；外围电路部分，布置在所述基底端部并且适于驱动所述像素阵列部分的像素；以及焊盘部分，提供在其上提供所述外围电路部分的所述基底端部上，并且适于将外围电路部分电连接到所述基底的外部。
文档编号G09G3/32GK102568377SQ20111041441
公开日2012年7月11日 申请日期2011年12月13日 优先权日2010年12月13日
发明者三并彻雄, 内野胜秀 申请人:索尼公司