专利名称：一种基于cpld/fpga模块的实验系统的制作方法
技术领域：
本实用新型涉及一种基于CPLD/FPGA模块开发的系统设计技术，具体地说，是指一种基于CPLD/FPGA模块的实验系统。
背景技术：
CPLD/FPGA(Complex Programmable Logic Device/Field Programmable GateArray)是一种逻辑关系通过在系统编程实现的大规模的集成电路(1C)。也就是一种用户 根据需要通过编程而自行任意构造逻辑功能的数字集成电路。20世纪70年代，最早的可编程逻辑器件(PLD)诞生了。其输出结构是可编程的逻辑宏单元，因为它的硬件结构设计可由软件完成，因而它的设计比纯硬件的数字电路具有很强的灵活性，但由于其结构过于简单也使它们只能实现规模较小的电路。为弥补PLD只能设计小规模电路这一缺陷，20世纪80年代中期，推出了复杂可编程逻辑器件(CPLD)。基于CPLD/FPGA模块的实验教学系统，设计一种新型(编程灵活、集成度高、毕业设计项目开发周期短、适用范围宽、开发工具先进、应用时设计制造成本低、对设计者的硬件经验要求低、所形成的标准产品无需测试、价格大众化、保密性又强等特点)的基于CPLD/FPGA模块的实验系统。本实用新型基于CPLD/FPGA模块的实验系统的总体思想是以CPLD/FPGA模块为核心，构建一个开放的开发型实验环境，根据学习目标的不同而灵活的采用多模块组合，构建各类型的CPLD/FPGA基础实验、综合性和设计性实验，同时又能利用系统中所提供之模块，构建各类开发型实验。
实用新型内容本实用新型旨在借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆实现在线程序设计和功能调试的基于CPLD/FPGA模块的实验系统。使原有的学生难以参与的验证性实验系统，改变为一种既可以适应从基于CPLD/FPGA模块基本验证性实验，又可以实现综合性、系统性、创新性的课程设以及教学研究开发的多功能的实验平台。本实用新型所提供的一种基于CPLD/FPGA模块(11)的实验系统，包括CPLD/FPGA模块(11)、与CPLD/FPGA模块共同连接的显示模块(I)、输入模块(2)、数模、模数转换模块、通信模块(8)、蜂鸣器模块(9)。其特征在于它还包括与所述CPLD/FPGA模块相连的ISPPAC模块(3)、单片机模块⑷、下载接口模块(5)、频率发生器模块(6)，扩展模块(10)，其中=ISPPAC模块(3)，其包括ISPPAC模块(3)及与之相连的电路，实现模拟电路的在线编程、硬件修改和电路重构；单片机模块(4)，其包括单片机(4)及与之相连的接口电路，实现小型嵌入式控制器在线编程；下载接口模块(5)，其包括下载接口模块及与之相连的电路，实现与计算机并行通信、远距离数据通信、编程下载；频率发生器模块￠)，其包括频率发生器模块(6)及与之相连的电路，提供实验开发系统中需要的各种数字频率；扩展模块(10)，其包括扩展模块(10)及与之相连的电路，提供实验开发系统中需要的临时性连接的小规模电路。在上述的基于CPLD/FPGA模块(11)实验系统中，所述的显示模块包括若干种分别可连接在所述基于CPLD/FPGA模块(11)上组合形成的显示模块(I)。在上述的基于CPLD/FPGA模块(11)实验系统中，所述若干种组合形成的显示模块
(I)包括若干个LED发光二极管、若干位八段数码静态显示器、若干位八段数码动态显示器、LCD液晶显示屏、点阵模块、交通灯演示模块等通用模块。在上述的基于CPLD/FPGA模块(11)实验系统中，所述的输入模块包括若干种分别可连接在所述基于CPLD/FPGA模块(11)上组合形成的输入模块(2)。在上述的基于CPLD/FPGA模块(11)实验系统中，所述的组合形成的输入模块(2)包括组成实现系统数据的输入的8位开关构成的高低电平产生电路和4键功能键盘构成 的单脉冲产生电路。在上述的基于CPLD/FPGA模块(11)实验系统中，所述的串行通信模块是通过RS-232方式实现与计算机串行口的直接通信。在上述的基于CPLD/FPGA模块(11)实验系统中，所述的数模、模数转换模块是通过数模集成电路实现模拟量和数字量的相互转换。在上述的基于CPLD/FPGA模块(11)实验系统中，所述的蜂鸣器模块通过蜂鸣器实现电路控制的报警输出。由于采用了上述的技术解决方案，S卩采用CPLD/FPGA模块(11)、模拟与数字以及单片机相结合的设计思想，利用多模块化组合设计，一方面使得该实验系统操作简单，灵活，显示直观；另一方面提供了一种面向对象的解决方案，在CPLD/FPGA模块(11)、ISPPAC模块(3)和单片机模块(4)的实验系统的上，学生在自己设计的目标系统中或电路板上，不再为重构器件或对器件进行反复编程时，而将器件从线路板上焊上拆下。这种可对电路板或整个电子系统随时进行组态或重组的功能，给学生的设计开发、电路板板级调试和系统升级换代带来了极大的方便，学生无论是想增加或修改任一电路的设计，都可以在几分钟内把新的设计下载到器件中，从而完成新的软、硬件设计，这种在设计性实验中对硬件的设计，像软件那样灵活而易于实时修改，这不仅扩展了器件的用途，缩短了系统调试周期，而且还省略了对器件单独编程的环节，简化了目标设备的现场升级和维护。因此本实用新型为目前的开放型教学中的设计性、综合性实验提供了一个解决方案，实现了在线系统设计、修改以及功能调试的实验开发系统。
图I是本实用新型基于CPLD/FPGA模块(11)实验系统的结构示意图框图；图2是本实用新型中显示模块(I)之一，8个LED发光二极管连接线路的示意图；图3是本实用新型中显示模块(I)之二，8位八段数码动态显示器接线方式示意图；图4是本实用新型中显示模块(I)之三，点阵模块连接线路示意图；图5是本实用新型中ISPPAC模块⑶连接线路示意图；图6是本实用新型中通讯模块(8)连接线路示意图；[0021]图7是本实用新型中输入模块(2)之一，4键键盘连接线路示意图；图8是本实用新型中输入模块(2)之二，8位开关连接线路示意图；图9是本实用新型中频率发生器模块(6)连接线路示意图；图10是本实用新型中CPLD/FPGA模块(11)连接线路示意图；图11是本实用新型中下载接口模块(5)连接线路示意图；图12是本实用新型中单片机模块(4)连接线路示意图13是本实用新型中模数、数模转换模块(7)之一，模数转换连接线路示意图；图14是本实用新型中模数、数模转换模块(7)之二，数模转换连接线路示意图；图15是本实用新型中蜂鸣器模块(9)连接线路示意具体实施方式
如图I所示本实用新型基于CPLD/FPGA模块(11)的实验系统，包括CPLD/FPGA模块(11)、与CPLD/FPGA模块共同连接的显示模块(I)、输入模块(2)、数模、模数转换模块
(7)、通信模块(8)、蜂鸣器模块(9)、ISPPAC模块(3)、单片机模块(4)、下载接口模块(5)、频率发生器模块￠)，扩展模块(10)。本实用新型分为两个部分，即基本型实验模块部分和提高型实验模块部分。为了能够完成基于CPLD/FPGA模块(11)基本程序的验证性实验，本实用新型的基本型实验模块组合有显示模块(I)、输入模块(2)、下载接口模块(5)、频率发生器模块(6)和蜂鸣器模块
(9)，通过这些模块，完成基本常规的验证性实验、综合性和设计性范例。显示模块实验系统中组合形成的显示模块有多种不同类型的显示模块，包括8位LED发光二极管、8位数码八段显示器(动态显示)、IXD液晶显示屏(16字符)、16x16点阵等。如图2所示，8位LED发光二极管通过一 8位接线器Jl连接至基于CPLD/FPGA模块(11)(型号为EPM7256)，其一般可用于基本指令程序的调试或特殊功能模块调试的信息输出窗口，间接显示和评估应用程序的运行情况。本模块由8个常规的LED发光二极管组成，并将这8个LED发光二极管连接成为开放型正逻辑点亮工作方式。8个LED发光二极管模块，主要用来承担一些基本的实验内容，包括自动和手动计数显示、高低4位交变显示、单灯流动显示和跑马灯显示等。在学习初期针对基于CPLD/FPGA模块(11)软件指令的调试和功能分析的初期具有较广泛的应用价值。如图3所示，8位八段数码动态显示器通过一 8位接线器Jl连接至基于CPLD/FPGA模块(11)(型号为EPM7256) 11，数据信息通过型号为74LS245的芯片传送到8位八段数码动态显示器，数据位控制通过一 8位接线器J2连接至基于CPLD/FPGA模块(11)(型号为EPM7256) 11，数据位控制信息通过两片型号为ULN2003的芯片传送到8位八段数码动态显示器的阳极输入端，实现正逻辑点亮工作方式。8位八段数码动态显示器适用于一般的应用场合，目的是为了节约电源能耗和实现多位数据显示，这种应用方案的优势有效的利用了IO 口资源，在基于CPLD/FPGA模块(11)的实时控制中有很强的优势。如图4所示，16x16点阵模块采用4个8x8的点阵模块U1、U2、U3、U4构成，点阵模块的内部结构非常简单，主要采用行列平行线布局方式，在行列线交错处嵌入一个LED发光三极管所构成。数据通过一 16位接线器Jl连接至基于CPLD/FPGA模块(11)(型号为EPM7256) 11，位控制选择方式通过一 4位接线器Jl连接至基于CPLD/FPGA模块(11)(型号为EPM7256) 11，位控制通过一片型号为74LS145的芯片传转换为依次循环的16位扫描信号送到由4个8x8的点阵模块U1、U2、U3、U4构成的16x16点阵模块扫描位，由扫描位高电平与数据位低电平实现逻辑点亮工作方式。IXD液晶显示器采用通用MS12864A系列4x8液晶产品，字符图形点阵16x16，带LED背光源，能实现图形与汉字双显示功能。输入模块实验系统中组合形成的输入模块有多种不同类型的输入模块，包括4键键盘和8位开关等。如图7所示，4键键盘通过一 4位接线器Jl连接至基于CPLD/FPGA模块(11)(型号为EPM7256) 11，组合键盘是在实验系统中应用比较广泛，常用做功能键，在具体的实验中，既可以定义为常规数字键，又可以作为某种信号的输入或功能的设定，还可以作为单脉 冲触发使用。内部连线结构采用独立式键盘方式，4键为SW1、SW2、SW3、SW4，一端接地另一端各通过大小相同的IK电阻Rl、R2、R3、R4连接至电源VCC。独立式键盘工作电平的设置是按键处于正常状态下，外引出接线为高电平，当按下键盘后，外引出接线为低电平。程序通过判断接线器Jl的电平状态，可以很方便获得按键的工作情况。如图8所示，8位开关连接线路通过一 8位接线器Jl连接至基于CPLD/FPGA模块(11)(型号为EPM7256) 11，内部连线结构采用独立式开关方式，8位开关SI、S2、S3、S4、S5、S6.S7.S8, 一端接地另一端各通过大小相同的IK电阻Rl、R2、R3、R4、R5、R6、R7、R8连接至电源VCC，中心抽头依次直接连接8位接线器Jl。独立式开关工作电平的设置是开关处于正常状态下，接线器Jl外引出接线8位悬空，8位开关全部向一端闭合的状态下，接线器Jl外引出接线8位高电平，当8位开关全部向另一端闭合的状态下，接线器Jl外引出接线8位低电平。程序通过判断接线器Jl的电平状态，可以很方便模拟工控现场开关量。频率发生器模块实验系统中组合形成的频率发生器模块是由20M晶振经过多级分频取得的，这个模块主要是向CPLD/FPGA模块(11)提供实验中所需要的若干种不同的频率。如图9所示，频率发生器模块的电路结构是通过3块型号为⑶4060B的Ul、U2、U3所构成，不同频率可根据程序需要通过3个8位接线器Jl、J2、J3输出至基于CPLD/FPGA模块(11)(型号为 EPM7256) 11。下载接口模块实验系统中组合形成的下载接口模块主要是连接计算机和CPLD/FPGA模块(11)，也就是提供可编程程序下载通道，随时将实验中修改或调整的程序下载到CPLD/FPGA模块
(11)中，实现在线编程。本实用新型实验系统中组合形成的下载接口模块，还可以承担系统中组合形成的单片机模块的程序下载和在线编程以及ISPPAC模块的程序下载和在线编程。如图11所示，下载接口模块的电路结构是通过连接计算机的接线器J1、连接CPLD/FPGA模块(11)(型号为EPM7256) 11的接线器J2和集成电路Ul (型号为74LS244)所构成。接线器Jl的1、3、5、9脚分别通过电阻值为330欧姆的电阻R4、R1、R3、R2连接到电源 VCC。蜂鸣器模块[0048]实验系统中组合形成的蜂鸣器模块主要是完成程序中所涉及的报警信号和声音提示信息，通过对其输入不同的频率而发出不同的声音。如图15所示，蜂鸣器模块通过接线器Jl连接至基于CPLD/FPGA模块(11)(型号为EPM7256) 11，电路结构是由一个蜂鸣器和一个三极管所组成。基于CPLD/FPGA模块(11)提高型实验，本实用新型提高型实验模块组合有ISPPAC模块⑶、单片机模块⑷、数模、模数转换模块(7)、串行(同步/异步)通信模块⑶和系统扩展模块(10)。通过这些模块，能够构建和完成许多开发性的实验范例。ISPPAC 模块 实验系统中组合形成的ISPPAC模块主要采用LATTICE公司的ISPPAC80模拟可编 程器件构成。与普通模拟电路相比，它又具有全集成化、适用性强，便于开发和维护(升级)等显著优点，与数字器件相比，它具有简洁、经济、高速度、低功耗等优势。如图5所示，ISPPAC模块通过接线器Jl与计算机并行接口连接，接线器J2、J3连接至基于CPLD/FPGA模块(11)(型号为EPM7256) 11。单片机模块实验系统中组合形成的单片机模块，属于小系统模式，采用ATMEL公司的在线可编程芯片(AT89S52)，4K程序存储器ROM主要应用于开发型实验中，解决算法及数据处理问题。如图15所示，单片机模块通过8位接线器JO、Jl、J2、J3和4位接线器J4连接至基于CPLD/FPGA模块(11)(型号为EPM7256) 11，复位电路结构由IOK电阻R1、1K电阻R2、IOUF电容C3和复位按键Kl所构成，晶振电路由12M晶振Xl和30P电容Cl与C2构成。数模、模数转换模块实验系统中组合形成的数模、模数转换模块包含数模转换和模数转换两个独立的电路部分。数模转换部分数模转换部分在开发型实验中主要承担实验系统中组合形成的CPLD/FPGA模块
(11)(型号为EPM7256) 11的数字信号转换为模拟信号，用以驱动模拟控制的各类电气设备，从而达到各种控制系统的前期系统开发。如图14所示，数模转换部分是通过接线器Jl和J2连接至基于CPLD/FPGA模块
(11)(型号为EPM7256) 11，接线器J3作为输出模拟信号接口。主要芯片采用DAC0830、LF351和LM358所构成。模数转换部分模数转换部分在开发型实验中主要承担实验系统中外部模拟传感器信号的转换。本实用新型设计了 8路模拟输入，采用分时复用方式对8路模拟信号进行数字化转换，转换精度为1/256，满足基本控制系统的需求。如图13所示，数模转换部分是通过接线器J2和J3连接至基于CPLD/FPGA模块
(11)(型号为EPM7256) 11，8位接线器Jl作为8路模拟信号输入接口。主要芯片采用ADC0809。串行(同步/异步)通信模块实验系统中组合形成的串行(同步/异步)通信模块，即通过RS-232方式实现与计算机串行口的直接通信。如图5所示，串行(同步/异步)通信模块通过接线器JC3连接至计算机输出的RS—232接口，接线器JCl和接线器JC2连接至基于CPLD/FPGA模块(11)(型号为EPM7256) 11，主要芯片采用MAX232，电路结构采用MAX公司的典型应用电路。系统扩展模块实验系统中组合形成的系统扩展模块是由若干个并列接线器所组成，主要功能是在开发实验中遇到一些设计中未涉及但临时需要用到的不太复杂的电路，作为实验系统的补充与扩充。以上是各个功能模块的具体应用以及实施方法，充分利用以上各模块，使得基于CPLD/FPGA模块(11)实验系统功能更强大，实验和设计内容更丰富，产品的前期设计更加灵活，特别是将在系统可编程思想在本实验系统中的引用后，使其应用面更大。如单片机功能实验与开发、ISPPAC功能实验与开发、CPLD/FPGA功能实验与开发、各小系统通信的通 信实验与开发等。综上所述，本实用新型主要具有以下特点I.本实验系统的发明属于多系统组合，为学生进行基于CPLD/FPGA模块(11)从基础实验、应用型实验、综合型实验到开发型实验提供了一个非常有效的开发环境，学生即可以完成教学中的所有实验，同时也可以为同行业技术人员随心所欲进行基于CPLD/FPGA模块(11)产品设计及研发提供了一个新的应用平台。2.本实验系统运行中，各模块相对独立，学生在实验或设计中根据需要随时可以利用通用的接插件将若干不同的应用模块相互连接和组合，实现不同的功能和应用。彻底的改变了传统的教学模式，这种极大的实验灵活性，使得学生从自发参与实验到有目的的驾御实验，教学效果非常突出。3.本实验系统的发明含盖了目前EDA所涉及的多个系统，对学生的综合性学习能力帮助很大，特别是其创新性具有明显的促进作用，学生通过实验，能够比较深刻理解各模块的工作方式，达到对多学科知识的相互融会贯通。4.本实验系统的发明特别强调以学生为中心，从根本上改变了传统的单一的基于某一芯片的实验系统，而是综合了实践中要完成一个项目的设计所涉及的若干个小系统，从整个系统来说，每个小系统可以配合基本模块使用，同时又可利用小系统各自的优势，充分发挥整体开发效率，为以后做大型系统的设计提供了一个较好的解决方案。另外本实用新型中所涉及的ISPPAC模块、单片机模块和CPLD/FPGA模块(11)都可采用在系统可编程，学生可以随时调整自己的数字系统、模拟系统和算法程序，灵活组合和创建自己的新的应用系统，而不需要为修改线路或增加应用电路而重新设计和制作硬件电路板，特别是使系统的升级变得非常容易和简单，真正实现了软件和硬件完整结合的新思想。本实用新型虽然已根据所涉及的范围做了具体的描述，但是本技术领域的普通技术人员应该认识到，以上的实例仅是用来说明本实用新型，在没有脱离本实用新型精神的情况下还可做出各种等效的变化和修改。因此，只要在本实用新型的实质精神范围内对上述实例的变化，变型都将落在本实用新型的权利要求书的范围内。
权利要求1.一种基于CPLD/FPGA模块(11)的实验系统，包括CPLD/FPGA模块(11)、与CPLD/FPGA模块共同连接的显示模块(I)、输入模块(2)、数模、模数转换模块(7)、通信模块(8)、蜂鸣器模块(9);其特征在于它还包括与所述CPLD/FPGA模块相连的ISPPAC模块(3)、单片机模块(4)、下载接口模块(5)、频率发生器模块(6)，扩展模块(10)，其中=ISPPAC模块(3)，其包括单片机模块(4)，下载接口模块(5)，其包括下载接口模块及与之相连的电路，实现与计算机并行通信、远距离数据通信、编程下载；频率发生器模块出)，其包括频率发生器模块(6)及与之相连的电路，提供实验开发系统中需要的各种数字频率；扩展模块(10)，其包括扩展模块(10)及与之相连的电路，提供实验开发系统中需要的临时性连接的小规模电路。
2.根据权利要求I所述的基于CPLD/FPGA模块(11)的实验系统，其特征在于所述的显示模块包括若干种分别可连接在所述基于CPLD/FPGA模块(11)上组合形成的显示模块⑴。
3.根据权利要求I所述的基于CPLD/FPGA模块(11)的实验系统，其特征在于所述若·干种组合形成的显示模块(I)包括若干个LED发光二极管、若干位八段数码静态显示器、若干位八段数码动态显示器、IXD液晶显示屏、点阵模块、交通灯演示模块。
4.根据权利要求I所述的基于CPLD/FPGA模块(11)的实验系统，其特征在于所述的输入模块包括若干种分别可连接在所述基于CPLD/FPGA模块(11)上组合形成的输入模块⑵。
5.根据权利要求I所述的基于CPLD/FPGA模块(11)的实验系统，其特征在于所述的组合形成的输入模块(2)包括组成实现系统数据的输入的8位开关构成的高低电平产生电路和4键功能键盘构成的单脉冲产生电路。
6.根据权利要求I所述的基于CPLD/FPGA模块(11)的实验系统，其特征在于所述的串行通信模块是通过RS-232方式实现与计算机串行口的直接通信。
7.根据权利要求I所述的基于CPLD/FPGA模块(11)的实验系统，其特征在于所述的数模、模数转换模块是通过数模集成电路实现模拟量和数字量的相互转换。
8.根据权利要求I所述的基于CPLD/FPGA模块(11)的实验系统，其特征在于所述的蜂鸣器模块通过蜂鸣器实现电路控制的报警输出。
专利摘要本实用新型一种基于CPLD/FPGA模块的实验系统，以CPLD/FPGA模块为核心、融合模拟、数字以及单片机相结合的设计思想，利用多模块化组合设计，一方面使得该实验系统操作简单，灵活，显示直观。另一方面提供了一个面向对象的解决方案，在CPLD/FPGA模块、ISPPAC模块和单片机内核开发的实验系统的上，学生针对自己的设计目标，可以重构器件或反复编程升级软件，而无需将器件从线路板上焊上拆下。这种在线对电路板或目标电子系统随时进行组态或重组的功能，给学生的设计开发、电路板级调试和系统升级换代带来了极大的方便。本实用新型的实验开发系统实现了在线系统设计、修改以及功能调试，为目前的开放型教学中的设计性、综合性实验提供了一个较好的解决方案。
文档编号G09B19/00GK202534200SQ20112049721
公开日2012年11月14日 申请日期2011年11月30日 优先权日2011年11月30日
发明者杨德, 畅福善 申请人:运城学院