用于控制具有自刷新能力的显示设备的方法和系统的制作方法

专利名称：用于控制具有自刷新能力的显示设备的方法和系统的制作方法
技术领域：
本发明总体上涉及显示系统，并且，具体地说，涉及用于控制耦连到图形控制器的自刷新显示设备的稀疏刷新的方法和系统。
背景技术：
计算机系统典型地包括耦连到图形控制器的某种显示设备，例如液晶显示设备(LCD)。在正常操作期间，所述图形控制器生成视频信号，基于在所述图形控制器中生成的定时信息通过从帧缓存器扫描出像素数据将所述视频信号传输到显示设备。某些最近设计的显示设备具有自刷新能力，其中所述显示设备包括本地控制器，经配置以独立于所述图形控制器由静态的、缓存的数字视频帧生成视频信号。当处于这种自刷新模式时，所述视频信号由所述本地控制器驱动，因此可以关闭部分图形控制器以减小计算机系统的整体功 耗。一旦处于自刷新模式，当将被显示的图像需要更新时，控制可被转移回所述图形控制器，以使得基于一组新的像素数据生成新的视频信号。当处于自刷新模式时，所述图形控制器可处于省电状态，例如深度休眠状态。此夕卜，中央处理单元(CPU)和所述图形控制器之间的主要通信可能被关闭以保存能量。当需要更新图像，所述计算机系统“唤醒”所述图形控制器以及任何有关联的通信通道。然后，所述图形控制器可以处理所述新的图像数据，并且发送经过处理的图像数据至所述显示设备用于显示。更新图像的一个缺陷在于，“唤醒”所述图形控制器和关联的通信通道可能需要大量的时间。例如，唤醒PCIe总线可能需要70-100毫秒或者更多时间。这样的延迟带来了CPU试图更新图像的时间与所述被处理图像经显示设备显示的时间之间的等待时间。当频繁地进入和退出自刷新模式时，这样的延迟可能使得计算机系统用户的注意力分散。此外，为了对于相对次要的任务而初始化所述图形控制器和相关联的通信通道，所述计算机系统可能消耗大量不必要的能量。如前述，本技术领域所需要的是，一种用于更新自刷新显示设备中的视频数据的缓冲帧的改进技术。

发明内容
本发明的一个实施例提出了用于控制具有自刷新能力的显示设备的方法。所述方法包括步骤退出省电状态；执行快速恢复例程，该例程包括包含在完整初始化例程中的一部分操作；基于通过辅助通信通道接收的命令和数据，生成更新的像素数据用于在所述显示设备上显示；将更新的像素数据传输到显示设备；以及返回到所述省电状态。本公开技术的一个优势在于，GPU以及高速通行通道的初始化可以被最小化。所述技术正是利用了这样的事实当操作在稀疏刷新模式时，用于传输命令和数据至图像控制器的带宽可以很小。因此，得益于要求较少时间和能量配置的低速通信通道，可以绕过高速通信通道。这样做，减少了用于更新存储于所述显示设备中的少量的图像数据的时间以及计算机系统的总体能耗。


因此，可以详细地理解上述本发明的特征，并且可以参考实施例得到对如上面所概括的本发明更具体的描述，其中一些实施例在附图中示出。然而，应当注意的是，附图仅用于示意性地表示本发明的典型实施例，因此不应被认为是对实施例范围的限制。本发明可以具有其他等效的实施方式。图I为示出计算机系统的框图，该计算机系统经配置以实现本发明一个或多个方面；图2A示出根据本发明的一个实施例的耦连到具有自刷新能力的显示设备的并行处理子系统；图2B示出根据本发明的一个实施例的通信路径，所述通信路径实现嵌入式显示端口接口 ；图2C示出根据本发明的一个实施例的数字视频信号的示意图，所述数字视频信号由GPU生成用于通过通信路径传送；图2D是根据本发明的一个实施例的次级数据包的示意图，所述次级数据包在图2C的数字视频信号的水平消隐期被插入。图3示出根据本发明一个实施例的，位于并行处理子系统与计算机系统的各种组件之间的通信信号；图4示出根据本发明的一个实施例的具有自刷新能力的显示设备的状态图；图5示出根据本发明的一个实施例的GPU的状态图，所述GPU经配置以控制显示装置在进入和退出面板自刷新模式之间进行转换。图6A-6D示出根据本发明一个实施例的，当显示设备在稀疏刷新模式下操作时所显示视频的不同的帧。图7阐述根据本发明一个实施例的，当显示设备在稀疏刷新模式下操作时，用于更新显示设备中视频帧的方法的流程图。
具体实施例方式在下面的描述中，将阐述大量的详细内容以提供对本发明更深入的理解。然而，本技术领域的技术人员应该清楚，本发明可以在没有一个或多个这些具体细节的情况下得以实施。在其他实例中，没有描述公知的特征以避免对本发明造成混淆。系统概述图I示出了经配置以实现本发明一个或多个方面的计算机系统100的框图。所述计算机系统100包括中央处理单元(CPU) 102和系统存储器104，所述系统存储器104通过包括存储器桥105的内部连接路径通信。存储器桥105，其可以是诸如北桥芯片，通过总线或其他通信路径106 (诸如超传输(HyperTransport)链路)连接到I/O (输入/输出)桥 107。I/O桥107，其可以是诸如南桥芯片，从一个或多个用户输入设备108 (诸如键盘、鼠标)接收用户输入并且通过路径106和存储器桥105将所述输入转发到CPU102。并行处理子系统112通过总线或其他通信路径113 (诸如PCI Express、加速图形接口或超传输链路)耦连到存储器桥105 ;在一个实施例中，并行处理子系统112是将像素传输到显示设备110 (诸如基于传统的CRT或IXD的显示器)图形子系统。图形驱动器103可以配置为通过通信路径113为并行处理子系统112发送图形基元，以生成像素数据用于在显示设备110上显示。系统盘114也连接到I/O桥107。开关116提供I/O桥107与例如网络适配器118以及各种插入式卡120和121的其他部件之间的连接。其他部件(未示出)，包括USB或其他端口连接、⑶驱动器、DVD驱动器、电影录制设备 及类似部件，也可以连接到I/O桥107。使图I中所示各种部件互连的通信路径可以采用任何适合的协议实现，例如PCI (外部设备互连)、PCI-Express, AGP (加速图形端口)、超传输、其他总线或者端到端通信协议。不同设备间的连接可采用本技术领域已知的不同协议。在一个实施例中，所述并行处理子系统112包含对于图形和视频进行了优化处理的电路，所述电路包括例如视频输出电路，并且构成图形处理单元(GPU)。在另一个实施例中，在保留底层的计算结构的同时，所述并行处理子系统112包含对于通用目的处理进行了优化的电路，本文将详细描述。在另一个实施例中，可以将所述并行处理子系统112与一个或多个其他系统单元集成，例如所述存储器桥105、CPU 120、以及I/O桥107，以形成片上系统(SoC)。应该理解，本文所示系统是示例性的，变化和修改都是可能的。连接拓扑，包括桥的数量和布置、CPU 102的数量、以及并行处理子系统112的数量，可根据需要修改。例如，在一些实施例中，系统存储器104直接连接到CPU 102而不是通过桥，其他设备通过存储器桥105以及CPU102与系统存储器104通信。在其他可选拓扑中，并行处理子系统112连接至IJ I/O桥107或直接连接到CPU 102，而不是连接到存储器桥105。在又一个实施例中，I/O桥107和存储器桥105可被集成到单个芯片上。大量实施例可以包括两个或多个CPU 102以及两个或多个并行处理系统112。本文所示的特定部件是任选的，例如，可以支持任意数量的插入式卡或外设。在一些实施例中，开关116被去掉，网络适配器118和插入式卡120、121直接连接到I/O桥107。图2A示出根据本发明一个实施例的，耦连到具有自刷新能力的显示设备110的并行处理子系统112。如图所示，并行处理子系统112包括图形处理单元(GPU)240，所述图形处理单元240通过DDR3总线接口耦连到图形存储器242。图形存储器242包括一个或多个
帧缓冲器244 (0),244(1)...... 244 (N-I)，其中N是应用于并行处理子系统112中的帧缓冲
器的总数。并行处理子系统112经配置以基于存储在帧缓冲器244中的像素数据生成视频信号，并通过通信路径280将视频信号传输到显示设备110。所述通信路径280可以是本技术领域已知的任何视频接口，例如嵌入式显示端口(eDP)接口或低电压差动信号(LVDS)接□。GPU 240可经配置以通过通信路径113，例如PCIe总线，从CPU 102处接收图形基元。GPU 240处理所述图形基元以生成用于在显示设备110显示的像素数据帧，并且将所述像素数据帧存储在帧缓存器244中。在正常操作时，GPU 240经配置以从帧缓冲器244中扫描出像素数据从而生成用于在显示设备110显示的视频信号。在一个实施例中，GPU 240经配置以生成数字视频信号，并将所述数字视频信号通过诸如LVDS、DVI、HDMI或显示端口(DP)接口传输到显示设备110。在另一个实施例中，GPU 240可经配置以生成模拟视频信号，并将所述模拟视频信号通过诸如VGA或DVI-A模拟视频接口传输到显示设备110。在通信路径280执行模拟视频接口的实施例中，显示设备110可以通过使用一个或多个模数转换器采样所述模拟信号，将接收到的模拟信号转换为数字信号。如图2A所示，显示设备110包括定时控制器(TCON) 210、自刷新控制器(SRC) 220、液晶显示(IXD)设备216、一个或多个列驱动器212、一个或多个行驱动器214、以及一个或
多个本地帧缓存器224 (0),224(1)...... 224 (M-I)，其中M是应用于显示设备110中的本地
帧缓存器的数量。TCON 210生成视频定时信号用于通过所述列驱动器212和所述行驱动器214来驱动IXD设备216。列驱动器212、行驱动器214以及IXD设备216可以是本技术领域已知的任何传统的行驱动器、列驱动器以及IXD设备。又如图所示，TCON 210可通过通信接口，诸如小型LVDS接口，将像素数据传输到列驱动器212和行驱动器214。SRC 220经配置以基于存储在本地帧缓冲器224中的像素数据生成用于在IXD设备216显示的视频信号。在正常操作时，显示设备110基于通过通信路径280从并行处理子系统112接收的视频信号来驱动LCD设备216。相反，当显示设备110正操作在面板自刷新模式时，显示设备110基于从SRC220接收的视频信号来驱动IXD设备216。GPU 240可经配置以管理显示设备110进入和退出面板自刷新模式的转换。理想地，在显示设备110所显示的图像中的图形非活跃期期间，通过操作显示设备110进入面板自刷新模式，可降低计算机系统100的总体能耗。在一个实施例中，为了使显示设备110进入面板自刷新模式，GPU 240可使用频带内(in-band)信号传输的方式将消息传输到显示设备110，例如在通过通信路径280传输的数字视频信号中嵌入消息。在可选的实施例中，GPU 240可使用边频带(side-band)信号模式传输消息，例如通过使用辅助通信通道传输所述消息。下面结合图2B-2D描述用于使显示设备110进入或退出面板自刷新模式的不同
令方法。现在回到图2A，在接收到所述消息以进入自刷新模式后，显示设备110在本地帧缓冲器224中缓存通过通信路径280接收的下一帧像素数据。显示设备110转换用于驱动IXD设备216的控制从由GPU 240生成的视频信号到基于存储在本地帧缓存器224中的像素数据由SRC220生成的视频信号。当所述显示设备110处于面板自刷新模式时，SRC 220连续地生成表示存储在本地帧缓存器224中的缓存像素数据的重复视频信号，用于一个或多个连续的视频帧。为了使显示设备110退出面板自刷新模式，GPU 240可使用如上述使显示设备110进入面板自刷新模式的类似的方法，来传输类似的消息到显示设备110。在接收到所述消息以退出面板自刷新模式后，显示设备110经可以配置以确保与GPU 240生成的视频信号向关联的像素位置和与当前用于驱动面板自刷新模式下的IXD设备216的SRC 220生成的视频信号相关联的像素位置进行对准。一旦像素位置被对准，显示设备可转换用于驱动IXD设备216的控制从SRC 220生成的视频信号到由GPU 240生成的视频信号。用于执行自刷新能力的存储量可根据用于连续刷新显示设备110上图像的视频的未压缩帧的尺寸。在一个实施例中，显示设备110包括单个本地帧缓冲器224(0)，所述本地帧缓冲器被调整尺寸以适应用于在IXD设备216上显示的像素数据的未压缩帧。帧缓冲器244(0)的尺寸可基于用于存储在LCD设备216上显示的像素数据的未压缩帧所需要的最小字节数，可通过LCD设备216的本机分辨率的宽乘以高乘以色彩深度计算出。例如，帧缓冲器224(0)可调整尺寸用于配置WUXGA分辨率(1920X1200像素)以及每像素24比特(bbp)色彩深度的LCD设备216。在这样的情况下，可用于自刷新像素数据缓冲的本地帧缓冲器224(0)的存储的数量应该至少为可寻址存储器的6750kB(1920X1200X24bpp ;其中I千字节等于1024或210字节)。在另一个实施例中，本地帧缓冲器224(0)的尺寸可以小于用于存储在LCD设备216上显示的像素数据的未压缩帧所需的字节数量。在这种情况下，像素数据的未压缩帧可由SRC220压缩，例如通过行程长度对所述未压缩像素数据编码，并且作为压缩像素数据存储在帧缓冲器224(0)中。在这种实施例中，SRC 220可经配置为在生成用于驱动IXD设备216的视频信号之前解码该压缩的像素数据。在另外的实施例中，GPU 240可在对传输到显示设备110的数字视频信号中的压缩像素数据进行编码之前，压缩该像素数据帧。例如，GPU 240可经配置以采用MPEG-2格式编码像素数据。在这种实施例中，SRC 220可在本地 帧缓冲器224(0)中以压缩格式存储压缩像素数据，并且在生成用于驱动LCD设备216的视频信号之前解码该压缩的像素数据。显示设备110能显示3D视频数据，例如立体视频数据。立体视频数据包括用于3D视频的每个帧的未压缩像素数据的左视图和右视图。每个视图对应几乎同时捕获的相同场景的不同摄像方位。一些显示设备能同时显示三个或更多视图，例如在某些类型的自动立体显示中。在一个实施例中，显示设备110可包括和立体视频数据有关的自刷新能力。立体视频数据的每个帧包括用于在LCD设备216上显示的像素数据的两个未压缩帧。像素数据的每个未压缩帧可由IXD设备216的全分辨率和色彩深度上的像素数据组成。在这种实施例中，本地帧缓冲器224(0)可调整尺寸以保存立体视频数据的一个帧。例如，为了存储WUXGA分辨率以及24bpp色彩深度的未压缩立体视频数据，本地帧缓冲器224(0)的尺寸应该至少为13500kB(2X1920X1200X24bbp)大小的可寻址存储器。可选地，本地帧缓冲器224可包括两个帧缓冲器224 (0)和224 (I)，每个调整尺寸以存储用于在IXD设备216上显示的未压缩像素数据的单个视图。在另一实施例中，SRC 220可经配置以压缩所述立体视频数据并在本地帧缓冲器224中存储压缩的立体视频数据。例如，SRC 220可采用多重视角视频编码(MVC)，如H. 264/MPEG-4AVC视频压缩标准中所述，来压缩所述立体视频数据。可选地，GPU 240可在对数字视频信号中的压缩视频数据编码之前压缩所述立体视频数据，用于传输到显示设备110。在一个实施例中，显示设备110可以包括抖动性能。抖动允许显示设备110显示较LCD设备216的硬件所能显示的相比更加能够感知的颜色。时间上的抖动在LCD设备216的可用调色板中的两个近似的颜色之间进行快速交替，这样所述像素被感知为在LCD设备216的可用调色板中没有包括的不同的颜色。例如，通过快速地在黑白之间交替像素，观看者可以感知到灰色。在一个正常的操作状态下，GPU 240可以配置以在连续视频的帧中交替改变像素数据，使得在由显示设备110显示的图像中感知到的颜色在所述IXD设备216的可用调色板之外。在自更新模式下，显示设备110可以配置以在本地帧缓冲器224中缓存两个连续的像素数据帧。然后，SRC 220可以配置以交替的方式从本地帧缓冲器224中扫描出两个像素数据帧，用来产生在IXD设备216上显示的视频信号。图2B示出了通信路径280，根据本发明的一个实施例，其实施为嵌入的显示端口(DisplayPort)接口。嵌入的显示端口(eDP)是一个标准的用于内部显示设备的数字视频接口，诸如便携式计算机的内部IXD设备。通信路径280包括主链路(eDP)，其包括I、2、或4个高带宽数据传输的差分对(分道(lane))，所述eDP接口还包括面板使能信号(VDD)Zg光使能信号(Blacklight_EN)，背光pwm信号(Blacklight_PWM)和热插拔检测信号(HPD)以及单差分对辅助信道(Aux)。所述主链路是一个从GPU 240至显示设备110的单向通信信道。在一个实施例中，GPU 240可以配置以通过eDP主链路的单个分道传输从存储在帧缓冲器224中的像素数据产生的视频信号。在另外的实施例中，GPU 240可以经配置以通过eDP主链路的2或4个分道来传输所述视频信号。面板使能信号VDD可以从GPU连接至显示设备110来开启显示设备110。背光使能和背光Pwm信号控制在正常运行时显示设备110的背光强度。但是，当显示设备110在面板自刷新模式下运行时，对这些信号的控制必须由TC0N210来处理，并且可以由SRC 220通过控制从辅助通信通道(Aux)接收的信号来改变。本领域技术人员将认识 到，背光的强度可以通过经背光pwm信号(Backlight_PWM)来调制信号的脉冲宽度从而进行控制。在一些实施例中，通信路径280还可以包括帧锁信号(FRAME_L0CK)，其指示由SRC 220产生的视频信号中的垂直同步。所述FRAME_L0CK信号可以用来使由GPU 240产生的视频信号和由SRC220产生的视频信号再次同步。所述热插拔检测信号HPD，可以是从所述显示设备110连接到GPU240的信号，其用于检测热插拨事件或用于将中断请求从显示设备110通信至GPU 240。为了指示热插拨事件，显示设备驱动HPD为高来指示出显示设备已经连接到通信路径280上。在显示设备连接到通信路径280之后，显示设备110可以通过使所述HPD信号在0. 5和I毫秒之间快速脉冲为低电平，从而发出中断请求的信号。辅助信道Aux是低带宽双向半双工数据通信信道，用来从GPU 240至显示设备110以及从显示设备110至GPU 240传送命令和控制信号。在一个实施例中，指示显示设备110应该进入或退出面板自刷新模式的消息可以在辅助信道上通信。在辅助信道上，GPU 240是主设备，显示设备110是从设备。在这样的配置中，数据或消息可以使用以下的技术从显示设备110发送至GPU 240。首先，显示设备110指示GPU 240显示设备110想通过启动在热插拔检测信号HH)上的中断请求从而在辅助通信信道上发送通信量。当GPU 240检测到中断请求，GPU 240发送交易请求消息至显示设备110。一旦显示设备110接收到所述交易请求消息，显示设备110就以一个确认消息作出响应。一旦GPU 240接收这个确认消息，GPU240可以读出显示设备110中的一个或多个寄存器值来取回在辅助信道上的数据或消息。本领域技术人员应该理解的是，通信路径280可以实施为在GPU240和显示设备110之间传输视频信号的不同的视频接口。例如，通信路径280可以实施为高分辨率的多媒体接口(HDMI)或低压差分信号(LVDS)视频接口，诸如open-LDI。本发明的范围不局限于一个实施例中的嵌入式显示端口视频接口。图2C是根据本发明的一个实施例的数字视频信号250的概念图，数字视频信号250由GPU 240产生用于在通信路径280上传输。如图所示，数字视频信号250被格式化以在eDP视频接口的主链路的四个分道(251，252，253和254)上进行传输。eDP视频接口的主链路可以在三个链路符号时钟速率之一下运行，其由eDP规范(162MHz，270MHz或540MHz)来指定。在一个实施例中，基于在当显示设备110连接到通信路径280时执行用于配置主链路的链路训练操作，GPU 240设置链路符号时钟速率。对每一链路符号时钟周期255，10比特符号，其是用8b/10编码来编码I字节的数据或者控制信息，在eDP接口的每一活动分道上传输。数字视频信号250的格式能够使次级数据包直接插入到传输至显示设备110的数字视频信号250中。在一个实施例中，次级数据包可以包括从GPU 240发送至显示设备110的消息，其请求显示设备110进入或退出面板自刷新模式。这样的次级数据包能够使该发明的一个或多个方面通过现有的eDP接口的物理层来实现。应该理解的是，同轴(in-line)信号发送的形式可以实施为其他基于包的视频接口，并且其不局限于实施eDP接口的实施例。次级数据包可以在由数字视频信号250代表的视频帧的垂直或水平消隐期间被插入到数据视频信号250中。如图2C示出的，数字视频信号250 —次被打包为像素数据的一个水平线。对像素数据的每一水平线，数字视频信号250包括在第一链路时钟周期255(00)期间的消隐开始(BS)成帧符号，以及相应的在后续链路时钟周期255(05)期间的消隐结束(BE)成帧符号。在链路符号时钟周期255 (00)处的BS符号与链路符号时钟周期 255 (5)处的BE符号之间的数字视频信号250的部分对应于水平消隐期间。控制符号和次级数据包可在水平消隐期间被插入到数字视频信号250中。例如，在BS符号之后的第一链路符号时钟周期255 (01)中插入VB-ID符号。VB-ID符号为显示设备110提供信息，如主视频流是否在垂直消隐期间或垂直显示期间，主视频流是否是隔行扫描或逐行扫描，以及对于隔行视频来说主视频流是否在偶数域或奇数域。紧随VB-ID符号，在链路符号时钟周期255(02)和255(03)处分别插入视频时间戳(Mvid7:0)和音频时间戳(Maud7:0)。在水平消隐期间的其余链路符号时钟周期255(04)期间可以插入虚设的符号。虚设的符号可以是特殊的保留符号，表示在该链路符号时钟周期期间的该分道中的数据是虚设数据。链路符号时钟周期255(04)可具有多个链路符号时钟周期的持续时间，这样在通信路径280上的数字视频信号250的帧速率等于显示设备110的刷新率。通过将链路符号时钟周期255(04)期间的多个虚设符号替换为次级数据包，次级数据包可被插入到数字视频信号250中。通过特殊的二次启动(SS)和二次结束(SE)成帧符号来对次级数据包进行成帧化。次级数据包可包括音频数据包、链路配置信息、或请求显示设备110进入或退出面板自刷新模式的消息。将BE成帧符号插入到数字视频信号250中，以表示对于当前视频帧的水平线活跃像素数据的开始。如图所示，像素数据PO...PN具有8位的每通道位深度(bpc)的RGB格式。与视频的水平线的第一像素相关的像素数据PO被打包到链路符号时钟周期255(06)至255(08)处的第一分道251，紧跟着BE符号。与红色通道相关的第一部分的像素数据PO被插入到链路符号时钟周期255 (06)处的第一分道251，与绿色通道相关的第二部分的像素数据PO被插入到链路符号时钟周期255 (07)处的第一分道251，与蓝色通道相关的第三部分的像素数据PO被插入到链路符号时钟周期255 (08)处的第一分道251。与视频的水平线的第二像素相关的像素数据Pl被打包成链路符号时钟周期255(06)到255(08)处的第二分道252，与视频的水平线的第三像素相关的像素数据P2被打包成链路符号时钟周期255(06)到255(08)处的第三分道253，与视频的水平线的第四像素相关的像素数据P3被打包成链路符号时钟周期255 (06)到255 (08)处的第四分道254。接着的视频水平线的像素数据以与像素数据P0-P3相似的方式插入到分道251-254中。在最后的链路符号时钟周期以包括有效的像素数据，任何没有填充的分道可以置为零。如所示的，该第三分道253以及第四分道254在链路符号时钟周期255 (13)处置为零。以上描述的数据序列在视频帧的像素数据的每一个水平线上重复，于像素数据的最上面的水平线开始。视频帧可以包括多个在最上方帧处的水平线，其不包括用于在显示设备110上显示的激活像素数据。这些水平线包括垂直消隐期间，并且可以通过设置VB-ID控制符号中的位来在数字视频信号250中指示出。图2D是根据本发明的一个实施例的次级数据包260的概念图，该次级数据包260插入到数字视频信号250的水平消隐期间。通过替换在数字视频信号250中的多个虚设符号的一部分，来将次级数据包260插入到数据视频信号250中。例如，图2D示出了在链路符号时钟周期265 (00)和265(04)的多个虚设符号。GPU 240可以在链路符号时钟周期265(01)插入次级开始(SS)成帧符号来指示次级数据包260的开始。关联于次级数据包260的数据被插入到链路符号时钟周期265(02)中。关联于次级数据包260的该数据(SBO. . . SBN)的每一字节被插入到视频信号250的分道251-254的其中一个中。任何没有 填入数据的通道可以置为零。GPU 240便在链路符号时钟周期265 (03)插入第二结束(SE)成中贞符号。在一个实施例中，次级数据包260可以包括报头以及数据，其指示显示设备110应当进入或退出自刷新模式。例如，次级数据包260可以包括保留的报头代码，其指示所述包是面板自刷新包。次级数据包还可以包括指示显示设备110是否应当进入或退出面板自刷新模式的数据。如以上描述的，GPU 240可以使用现有的通信通道来传输数字视频信号250至显示设备110，从而通过同频带信号传输方法来发送消息至显示设备110。在其他的实施例中，GPU 240可以通过边频带方法发送消息至显示设备110，诸如通过使用在通信路径280中的辅助通信通道。在其他的实施例中，可以包括专用的通信路径，诸如另外的电缆，来提供信号发送至显示设备110来进入或退出面板自刷新模式。图3示出了根据一个本发明的实施例，在并行处理子系统112和计算机系统100不同部分之间的通信信号。如所示的，计算机系统100包括嵌入的控制器(EC) 310、SPI闪存设备320、系统基本输入/输出系统(SBIOS) 330，以及驱动器340。EC310可以是嵌入控制器，其实施先进的配置以及电源接口(ACPI)，允许操作系统在CPU102上执行来配置以及控制计算机系统100不同部分的电源管理。在一个实施例中，EC310允许操作系统在CPU102上执行，从而通过驱动器340与GPU 240通信，甚至在PCIe总线停机时亦可。例如，如果GPU240以及PCIe总线于电源节约模式下关闭，在CPU102上执行的该操作系统可以指示EC310通过驱动器340发送ACPI事件的通知至EC310来唤醒GPU 240。计算机系统100也可以包括多个显示设备110，诸如内部显示面板110(0)以及一个或多个外部显示面板110 (I)，，，110 (N)。一个或多个显示设备110的每一者可以通过通信路径280(0). . . 280 (N)连接到GPU240。在一个实施例中，包括在通信路径280中的每一个HH)信号也连接到EC310上。当一个或多个显示设备110运行在面板自刷新模式中，如果EC310检测到热插拨事件或者来自其中一个显示设备110的中断请求，则EC310可以负责监视HPD以及唤醒GPU 240。在一个实施例中，FRAME_L0CK信号是包括于内部显示设备110(0)和GPU 240之间的。FRAME_LOCK传递来自显示设备110(0)的同步信号至GPU 240。例如，GPU 240可以将从帧缓冲器244中的像素数据产生的视频信号与FRAME_LOCK信号进行同步。FRAME_LOCK可以指示激活帧的开始，诸如通过传递TC0N210使用的以驱动IXD设备216的垂直同步信号至 GPU 240。EC310传输GPU_PWR和FB_PWR信号至稳压器，其分别提供供电电压给GPU 240和帧缓冲器244。EC310也发送WARMB00T、SELF_REF和RESET信号至GPU 240，并接收来自GPU 240的GPUEVENT信号。最后，EC310可以通过I2C或者SMBus数据总线与GPU 240通信。这些信号的功能在以下进行描述。GPU_PWR信号控制稳压器，其为GPU 240提供供电电压。当显示设备110进入自刷新模式时，在CPU102上执行的操作系统可以指示EC310通过呼唤调用驱动器340来对GPU进行断电.驱动器340将驱动GPU_PWR信号为低电平，从而对GPU 240断电来降低计算机系统100总体的耗电。相似的，FB_PWR信号控制稳压器,其为巾贞缓冲器244提供供电电压。 当显示设备110进入自刷新模式吋，计算机系统100还可以对帧缓冲器244进行断电以进ー步降低计算机系统100的总体耗电。FB_PWR信号以相似的方式对GPU_PWR信号进行控制。可以在GPU 240唤醒期间来声明ー个RESET信号，从而将GPU 240保持在重置状态，同时对GPU 240供电以及帧缓冲器244的稳压器允许保持稳定。通过EC310来声明ー个WARMB00T信号，其指示GPU 240应当从SPI闪存设备320中恢复操作状态，而非执行ー个完整的冷启动序列。在一个实施例中，当显示设备110进入面板自刷新模式吋，GPU 240可以配置以在GPU 240掉电之前将当前状态保存在SPI闪存设备320中。GPU 240可以在唤醒时从SPI闪存设备320加载所保存的状态信息来恢复操作状态。加载保存的状态信息降低了唤醒GPU 240来执行完整的冷启动序列所需要的时间。在频繁进入和退出面板自刷新模式时，降低唤醒GPU 240的时间是有利的。当显示设备110运行于面板自刷新模式时，由EC310声明ー个SELF_REF信号。该SELF_REF信号指示给GPU 240显示设备110当前运行在面板自刷新模式，以及通信路径280应当被隔离来防止瞬变会干扰到存储在本地帧缓冲器224数据。在一个实施例中，GPU240可以在当SELF_REF信号声明时通过弱的下拉电阻将通信路径280接地。GPUEVENT信号允许GPU 240来指示给CPU102事件的发生，即使是当PCIe总线关闭的情况下亦可。GPU 240可以声明GPUEVENT给报警系统EC310，以配置I2C/SMBUS来使GPU 240和系统EC310进行通信。I2C/SMBUS是双向通信总线，其配置为I2C，SMBUS，或者其他的双向通信总线，从而使GPU 240和系统EC310进行通信。在一个实施例中，PCIe总线可以在显示设备110工作在自刷新模式时关闭。操作系统可以通过系统EC310将事件通知给GPU 240，该事件诸如光标更新或屏幕刷新，即使在PCIe总线关闭时亦可。图4是根据本发明的一个实施例的具有自刷新能力的显示设备110的状态图400。如所示的，显示设备110在正常状态开始。在该正常状态410中，显示设备接收来自GPU 240的视频信号。TC0N210用接收自GPU 240的视频信号驱动IXD设备216。在正常运行状态中，显示设备110监视通信路径280以确定GPU 240是否已经发出了面板自刷新输入请求。如果显示设备110接收该面板自刷新输入请求，那么显示设备110传输ー个唤醒帧缓存状态 420。在唤醒帧缓冲器状态420，显示设备110唤醒了本地帧缓冲器224。如果显示设备110不能初始化本地帧缓冲器224，显示设备110可发送指示显示设备110未能进入面板自刷新模式的中断请求到GP U240，并且显示设备110返回到正常状态410。在一个实施例中，在通过通信路径280接收到下一帧视频之前(即由GPU 240生成的VSync信号的下ー个上升沿之前)，可以要求显示设备110初始化本地帧缓冲器224。一旦显示设备110已完成初始化本地帧缓冲器224，显示设备110转换到缓存帧状态430。在缓存帧状态430，显示设备110等待GPU 240生成的VSync信号的下ー个下降沿以开始在本地帧缓冲器224缓存ー个或多个视频的帧。在一个实施例中，GPU 240可以通过将值写入到显示设备110中的控制寄存器来指示有多少个连续的视频的帧存储在本地帧缓冲器224中。当显示设备在本地帧缓冲器224中存储了所述ー个或多个视频的帧存储以后，显示设备110转换到自刷新状态440。在自刷新状态440，显示设备110进入了面板自刷新模式，在该模式下，TC0N210用SRC 220基于存储在本地帧缓冲器224中的像素数据生成的视频信号来驱动IXD设备216。 基于GPU 240所生成的视频信号，显示设备110停止驱动IXD设备216。因此，GPU 240和通信路径280可以置于省电模式以减少计算机系统100的整体功耗。当在自刷新状态440，显示设备110可监控通信路径280以检测来自GPU 240的退出自刷新模式面板的请求。如果显示设备110接收到面板自刷新退出请求，那么显示设备110转换到re-sync状态450。在re-sync状态450，显示设备110尝试将GPU 240生成的视频信号和SRC 220生成的视频信号重新同歩。结合图9A-9C和10-13，重新同步的视频信号的各种技术介绍如下。当显示设备110已完成对视频信号的重新同歩，那么显示设备110转变回正常状态410。在一个实施例中，显示设备110会使本地帧缓冲器224转换到本地帧缓冲器睡眠状态460，其中关断提供给本地帧缓冲器224的电能。在一个实施例中，如果显示设备110接收到面板自刷新退出请求，显示设备110可配置以快速退出唤醒帧缓冲器状态420并缓存帧状态430。在这两个状态中，显示设备110仍然与由GPU 240生成的视频信号同歩。因此，显示设备110可快速转换回正常状态410而不进入re-sync状态450。一旦显示设备110在自刷新状态440，显示设备110需要在返回到正常状态下410之前进入重新同步状态450。 图5是根据本发明的一个实施例的GPU 240经配置以控制显示设备110转换进入或者转换退出面板自刷新模式的状态图500。从冷启动序列初始配置后，GPU 240进入正常状态510。在正常状态下，基于存储在帧缓冲器244的像素数据，GPU 240生成视频信号以传输到显示设备110。在一个实施例中，GPU 240监视帧缓冲器244的像素数据以检测像素数据中的一个或者多个渐进的空闲等级。例如，GPU 240可以将帧缓冲器244中像素数据的当前帧与帧缓冲器244中像素数据的前ー帧相比较以检测像素数据的任何图形活动。如果是两帧之间的像素数据不同，可检测到图形活动。在可替代实施例中，GPU 240可以基于与比较帧缓冲器244中像素数据的连续帧不同的因素来检测空闲的渐进等级。如果GPU 240在存储在帧缓冲器244中像素数据中未能检测到任何图形活动，那么GPU 240可以递增计数器值，指示没有任何图形活动的视频连续帧的数量。如果计数器达到第一阈值，那么GPU240转换回深度空闲状态520。在深度空闲状态520，GPU 240仍生成视频信号以在显示设备110上显示。然而，GPU 240操作在省电模式，例如，当保持部分GPU 240负责生成视频信号活动吋，通过时钟门控或功率门控GPU 240的特定处理部分。此外，GPU 240可以发送消息到显示设备110请求显示设备110以较低的刷新率驱动IXD设备216。例如，GPU 240可以要求显示设备110将刷新率从75赫兹减小到30赫兹，并且GPU 240可以基于较低的刷新率生成和传输视频信号。当操作在深度空闲状态520，GPU 240可以继续监视帧缓冲器244中的像素数据是否有图形活动。如果GPU 240检测到图形活动，GPU 240转换回正常状态510。返回到深度空闲状态520后，GPU 240可以继续递增计数器值以确定没有任何图形活动的视频连续帧的数量。如果计数器达到比第一阈值大的第二阈值，那么GPU240转换到面板自刷新状态530。在一些实施例中，状态图500不包括深度空闲状态520。在这样的实施例中，当计数器值达到第二阈值，GPU 240可从正常状态510直接转换到面板自刷新状态530。在另ー些实施例中，EC 310、图形驱动器103或者一些其它的专门的监视单元可以对帧缓冲器244中像素数据进行监视并通过I2C/SMBUS发送指示检测到空闲的渐进等级之一的消息到GPU240。在面板自刷新状态530，GPU 240将ー个或多个在面板自刷新模式中用于显示的视频帧传输到显示设备110。GPU 240可以监控通信路径280以检测在进入自刷新模式时显示装置110的故障。在一个实施例中，GPU 240监视HH)信号以检测由显示装置110发出的中断请求。如果GPU 240从显示设备110检测到中断请求，那么GPU 240可配置通信路径280的辅助信道来接收来自显示设备110的通信。如果显示设备110指示没有成功进入到自刷新模式，那么GPU的240可转换回正常状态510。否则，GPU 240转换到更深度空闲的状态540。在另ー个实施例中，GPU 240可能会跨越更深度空闲的状态540并直接转换到GPU掉电状态550。在这样的实施例中，无论显示设备110何时进入面板自刷新模式，GPU 240将完全关闭。在更深度空闲的状态540，GPU 240可能处于休眠状态并且通信路径280的发射端可能会关闭。GPU 240的某些部分可以进行时钟门控或功率门控，以降低计算机系统100的整体功耗。显示设备110负责刷新显示设备110显示的图像。在一个实施例中，GPU 240可以继续监视帧缓冲器244中的像素数据来检测第三级空闲。例如，当GPU 240未能更新帧缓冲器244中的像素数据时，GPU 240可以继续为视频的每个帧递增计数器。如果GPU 240 诸如通过从EC310经由I2C/SMBus接收信号或从显卡驱动经由103PCIe总线检测到图形活动，那么GPU 240转换到re-sync状态560。反之，如果GPU 240检测到像素数据的第三级空闲，那么GPU 240转换到GPU掉电状态550。在GPU掉电状态550，EC 310通过关闭到GPU 240的稳压器供电来关闭GPU。EC310可以驱动GPU_PWR信号为低电平以关闭稳压器供电到GPU 240。在一个实施例中，GPU 240可以保存SPI闪存设备320中的当前运行上下文，以在唤醒时执行热启动序列。在GPU掉电状态550，也可以关闭向图形存储器242供电的稳压器。EC 310可以驱动FB_PWR信号为低电平以关闭向图形存储器242供电的稳压器。当GPU 240是在更深度空闲状态540或GPU掉电状态550，EC 310可以指示唤醒GPU 240以更新显示设备110显示的图像。例如，电脑系统100的用户可开始输入到需要GPU 240更新显示设备110显示的图像的应用程序。在一个实施例中，驱动器340可以指示EC310声明GPU_PWR和FB_PWR信号以开启向GPU 240和帧缓冲器244供电的稳压器。当GPU 240开启，GPU 240将基于WARMB00T信号和RESET信号的状态执行启动序列。如果EC310声明WARM_BOOT信号，那么GPU 240可从SPI闪存设备320加载存储的环境參数。否则，GPU 240可执行冷启动序列。GPU 240也可基于SPI闪存设备320中存储的信息配置通信路径280的发射端。GPU 240执行启动序列后，GPU 240可发送面板自刷新退出请求到显示设备110。然后GPU 240转换至Ij re-sync状态560。在re-sync状态560，GPU 240基于存储在帧缓冲器244的像素数据开始生成视频信号。视频信号通过信路径280传输到显示设备110并且显示设备110尝试将GPU 240生成的视频信号和由SRC220生成的视频信号重新同歩。经过重新同步的视频信号是完整的，GPU 240转换回正常状态510。稀疏刷新在其中ー个操作模式中，GPU 240可能不常需要更新存储在帧缓冲器224的像素数据。这种自刷新显示设备中的像素数据可能不常更新的操作模式成为“稀疏刷新”。在这样的操作中，长时间的图形静止可分散在需要更新所显示的图像的短时间周期之间。例 如，这些更新可能是闪烁的文本克拉(text carat)所需要的或响应用户贯穿在网页或文件中的滚动。在这种情况下，GPU 240以及任何相关联的诸如PCIe总线的通信通道，可被唤醒。一旦初始化了所需的所有组件，新的像素数据可由GPU处理，新的视频帧可传输到显示设备110，GPU 240和任何相关联的通信通道可返回到省电模式。在常规的系统中，CPU 102通过图形驱动器103发送命令和数据到GPU 240。这些命令和数据可以通过诸如耦合在存储器桥105和行处理子系统112之间的PCIe总线的通信路径113传输。当GPU 240操作在面板自刷新模式，GPU 240以及任何相关联的通信通道可以置于省电模式。为了处理命令和数据以生成更新的像素数据用于显示在显示设备110，CPU102可能使GPU 240以及相关的通信通道“唤醒”。唤醒GPU 240以及相关的通信通道的过程可能需要100毫秒或更多。在稀疏的刷新过程中，这样的过程可能会以每秒一次或者更多的量级重复。反复弓丨起显示设备110退出并重新进入面板自刷新模式以对正在显示的图像执行次要的更新，这可能会浪费能源并且使更新显示设备中的延迟明显。图6A-6D示出了当操作在稀疏刷新模式下时，根据本发明的一个实施例的由显示装置110显示的各种视频帧600。如图6A所示，视频帧600A包括光标610以及图形对象612和614。在稀疏刷新模式下，GPU 240有渲染视频帧600a，请求显示设备110600A进入面板自刷新模式，传输视频帧600a到显示设备110以缓存在本地帧缓冲器224中并进入诸如GPU掉电状态550的省电模式。显示设备110配置以从本地帧缓冲器224扫描视频帧600a以显示在IXD设备216上。然后GPU 240操作在稀疏刷新模式，其中可以通过利用不经常的更新通常只需要少量的数据从CPU102传输至240的GPU的事实减少整体功耗。例如，一个闪烁的光标610可能只需要视频帧600a的由光标610覆盖的部分以O. 5Hz的频率更新。因此，命令和数据可以通过低带宽的辅助通信路径，而不是高带宽的通信路径113传递给GPU 240。在一个实施例中，命令和数据可以通过连接到EC310的辅助I2C/SMBUS传输至GPU 240。在可替代实施例中，命令和数据可以通过包括在PCIe接ロ的备用引脚上的SMBUS来传输。如图6B所示，视频帧600b包括图形对象612和614以及光标610。除了光标610的显不改变以外，视频巾贞600b与视频巾贞600a相似。在一个实施例中，光标610变灰。在可替代实施例中，光标610闪烁，例如一秒钟可见，后续的下一秒钟隐藏或者改变形状。例如，当用户选择一个字处理器应用程序的文件时，光标610可以变成指示从键盘输入插入在文件中的位置的闪烁的文本克拉。像素620代表了更新的像素，以将视频帧600a改变为视频帧600b。像素620包括的像素的数目比在整个视频帧600b中像素的总数少。为了更新缓存在本地帧缓冲器224中的视频帧，图形驱动103使EC310唤醒GPU240并退出面板自刷新模式。图形驱动器103也可以将通过低带宽通信通道传递到GPU 240的命令和数据传输到EC 310。当所述命令和数据由GPU执行，所述命令和数据使GPU 240生成包括在像素620中的更新的像素数据。EC 310可以通过设置GPU_PWR和FB_PWR为高电平以开启供应电能分别到GPU 240和帧缓冲器244的稳压器来唤醒GPU 240。EC 310也可以短时间保持WARMB00T和RESET信号高电平直到稳压器供应的电压稳定。然后，EC310降低RESET信号为低电平，GPU 240执行来自片上存储器以及SPI闪存设备320的被配置以执行初始化操作的微代码。为了响应EC310设置的WARMB00T信号，GPU 240执行“快速恢复”例程。在一个实施例中，所述“快速恢复”例程设置为GPU 240的执行完整的冷启动的序列的ー个子集。环境參数或者处理器状态可以从SPI闪存设备320中存储的数据加载以减少初始化GPU 240的时间。一旦GPU 240已经初始化，GPU 240查询EC310以确定GPU 240脱离省电状态的原因。如果原因是执行诸如更新本地帧缓冲器224中的视频的ー个帧的稀疏刷新操作，那么GPU 240可以在执行完“快速恢复”例程后完成初始化。如果原因是恢复正常操作，那么GPU 240可能会执行其他配置操作。在一个实施例中，EC310和GPU的240可以通过诸如连接到GPU 240和EC310的I2C/SMBUS的辅助通信通道来通信。一旦GPU240已初始化，GPU 240准备好以生成更新缓存在本地帧缓冲器224的视频帧所需要的像素数据。在一个实施例中，EC310通过I2C/SMBUS将接收自图形驱动103的命令和数据传输到GPU 240。接到命令和数据后，GPU 240诸如通过将来自SPI闪存设备的数据写入与通信路径280的传输接ロ相关联的寄存器来设置显示模式和唤醒通信路径280。GPU 240生成更新的像素数据并在帧缓冲器244存储数据。当GPU的240准备好传输更新的像素数据到显示设备110，GPU 240诸通过传输面板自刷新退出请求到显示设备110来使显示设备110退出面板自刷新模式。在一个实施例中，GPU 240传输像素620到显示设备110，所述像素620加载到与像素620的像素地址相关联的本地帧缓冲器224的相应地址。在可替代实施例中，GPU 240可以传输包括像素620的至少ー个像素的视频帧600b的每个水平行。但在其他实施例中，GPU的240可传输诸如包括像素620的至少ー个像素的第一个水平行到最后ー个水平行的视频帧600b的部分。例如，如图6C所示，图形对象612的颜色在视频帧600c中改变。在这种情况下，GPU 240可传输对应于像素630的视频帧600b的部分。如图6D所示，新的图形对象616包含在视频帧600d中。在这种情况下，GPU 240可传输对应像素640的整个视频帧600d。在一个实施例中，GPU 240可配置以更新显示设备110中的像素数据而不会造成显示设备110退出面板自刷新模式。例如，诸如像素620的少量像素数据要更新的情况下，显示设备110可配置以从自刷新状态440转换到缓存帧状态430。当显示设备110操作在缓存帧状态430，GPU 240传输更新的像素数据到显示设备110并且更新的像素数据存储在本地帧缓冲器224中的相应的存储器地址。基于本地帧缓冲器224中的更新的像素数据，显示设备110可以转换回自刷新状态440并且显示设备110可以返回到使用由SR控制器生成的视频信号来驱动IXD216。在一个实施例中，GPU 240可以通过诸如通信路径280的主链路的ー个或者多个路径传输更新的视频数据。在可替代的实施例中，GPU 240可通过诸如通信路径280的辅助通信通道的低带宽通信通道传输更新的视频数据。图7阐述了当操作在稀疏刷新模式时，根据本发明一个实施例的用于更新显示设备Iio中的视频的帧600的方法700的流程图。虽然方法步骤结合图1，图2A-2D，3-5和6A-6D中的系统来描述，本领域技术人员会明白，任何系统经配置以任何顺序执行所述方法步骤都落入发明的范围。该方法从步骤710开始，其中GPU 240重新初始化以脱离GPU掉电状态550或ー些其他的省电模式。在一个实施例中，GPU 240执行“快速恢复”例程以恢复到操作在稀疏刷新模式。在步骤712，GPU 240从EC310接收导致GPU 240生成更新的像素数据用于显示在显示设备110的命令和数据。在步骤714，GPU 240使显示设备110退出面板自刷新模式。 在一个实施例中，GPU 240传输面板自刷新退出请求到显示设备110。在步骤716，GPU 240传输更新的像素数据到显示设备110以在显示设备110显示。在一个实施例中，只有视频帧的部分传输到显示设备110。在可替代实施例中，ー个或多个完整的视频帧传输到显示设备110。在步骤718，GPU 240使显示设备110再次进入面板自刷新模式。在一个实施例中，GPU 240发送面板自刷新进入请求到显示设备110。在步骤720，GPU 240决定是否显示设备110已经进入了面板自刷新模式，并扫描更新的视频帧到LCD设备216。在一个实施例中，GPU 240等待一个或者多个帧以检测显示设备110是否诸如通过切换通信路径280的HH)信号发送了中断请求。如果显示设备110还没有进入面板自刷新模式，那么GPU 240返回步骤716，在此GPU 240可能重发更新的像素数据并发送另ー个面板自刷新项请求。但是，如果显示设备110已经进入面板自刷新模式，那么在步骤722，GPU 240置于诸如GPU掉电状态550的省电状态并且方法700终止。总之，本文公开的技术使用替代的只是在冷启动序列执行的初始化例程的ー个子集的初始化例程在稀疏刷新模式下能够重新初始化GPU和相关联的通信通道。一旦使用快速恢复例行初始化，GPU可能会导致显示设备退出面板自刷新模式，传输更新的像素数据到显示设备以缓存在一个或多个本地帧缓冲器中，并使显示设备进入输入面板自刷新模式，其中所述更新的像素数据用于生成驱动LCD设备的视频信号。所公开的技术的ー个优点是可以最小化GPU的初始化以及高速通信通道。该技术利用当操作命令和数据在稀疏刷新模式下传输到图形控制器所需的带宽可以小的事实。因此，可以绕过高速通信通道支持需要更少的时间和精力去配置的低速通信通道。这样做，降低了更新少量存储在显示设备的图像数据所需的时间和计算机系统的整体功耗。虽然前面所述的是本发明的实施例，在不背离本发明基本范围的前提下可以设计出本发明更多的实施例。例如，本发明的某些方面可以由硬件或软件来实现，或者是由硬件与软件结合在一起来实现。本发明的一个实施例可以实现为计算机系统所使用的程序产品。程序产品的程序对实施例的功能(包括在此描述的方法)进行定义，并且能够被包含在各种各样的计算机可读存储介质内。说明性的计算机可读存储介质包括但不限于(i)信息在其上永久保存的非可写存储介质(例如，计算机内的只读存储装置，如可被CD-ROM驱动器读出的CD-ROM盘、闪存、ROM芯片或者任意类型的固态非易失性半导体存储器)；以及( )其上存储有可改变的信息的可写存储介质(例如，磁盘驱动器内的软盘或硬盘驱动器或任意类型的固态随机存取半导体存储器)。当携帯有引导本发明的功能的计算机可读指令时，这样的计算机可读存储介质就是本发明的实施例。
因此，本发明的范围由以下的权利要求来界定。
权利要求
1.ー种用于控制具有自刷新能力的显示设备的方法，所述方法包括 退出省电状态； 执行快速恢复例程，该例程包括包含在完整初始化例程中的一部分操作； 基于通过辅助通信通道接收到的命令和数据，生成更新的像素数据用于在所述显示设备上显示； 将更新的像素数据传输到所述显示设备；并且 返回到所述省电状态。
2.根据权利要求I的方法，还包括在通过所述辅助通信信道接收命令和数据之后，导致所述显示设备退出面板自刷新模式。
3.ー种用于控制具有自刷新能力的显示设备的系统，所述系统包括耦连到所述显示设备的图形处理单元(GPU)，并且被配置为 退出省电状态； 执行快速恢复例程，该例程包括包含在完整初始化例程中的一部分操作； 基于通过辅助通信通道接收到的命令和数据，生成更新的像素数据用于在所述显示设备上显示； 将更新的像素数据传输到所述显示设备；并且 返回到所述省电状态。
4.根据权利要求3的系统，其中所述更新的像素数据包括一部分视频帧。
5.根据权利要求3的系统，其中所述更新的像素数据包括一个或多个完整的视频帧。
6.根据权利要求3的系统，所述GPU进ー步配置为 在通过所述辅助通信信道接收命令和数据之后，导致所述显示设备退出面板自刷新模式。
7.根据权利要求6的系统，GPU的进ー步配置为 一旦所述更新的像素数据已被传输到所述显示设备，则导致所述显示设备重新进入所述面板自刷新模式。
8.根据权利要求3的系统，其中返回到所述省电状态的步骤包括导致施加给所述GPU的供电电压被关断。
9.根据权利要求3的系统，其中所述执行快速恢复例行的步骤包括执行耦连到所述GPU的非易失性存储器中存储的ー个或多个指令。
10.根据权利要求9的系统，其中所述非易失性存储器包括通过串行总线耦连到所述GPU的快闪存储器。
全文摘要
公开了一种用于控制耦连到图形控制器的自刷新显示设备的稀疏刷新的方法和系统。所述显示设备具有驱动基于从本地帧缓冲器生成的视频信号进行显示的能力。当显示设备在面板自刷新模式下操作时，所述图形控制器可以任选地置于一个或多个省电状态。当退出省电模式以更新由显示设备所显示的图像时，可以运行快速恢复初始化例程以重新配置在稀疏刷新模式下操作时的GPU，即，在显示设备上显示的图像不常更新的情况。在这种情况下，图形控制器可以配置为通过低带宽通信路径而不是正常操作时使用的高带宽通信路径来从中央处理单元接收指令和数据。
文档编号G09G3/00GK102682682SQ201210066990
公开日2012年9月19日 申请日期2012年3月14日 优先权日2011年3月14日
发明者大卫·怀亚特, 大卫·马修·斯蒂尔斯 申请人:辉达公司