专利名称：共通电压产生电路的制作方法
技术领域：
本发明涉及ー种电压产生电路，尤其涉及ー种显示设备中的共通电压产生电路。
背景技术：
近年来，由于液晶显示器具有高质量的影像显示能力与低耗电的特性，因此其已普遍被使用作为显示设备。以液晶显示器而言，其显示面板中配置有包含像素电极的阵列基板、包含共通电极的滤光片基板以及置于两者间的液晶分子。于操作上，像素电极和共通电极被分别施以像素电压和共通电压(VCOM)，藉此使得液晶分子因像素电压与共通电压间的电位差而相对应地转动或改变方向，藉由液晶分子的角度不同而影响光线的穿透度以呈现出显示画面。一般而言，显示面板中通常设置有专用以产生前述共通电压的集成电路(1C)。然而，在显示面板中设置此集成电路不仅会大幅地増加成本，不符合经济效益，而且此类集成电路一般均设定有数据写入次数的限制，使用上较不方便且不具弾性。
发明内容
本发明的目的之一是在于，提供ー种共通电压产生电路，藉以解决显示面板中设置专用以产生共通电压的集成电路致使成本増加的问题。依据本发明的ー实施方式，提供了ー种共通电压产生电路，其包含时序控制器、数据控制器、内存、分压单元以及电压转换単元。时序控制器用以传送至少一信号。数据控制器用以透过内部集成电路接ロ接收该信号。内存用以储存对应于信号的电压数据，其中，数据控制器依据内存所储存的电压数据和该信号产生ー控制信号。分压单元用以依据该控制信号产生ー模拟电压信号。电压转换单元用以将该模拟电压信号转换为共通电压信号。其中，数据控制器与分压单元共同整合于时序控制器中。依据本发明的另ー实施方式，提供了ー种共通电压产生电路，其包含时序控制器、 内存以及电压转换单元。时序控制器经整合具有数据控制器以及分压单元，数据控制器的信号输出端电性耦接分压单元。内存电性耦接该数据控制器。电压转换单元的输入端电性耦接该分压单元，电压转换单元用以将该分压单元的输出转换为共通电压信号。根据本发明的技术内容，应用前述共通电压产生电路，不仅可将大部分的単元或组件整合于时序控制器中，或者藉由时序控制器或功率集成电路(Power IC)内部原有的相关电路来实现大部分的単元或组件，因此可省去単一共通电压集成电路的配置，而仍然可透过原有电路或仅需新增部分电路，产生所需的数字共通电压信号，进而大幅地节省成本。 此外，采用本发明实施例所述的共通电压产生电路，便可选择适合的内存来储存数据，使得数据能方便且具弹性地多次写入，不需受限于单一共通电压集成电路设定有写入次数的限制。本发明内容旨在提供本掲示内容的简化摘要，以使阅读者对本掲示内容具备基本的理解。此发明内容并非本掲示内容的完整概述，且其用意并非在指出本发明实施例的重要(或关键)组件或界定本发明的范围。
读者在參照附图阅读了本发明的具体实施方式
以后，将会更清楚地了解本发明的各个方面。其中，
图I示出依照本发明第一实施例的共通电压产生电路的示意图。
图2A为依照本发明实施例绘示的如图I所示的共通电压产生电路的电路示意图。
图2B为依照本发明实施例绘示的数字模拟转换器的电路示意图。
图3示出依照本发明第ニ实施例的共通电压产生电路的示意图。
图4示出依照本发明第三实施例的共通电压产生电路的示意图。
图5示出依照本发明第四实施例的共通电压产生电路的示意图。
主要组件符号说明
100、200、300、400、500 :共通电压产生电路
110、210、310、410、520 :时序控制器
120、220、320、420、520 :数据控制器
130、230、330、430、530 :内存
140、240、340、440、540 :分压单元
150、250、350、450、550 电压转换单元
262 :缓存器
264 :译码器
266 :分压电路
具体实施例方式为了使本申请所掲示的技术内容更加详尽与完备，可參照附图以及本发明的下述各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的普通技术人员应当理解，下文中所提供的实施例并非用来限制本发明所涵盖的范围。此外，附图仅仅用于示意性地加以说明，并未依照其原尺寸进行绘制。关于本文中所使用之“約”、“大约”或“大致” 一般通常指数值的误差或范围于百分之二十以内，较好地是在百分之十以内，而更佳地则是在百分之五以内。文中若无明确说明，其所提及的数值皆视作为近似值，即如“約”、“大约”或“大致”所表示的误差或范围。另外，关于本文中所使用之“耦接”或“连接”，均可指两个或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而“耦接”还可指两个或多个组件相互操作或动作。图I示出依照本发明第一实施例的共通电压产生电路的示意图。如图I所示，共通电压(Common Voltage, Vcom)产生电路100包含时序控制器110、数据控制器120、内存 130、分压单元140以及电压转换単元150，其中数据控制器120与分压单元140共同整合于时序控制器110中，使得时序控制器110经整合而具有数据控制器120以及分压单元140 于其中。时序控制器110可藉由内部集成电路(Inter-Integrated Circuit, I2C)接ロ与液晶显示模块(例如包含栅极驱动器、数据驱动器、液晶面板等组件)进行数据传输或信号传输，并可透过内部集成电路接ロ传送至少一信号。以本实施例而言，时序控制器110可透过内部集成电路接ロ传送数据信号SDA和时序信号SCL，其中，数据信号SDA可代表时序控制器110与其他组件(如液晶显示模块)间的数据传输，而时序信号SCL可用以对前述数据传输作时序上的控制。数据控制器120用以透过内部集成电路接ロ接收前述信号。内存130电性耦接该数据控制器120，用以储存对应于该信号的电压数据(或对应的影像数据)。数据控制器 120则依据内存130所储存的电压数据(或对应的影像数据)和前述信号产生ー控制信号 CTR0实作上，内存130可以是可编程(programmable)内存,例如，电可擦可编程只读存储器(Electrically ErasableProgrammable Read Only Memory, EEPROM)或其他类型的内存，然而本发明不以上述为限。数据控制器120的信号输出端电性耦接分压单元140，且分压単元140用以接收数据控制器120所输出的控制信号CTR，而依据控制信号CTR产生ー模拟电压信号AVS。电压转换单元150的输入端电性耦接分压单元140，并用以将分压单元140产生的模拟电压信号AVS转换为一共通电压信号VC0M。图2A为依照本发明实施例绘示的如图I所示的共通电压产生电路的电路示意图。 如图2A所示，于共通电压产生电路200中，时序控制器210经整合具有数据控制器220 (包含内部集成电路接ロ)以及分压单元240，数据控制器220的信号输出端电性耦接分压单元 240，内存230配置于时序控制器210的外部而电性耦接数据控制器220，电压转换单元250 配置于时序控制器210的外部而电性耦接分压单元240。在一实施例中，分压单元240可以为数字模拟转换器(DAC)或是配置于数字模拟转换器(DAC)中，且此数字模拟转换器用以将数据控制器220所输出的信号转换为相对应的模拟电压信号，图2B为依照本发明实施例绘示的前述数字模拟转换器的电路示意图，如图2B所示，数字模拟转换器包含缓存器(Register) 262、译码器(Decoder) 264以及分压电路(R2)266。同时參照图2A和图2B，在操作上，数据控制器220可从内存230中读取相关信息或数据，再将所读取的信息或数据写入缓存器262中，而当需要输出或调整共通电压信号 VCOM时，相关信息或数据可再透过数据信号SDA和时序信号SCL由数据控制器220写入内存230或缓存器262中，然后译码器264将相关信息或数据转换为对应的信号，分压电路 266中的各个开关(S)依据对应的信号开启或关闭，使得对应的模拟电压信号依据对应的分压情形产生，并进而传送至电压转换单元250。在一实施例中，前述有关内部集成电路接 ロ、数据控制器220和分压单元240的相关线路均可藉由时序控制器210内部具相同(或类似)功能或配置的原有电路来实现。在另ー实施例中，时序控制器210原先不具有分压単元240的相关线路，而分压单元240的相关线路是新增并整合于时序控制器210中。在一实施例中，当电压转换单元250配置于时序控制器210的外部时，电压转换单元250也可整合于一功率集成电路(Power IC)中，或是藉由功率集成电路内部具相同(或类似)功能或相同配置的原有电路来实现。由上述可知，因共通电压产生电路中的単元或组件可部分整合于时序控制器中， 或者藉由时序控制器及功率集成电路内部原有的相关电路来实现，因此在不使用単一共通电压集成电路的情形下，仍然可透过原有电路或仅需新增部分电路，即可据以产生所需的数字共通电压信号，进而大幅地节省成本。此外，采用本发明实施例所述的共通电压产生电路，便可选择适合的内存来储存数据，使得数据能方便且具弹性地多次写入，不需受限于单一共通电压集成电路设定有写入次数的限制。图3示出依照本发明第二实施例的共通电压产生电路的示意图。如图3所示，于共通电压产生电路300中，电压转换单元350与数据控制器320 (包含内部集成电路接ロ) 和分压单元340共同整合于时序控制器310中，数据控制器320的信号输出端电性耦接分压单元340，内存330配置于时序控制器310的外部而电性耦接数据控制器320，电压转换单元350电性耦接分压单元340。同样地，前述有关内部集成电路接ロ、数据控制器320、分压单元340和电压转换単元350的相关线路均可藉由时序控制器310内部具相同(或类似)功能或配置的原有电路来实现，而在另一实施例中，时序控制器310原先不具有分压单元340和电压转换单元 350的相关线路，分压单元340和电压转换单元350的相关线路是新增并整合于时序控制器 310 中。由上述可知，因共通电压产生电路中的単元或组件大部分均可整合于时序控制器，或者藉由时序控制器内部原有的相关电路来实现，因此在不使用単一共通电压集成电路的情形下，仍然可透过原有电路或仅需新增部分电路，即可据以产生所需的数字共通电压信号，进而大幅地节省成本。此外，数据亦能方便且具弹性地多次写入所选用的适合内存中，不需受限于单一共通电压集成电路设定有写入次数的限制。图4示出依照本发明第三实施例的共通电压产生电路的示意图。如图4所示，于共通电压产生电路400中，内存430与数据控制器420 (包含内部集成电路接ロ)和分压单元 440共同整合于时序控制器410中，数据控制器420的信号输出端电性耦接分压单元440， 内存430电性耦接数据控制器420，电压转换单元450配置于时序控制器410的外部而电性耦接分压单元440。同样地，前述有关内部集成电路接ロ、数据控制器420、分压单元440和内存430的相关线路均可藉由时序控制器410内部具相同(或类似)功能或配置的原有电路来实现， 而在另一实施例中，时序控制器410原先不具有分压单元440和内存430的相关线路，分压単元440和内存430的相关线路是新增并整合于时序控制器410中。图5示出依照本发明第四实施例的共通电压产生电路的示意图。如图5所示，于共通电压产生电路500中，数据控制器520 (包含内部集成电路接ロ)、内存530、分压单元 540与电压转换单兀550共同整合于时序控制器510中，数据控制器520的信号输出端电性耦接分压单元540，内存530电性耦接数据控制器520，电压转换单元550电性耦接分压单元 540。同样地，前述有关内部集成电路接ロ、数据控制器520、分压单元540、内存530和电压转换单元550的相关线路均可藉由时序控制器510内部具相同(或类似)功能或配置的原有电路来实现。在另ー实施例中，时序控制器510原先不具有分压单元540、内存530 和电压转换单元550的相关线路，分压单元540、内存530和电压转换单元550的相关线路是新增并整合于时序控制器510中。
实作上，前述内存可以是可编程(programmable)内存,例如，电可擦可编程只读存储器(Electrically Erasable Programmable ReadOnly Memory,EEPROM)或其他类型的内存，本发明不以上述为限。其次，前述数据控制器(包含内部集成电路接ロ)、内存、分压単元与电压转换单元均可选择性地依据实际需求共同或个别整合于时序控制器中，本发明亦不以上述为限。由上述本发明的实施例可知，由于在产生共通电压的电路中大部分的单元或组件均可整合于时序控制器中，或者藉由时序控制器及功率集成电路(Power IC)内部原有的相关电路来实现大部分的単元或组件，因此可省去単一共通电压集成电路的配置，而仍然可透过原有电路或仅需新增部分电路，产生所需的共通电压信号，进而大幅地节省成本。此外，采用本发明实施例所述的共通电压产生电路，便可选择适合的内存来储存数据，使得数据能方便且具弹性地多次写入，不需受限于单一共通电压集成电路设定有写入次数的限制。上文中，參照附图描述了本发明的具体实施方式
。但是，本领域中的普通技术人员能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的具体实施方式
作各种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。
权利要求
1.一种共通电压产生电路，其特征在于，所述共通电压产生电路包含一时序控制器，用以传送至少一信号；一数据控制器，用以透过一内部集成电路接口接收该信号；一内存，用以储存对应于该信号的电压数据，其中，该数据控制器依据该内存所储存的电压数据和该信号产生一控制信号；一分压单元，用以依据该控制信号产生一模拟电压信号；以及一电压转换单元，用以将该模拟电压信号转换为一共通电压信号，其中该数据控制器与该分压单元共同整合于该时序控制器中。
2.如权利要求I所述的共通电压产生电路，其特征在于，该内存配置于该时序控制器外部，或是与该数据控制器和该分压单元共同整合于该时序控制器中。
3.如权利要求I或2所述的共通电压产生电路，其特征在于，该电压转换单元与该数据控制器和该分压单元共同整合于该时序控制器中。
4.如权利要求I或2所述的共通电压产生电路，其特征在于，该电压转换单元配置于该时序控制器外部。
5.如权利要求4所述的共通电压产生电路，其特征在于，该电压转换单元整合于一功率集成电路中。
6.一种共通电压产生电路，其特征在于，所述共通电压产生电路包含一时序控制器，该时序控制器经整合具有一数据控制器以及一分压单元，该数据控制器的信号输出端电性耦接该分压单元；一内存，该内存电性耦接该数据控制器；以及一电压转换单元，该电压转换单元的输入端电性耦接该分压单元，该电压转换单元用以将该分压单元的输出转换为一共通电压信号。
7.如权利要求6所述的共通电压产生电路，其特征在于，该内存配置于该时序控制器外部，或是与该数据控制器和该分压单元共同整合于该时序控制器中。
8.如权利要求6或7所述的共通电压产生电路，其特征在于，该电压转换单元与该数据控制器和该分压单元共同整合于该时序控制器中。
9.如权利要求6或7所述的共通电压产生电路，其特征在于，该电压转换单元配置于该时序控制器外部。
10.如权利要求9所述的共通电压产生电路，其特征在于，该电压转换单元整合于一功率集成电路中。
全文摘要
本发明提供了一种共通电压产生电路，其包含时序控制器、内存以及电压转换单元。时序控制器经整合具有数据控制器以及分压单元，数据控制器的信号输出端电性耦接分压单元。内存电性耦接数据控制器。电压转换单元的输入端电性耦接分压单元，电压转换单元用以将分压单元的输出转换为共通电压信号。采用本发明，不仅可将大部分的单元或组件整合于时序控制器中，或者藉由时序控制器或功率集成电路(Power IC)内部原有的相关电路来实现大部分的单元或组件，因此可省去单一共通电压集成电路的配置，而仍然可透过原有电路或仅需新增部分电路，产生所需的数字共通电压信号，进而大幅地节省成本。
文档编号G09G3/36GK102592560SQ20121006685
公开日2012年7月18日 申请日期2012年3月12日 优先权日2012年3月12日
发明者魏广东 申请人:友达光电(苏州)有限公司, 友达光电股份有限公司