一种显示面板、其驱动方法及显示装置制造方法
【专利摘要】本发明公开了一种显示面板、其驱动方法及显示装置，该方法包括：在一帧的显示时间内，时序控制电路向栅极驱动电路输出第一时钟控制信号，向源极驱动电路输出第二时钟控制信号；栅极驱动电路根据第一时钟控制信号对各条栅线加载与第一时钟控制信号同步的栅极驱动信号，源极驱动电路根据第二时钟控制信号对各条数据线加载与第二时钟控制信号同步的源极驱动信号；由于栅极驱动信号的加载时长和源极驱动信号的加载时长均相应地延长与每条栅线电性连接的一组像素电极对应的延迟时长相同的时间，这样，可以保证整个显示面板中的各像素的充电时长相同，从而可以保证整个显示面板的显示亮度均匀。
【专利说明】-种显示面板、其驱动方法及显示装置
【技术领域】
[0001] 本发明涉及显示【技术领域】，尤其涉及一种显示面板、其驱动方法及显示装置。
【背景技术】
[0002] 在现有的显示器件中，有机电致发光显示器（OLED，Organic Light Emitting Diode)具有制备工艺简单、成本低、发光效率高以及易形成柔性结构等优点；液晶显示器 (IXD，Liquid Crystal Display)具有功耗低、显示质量高、无电磁福射以及应用范围广等 优点。有机电致发光显示器和液晶显示器均是目前较为重要的显示器件。
[0003] 目前，有机电致发光显示器和液晶显示器都普遍存在显示亮度不均匀的问题。以 液晶显示器为例，液晶显示器主要由阵列基板、对向基板以及位于该两基板之间的液晶层 组成；其中，在阵列基板上设置有栅线、数据线、薄膜晶体管（TFT，Thin Film Transistor) 以及像素电极。在栅极驱动电路对栅线输入高电位的栅极驱动信号时，与栅线连接的TFT 处于开启状态，源极驱动电路对数据线加载的源极驱动信号通过TFT施加到像素电极上， 对像素电极进行充电。在对像素电极进行充电的过程中，数据线本身存在的电阻以及数据 线与电性连接的像素电极之间的电容，会导致加载到像素电极上的源极驱动信号相对于栅 极驱动信号存在延迟，并且，距离源极驱动电路越远的像素电极的充电延迟时间越长，充电 时长越短，显示亮度越暗，这样，致使液晶显示器存在显示亮度不均匀的问题，从而严重影 响液晶显示器的显示品质。
[0004] 如图Ia所示，将液晶显示器的显示区域分为A、B和C三个区域，其中，C区域与源 极驱动电路之间的距离最远，A、B和C三个区域对应的显示亮度分别为350nit、300nit和 250nit。如图Ib所示，加载到位于A区域内的像素电极上的源极驱动信号（如图Ib所示 的细实线所示）、加载到位于B区域内的像素电极上的源极驱动信号（如图Ib所示的长虚 线所示）以及加载到位于C区域内的像素电极上的源极驱动信号（如图Ib所示的短虚线 所示）相对于栅极驱动信号（如图Ib所示的粗实线所示）均存在延迟，且位于C区域内 的像素电极上加载的源极驱动信号相对于栅极驱动信号的延迟时间最长，相应地，对位于C 区域内的像素电极的充电时长最短，C区域的显示亮度最暗。
[0005] 因此，如何改善显示器件的显示亮度不均匀的问题，是本领域技术人员亟需解决 的技术问题。
【发明内容】
[0006] 有鉴于此，本发明实施例提供了一种显示面板、其驱动方法及显示装置，用以改善 显示器件的显示亮度不均匀的问题。
[0007] 因此，本发明实施例提供了一种显示面板的驱动方法，包括：
[0008] 在一巾贞的显不时间内，时序控制电路向栅极驱动电路输出第一时钟控制信号，向 源极驱动电路输出第二时钟控制信号；所述栅极驱动电路根据第一时钟控制信号对所述显 示面板中的各条栅线加载与所述第一时钟控制信号同步的栅极驱动信号，所述源极驱动电 路根据第二时钟控制信号对所述显示面板中的各条数据线加载与所述第二时钟控制信号 同步的源极驱动信号；其中，
[0009] 所述第一时钟控制信号是根据所述栅极驱动信号的起始时刻和加载时长确定的； 加载到每条所述栅线上的所述栅极驱动信号的起始时刻是根据所述栅极驱动电路对各所 述栅线的扫描顺序确定的；加载到每条所述栅线上的所述栅极驱动信号的加载时长是根据 与每条栅线电性连接的一组像素电极对应的延迟时长确定的；
[0010] 所述第二时钟控制信号是根据所述源极驱动信号的起始时刻和加载时长确定的； 所述源极驱动信号的起始时刻和加载时长是根据与每条栅线电性连接的一组像素电极对 应的延迟时长确定的。
[0011] 在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述栅极驱动电 路根据第一时钟控制信号对所述显示面板中的各条栅线加载与所述第一时钟控制信号同 步的栅极驱动信号，具体包括：
[0012] 按照各所述栅线与所述源极驱动电路之间的距离由小到大的顺序对各所述栅线 加载所述栅极驱动信号。
[0013] 在一种可能的实现方式中，在本发明实施例提供的上述方法中，每组像素电极对 应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分 电阻、该组像素电极中的任一像素电极与电性连接的数据线之间的电容确定的，或是根据 各所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的平均值、该组像素 电极中的各像素电极与电性连接的数据线之间的电容的平均值确定的。
[0014] 在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述每组像素电 极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的 部分电阻、该组像素电极中的任一像素电极与电性连接的数据线之间的电容确定的，或是 根据各所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的平均值、该组 像素电极中的各像素电极与电性连接的数据线之间的电容的平均值确定的，具体包括：
[0015] 与所述源极驱动电路距离最小的一组像素电极对应的延时时长为零。
[0016] 在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述每组像素电 极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的 部分电阻、该组像素电极中的任一像素电极与电性连接的数据线之间的电容确定的，具体 包括：
[0017] 每组像素电极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述 源极驱动电路之间的部分电阻的仿真数据、该组像素电极中的任一像素电极与电性连接的 数据线之间的电容的仿真数据确定的；或者，
[0018] 每组像素电极对应的延迟时长是根据各所述数据线位于该组像素电极与所述源 极驱动电路之间的部分电阻的平均值、该组像素电极中的各像素电极与电性连接的数据线 之间的电容的平均值确定的，具体包括：
[0019] 每组像素电极对应的延迟时长是根据各所述数据线位于该组像素电极与所述源 极驱动电路之间的部分电阻的仿真数据的平均值、该组像素电极中的各像素电极与电性连 接的数据线之间的电容的仿真数据的平均值确定的。
[0020] 在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述每组像素电 极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的 部分电阻的仿真数据、该组像素电极中的任一像素电极与电性连接的数据线之间的电容的 仿真数据确定的，具体包括：
[0021] 通过下述公式计算每组像素电极对应的延迟时长：
【权利要求】
1. 一种显示面板的驱动方法，其特征在于，包括： 在一巾贞的显不时间内，时序控制电路向栅极驱动电路输出第一时钟控制信号，向源极 驱动电路输出第二时钟控制信号；所述栅极驱动电路根据第一时钟控制信号对所述显示面 板中的各条栅线加载与所述第一时钟控制信号同步的栅极驱动信号，所述源极驱动电路根 据第二时钟控制信号对所述显示面板中的各条数据线加载与所述第二时钟控制信号同步 的源极驱动信号；其中， 所述第一时钟控制信号是根据所述栅极驱动信号的起始时刻和加载时长确定的；加载 到每条所述栅线上的所述栅极驱动信号的起始时刻是根据所述栅极驱动电路对各所述栅 线的扫描顺序确定的；加载到每条所述栅线上的所述栅极驱动信号的加载时长是根据与每 条栅线电性连接的一组像素电极对应的延迟时长确定的； 所述第二时钟控制信号是根据所述源极驱动信号的起始时刻和加载时长确定的；所述 源极驱动信号的起始时刻和加载时长是根据与每条栅线电性连接的一组像素电极对应的 延迟时长确定的。
2. 如权利要求1所述的方法，其特征在于，所述栅极驱动电路根据第一时钟控制信号 对所述显示面板中的各条栅线加载与所述第一时钟控制信号同步的栅极驱动信号，具体包 括： 按照各所述栅线与所述源极驱动电路之间的距离由小到大的顺序对各所述栅线加载 所述栅极驱动信号。
3. 如权利要求1所述的方法，其特征在于，每组像素电极对应的延迟时长是根据任一 所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该组像素电极中的任 一像素电极与电性连接的数据线之间的电容确定的，或是根据各所述数据线位于该组像素 电极与所述源极驱动电路之间的部分电阻的平均值、该组像素电极中的各像素电极与电性 连接的数据线之间的电容的平均值确定的。
4. 如权利要求3所述的方法，其特征在于，所述每组像素电极对应的延迟时长是根据 任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该组像素电极中 的任一像素电极与电性连接的数据线之间的电容确定的，或是根据各所述数据线位于该组 像素电极与所述源极驱动电路之间的部分电阻的平均值、该组像素电极中的各像素电极与 电性连接的数据线之间的电容的平均值确定的，具体包括： 与所述源极驱动电路距离最小的一组像素电极对应的延时时长为零。
5. 如权利要求3所述的方法，其特征在于，所述每组像素电极对应的延迟时长是根据 任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该组像素电极中 的任一像素电极与电性连接的数据线之间的电容确定的，具体包括： 每组像素电极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极 驱动电路之间的部分电阻的仿真数据、该组像素电极中的任一像素电极与电性连接的数据 线之间的电容的仿真数据确定的；或者， 每组像素电极对应的延迟时长是根据各所述数据线位于该组像素电极与所述源极驱 动电路之间的部分电阻的平均值、该组像素电极中的各像素电极与电性连接的数据线之间 的电容的平均值确定的，具体包括： 每组像素电极对应的延迟时长是根据各所述数据线位于该组像素电极与所述源极驱 动电路之间的部分电阻的仿真数据的平均值、该组像素电极中的各像素电极与电性连接的 数据线之间的电容的仿真数据的平均值确定的。
6. 如权利要求5所述的方法，其特征在于，所述每组像素电极对应的延迟时长是根据 任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的仿真数据、该组 像素电极中的任一像素电极与电性连接的数据线之间的电容的仿真数据确定的，具体包 括： 通过下述公式计算每组像素电极对应的延迟时长：
其中，T表示每组像素电极对应的延迟时长，R表示任一数据线位于每组像素电极与源 极驱动电路之间的部分电阻，C表示每组像素电极中的任一像素电极与电性连接的数据线 之间的电容；或者， 所述每组像素电极对应的延迟时长是根据各所述数据线位于该组像素电极与所述源 极驱动电路之间的部分电阻的仿真数据的平均值、该组像素电极中的各像素电极与电性连 接的数据线之间的电容的仿真数据的平均值确定的，具体包括： 通过下述公式计算每组像素电极对应的延迟时长：
其中，T表示每组像素电极对应的延迟时长，R表示各条数据线位于每组像素电极与源 极驱动电路之间的部分电阻的平均值，C表示每组像素电极中的各像素电极与电性连接的 数据线之间的电容的平均值。
7. 如权利要求1-6任一项所述的方法，其特征在于，所述每组像素电极对应的延迟时 长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该组像 素电极中的任一像素电极与电性连接的数据线之间的电容确定的，具体包括： 每组像素电极对应的延迟时长是根据与该组像素电极中的任一像素电极电性连接的 数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该数据线与该像素电极之 间的电容确定的。
8. 如权利要求7所述的方法，其特征在于，所述每组像素电极对应的延迟时长是根据 与该组像素电极中的任一像素电极电性连接的数据线位于该组像素电极与所述源极驱动 电路之间的部分电阻、该数据线与该像素电极之间的电容确定的，具体包括： 用于确定各组像素电极对应的延迟时长所选取的各像素电极均与同一条数据线电性 连接。
9. 一种显示面板，其特征在于，所述显示面板采用如权利要求1-8任一项所述的驱动 方法进行驱动。
10. 如权利要求9所述的显示面板，其特征在于，所述显示面板为液晶显示面板或有机 电致发光显示面板。
11. 一种显示装置，其特征在于，包括：如权利要求9或10所述的显示面板。
【文档编号】G09G3/36GK104361878SQ201410758916
【公开日】2015年2月18日 申请日期:2014年12月10日 优先权日:2014年12月10日
【发明者】王延峰, 商广良, 徐晓玲 申请人:京东方科技集团股份有限公司