一种集成于MCU中的低功耗高驱动LCD偏压驱动电路的制作方法

本发明涉及偏压驱动技术领域，具体为一种集成于mcu中的低功耗高驱动lcd偏压驱动电路。

背景技术：

在现今的电子通讯领域，液晶显示lcd被广泛的应用与各种电子产品中。lcd显示驱动电路有内置于mcu中的，亦有独立于mcu的单一的驱动电路，而其偏压电路也集成于mcu中,lcd驱动电路输出的最高电压通过偏置电压产生电路，根据选择的偏置设置，产生lcd交流驱动波形所需要的其它几档偏置电压，如1/2vdd和1/3vdd，提供给后续的com/seg波形产生电路，现有的电阻分压结构，选择合适的分压电阻，产生需要的直流分压电平，然而电阻分压结构(如图6)的明显缺陷是功耗大，特别是集成在mcu内部的时候，对整体mcu功耗影响特别大，为此，我提出一种集成于mcu中的低功耗高驱动lcd偏压驱动电路。

技术实现要素：

本发明的目的在于提供一种集成于mcu中的低功耗高驱动lcd偏压驱动电路，以解决上述背景技术中提出的现有电阻分压结构的功耗大的问题。

为实现上述目的，本发明提供如下技术方案：一种集成于mcu中的低功耗高驱动lcd偏压驱动电路，包括nmos管n1，所述nmos管n1的g极设有cp21信号输出端口，所述nmos管n1的s极接地，所述nmos管n1的d极并接有pmos管p3的d极和pmos管p4的g极，所述pmos管p3的g极设有cp21信号输出端口，所述pmos管p3的s极并接有pmos管p4的s极、pmos管p1的d极和vb端口，所述pmos管p4的d极串接有第一vlcd3端口，所述pmos管p1的g极设有cp51b信号输出端口，所述pmos管p1的s极串接有vdd，所述vb端口并接有电容c1的输入端和pmos管p5的s极，所述电容c1的输出端串接有va端口，所述pmos管p5的g极设有cp51信号输出端口，所述pmos管p5的b极并接有pmos管p6的s极和pmos管p2的d极，所述pmos管p5的d极并接有pmos管p8的s极和第一vlcd2端口，所述pmos管p2的g极设有cp51n信号输出端口，所述pmos管p2的s极串接有vdd，所述pmos管p6的g极设有cp51信号输出端口，所述pmos管p6的d极并接有第一vlcd2端口和第二vlcd2端口，所述va端口并接有pmos管p7的d极、nmos管n2的d极和pmos管p8的d极，所述pmos管p8的g极设有cp51b信号输出端口，所述pmos管p7的g极设有cp51信号输出端口，所述pmos管p7的b极和s极分别串接有第一vlcd23端口和第一vlcd3端口，所述nmos管n2的g极和s极分别设有cp21信号输出端口和地线，所述第二vlcd2端口分别串接有pmos管p9的s和b极，所述pmos管p9的g极设有cp51n端口，所述pmos管p9的d极并接有pmos管p10的s极和第二vlcd23端口，所述pmos管p10的b和d极分别串接有第二vlcd23端口和第二vlcd3端口，所述第二vlcd3端口和第一vlcd3端口串接。

优选的，所述电容c1的容量为1uf。

优选的，所述pmos管p5、p7、p9和p10均为增强型pmos管。

与现有技术相比，本发明的有益效果是：该lcd偏压驱动电路利用了mcu高速系统时钟，通过第一vlcd23端口和第二vlcd23端口接收时钟信号cp来控制对电容接法的打开/关闭,使电量能够不断重新分配，并稳定于所需的偏压值，内部集成偏压电路无需专用的外置lcd显示驱动电路，设计简单，节约成本，该电路的结构还保证了较小的静态电流和较强的驱动能力，并且效率很高，功耗小。

附图说明

图1为本发明电路原理图；

图2为本发明时序示意图；

图3为本发明1/3偏压外部电容接线图；

图4为本发明1/2偏压外部电容接线图；

图5为本发明1/3偏压仿真结果示意图；

图6为本发明传统1/2或1/3偏压的电阻分压示意图；

图7为本发明mcu线路逻辑使用关系示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1-7，本发明提供一种技术方案：一种集成于mcu中的低功耗高驱动lcd偏压驱动电路，包括nmos管n1，所述nmos管n1的g极设有cp21信号输出端口，所述nmos管n1的s极接地，所述nmos管n1的d极并接有pmos管p3的d极和pmos管p4的g极，所述pmos管p3的g极设有cp21信号输出端口，所述pmos管p3的s极并接有pmos管p4的s极、pmos管p1的d极和vb端口，所述pmos管p4的d极串接有第一vlcd3端口，所述pmos管p1的g极设有cp51b信号输出端口，所述pmos管p1的s极串接有vdd，所述vb端口并接有电容c1的输入端和pmos管p5的s极，所述电容c1的输出端串接有va端口，所述pmos管p5的g极设有cp51信号输出端口，所述pmos管p5的b极并接有pmos管p6的s极和pmos管p2的d极，所述pmos管p5的d极并接有pmos管p8的s极和第一vlcd2端口，所述pmos管p2的g极设有cp51n信号输出端口，所述pmos管p2的s极串接有vdd，所述pmos管p6的g极设有cp51信号输出端口，所述pmos管p6的d极并接有第一vlcd2端口和第二vlcd2端口，所述va端口并接有pmos管p7的d极、nmos管n2的d极和pmos管p8的d极，所述pmos管p8的g极设有cp51b信号输出端口，所述pmos管p7的g极设有cp51信号输出端口，所述pmos管p7的b极和s极分别串接有第一vlcd23端口和第一vlcd3端口，所述nmos管n2的g极和s极分别设有cp21信号输出端口和地线，所述第二vlcd2端口分别串接有pmos管p9的s和b极，所述pmos管p9的g极设有cp51n端口，所述pmos管p9的d极并接有pmos管p10的s极和第二vlcd23端口，所述pmos管p10的b和d极分别串接有第二vlcd23端口和第二vlcd3端口，所述第二vlcd3端口和第一vlcd3端口串接。

其中，所述电容c1的容量为1uf，所述pmos管p5、p7、p9和p10均为增强型pmos管。

工作原理：该电路进行1/3偏压时，第一vlcd23端口和第二vlcd23端口输入如图2的时钟信号cp，同时第一vlcd2和第二vlcd2均连接电容c3，第一vlcd3和第二vlcd3均连接电容c4，且电容c4和c3一同接地，时钟信号cp是一个振荡频率较快的时钟源cp21是通过时钟信号cp产生的高低电平占空比情况为2：1的时钟；cp51是通过时钟信号cp产生的高低电平占空比情况为5：1的时钟，其仿真结果如图5所示，该电路设计简单，节约成本，保证了较小的静态电流和较强的驱动能力，并且效率很高，功耗小。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。