本发明是关于一种显示面板技术领域，尤指一种闸极线驱动电路及包含该闸极线驱动电路的显示装置。
背景技术：
图1是现有技术中闸极线驱动电路的示意图。如图1所示，第n-1级闸极线驱动电路110是用于产生输出讯号Gn-1。该输出讯号Gn-1不仅用来驱动第n-1条闸极线120，亦用来控制第n级闸极线驱动电路130的晶体管131。同理，输出讯号Gn亦是用来驱动第n条闸极线140及控制第n+1级闸极线驱动电路的晶体管(图未标示)。
图2是现有技术第n级闸极线驱动电路130的时序图。其中，当输出讯号Gn-1为高电压时，晶体管131导通。U2D讯号为一直流高电压讯号，所以此时第n级闸极线驱动电路130的控制节点N会被充电至一第一高电压VGH1。当输出讯号Gn-1变为低电压时，下拉电路132是关闭状态，即控制节点N会被保持在第一高电压VGH1。此时晶体管133导通，且晶体管133源极上的讯号CK会由低电压转高电压。由于有电容134的关系，控制节点N的电压会被提升至第二高电压VGH2。且晶体管133导通，输出讯号Gn会被拉成高电压，以驱动第n条闸极线140，并同时对下一级的闸极线驱动电路的控制节点N进行充电。所以输出讯号Gn的宽度会被讯号CK所控制。
如图2所示，输出讯号Gn的宽度为4相位(4phase，4H)，亦即输出讯号Gn的波形中为高电压的宽度从时段T4至T7。在时段T7，则对于第n条闸极线140相对应的薄膜晶体管的资料进行写入操作。由于闸极线连接许多薄膜晶体管，其电感电容负载(LC loading)效应大，因此输出讯号Gn在时段T4时，即变为高电压。
然而，由于随着显示需求的提升，相对应地，也需要各种不同方式的改善显示画面的质量。例如，缩小该输出讯号Gn宽度的方式，如2相位(2phase，2H)。图3为现有技术第n级闸极线驱动电路130的另一时序图。如图3所示，输出讯号Gn的宽度改为2相位(2H)。
在图3中，输出讯号Gn-1为高电压时，晶体管131导通，U2D讯号会对第n级闸极线驱动电路130的控制节点N充电至第一高电压。在时段T4、T5时，输出讯号Gn-1及讯号CK均为低电压，控制节点N的电压只能依赖电容134来维持。此时若有漏电流路径，控制节点N的电压会小于第一高电压VGH1，如图3椭圆虚线处所示。
在时段T6时，讯号CK变为高电压，控制节点N的电压会被提升。由于在时段T4、T5时所产生的漏电流路径，控制节点N的电压VGH2’无法被提升至第二高电压VGH2，会较第二高电压VGH2还小。讯号CK变为高电压只有2H(时段T6、时段T7)，晶体管133导通时，讯号CK需对第n条闸极线140充电。一般来说，第n条闸极线140的负载(loading)会影响输出讯号Gn的波形。所以当讯号CK充电时间只有2H的状况时，输出讯号Gn的上升时间(rising time)与下降时间(falling time)会较图2中的输出讯号Gn长。当传递级数越多时，波形的变形(distortion)会越严重，因此导致闸极线驱动电路无法正确传递，进而造成闸极线驱动电路失效。因此，现有技术中的闸极线驱动电路实仍有改善的空间。
技术实现要素：
本发明的目的主要是提供一种闸极线驱动电路及包含该闸极线驱动电路的显示装置，其对闸极线的驱动与对后级闸极线驱动电路的控制是独立分离，因此可避免现有技术中当传递级数越多时，波形会变形越严重的问题。且由于对闸极线的驱动与对后级闸极线驱动电路的控制是独立分离，故容易更改闸极线驱动讯号的占空比，因此闸极线驱动电路的时序控制可较现有技术准确，进而可提升显示面板的影像显示质量。同时，由于是以较现有技术大的电流驱动闸极线，故可避免现有技术中闸极在线的讯号Gn的上升时间与下降时间过长的问题。
本发明提出一种闸极线驱动电路，其包括一第一晶体管、一第二晶体管、一第三晶体管、及一增压电容。该第一晶体管具有一控制端连接至一前级闸极线驱动电路的一充放电控制讯号、一第一端连接至一充电高电压、及一第二端连接至一控制节点。该第二晶体管具有一控制端连接至该控制节点、一第一端、及一第二端连接至一第一时序讯号。一第三晶体管具有一控制端连接至该控制节点、一第一端、及一第二端连接至一第二时序讯号。在增压电容的一端连接至该控制节点，其另一端连接至该第三晶体管的第一端，其中，该第三晶体管的第一端连接至一后级闸极线驱动电路的第一晶体管的控制端，而该第二晶体管的第一端连接至一闸极线，以独立分离地驱动该闸极线与控制该后级闸极线驱动电路。
本发明还提出一种显示装置，其包含一显示面板、及多级闸极线驱动电路。该多级闸极线驱动电路用以驱动该显示面板进行显示，其中，每一闸极线驱动电路包含一第一晶体管、一第二晶体管、一第三晶体管、及一增压电容。该第一晶体管具有一控制端连接至一前级闸极线驱动电路的一充放电控制讯号、一第一端连接至一充电高电压、及一第二端连接至一控制节点。该第二晶体管具有一控制端连接至该控制节点、一第一端、及一第二端连接至一第一时序讯号。该一第三晶体管具有一控制端连接至该控制节点、一第一端、及一第二端连接至一第二时序讯号。该增压电容的一端连接至该控制节点，其另一端连接至该第三晶体管的第一端，其中，该第三晶体管的第一端连接至一后级闸极线驱动电路之第一晶体管的控制端，而该第二晶体管的该第一端连接至一闸极线，以独立分离地驱动该闸极线和控制该后级闸极线驱动电路。
附图说明
图1是现有技术闸极线驱动电路的示意图。
图2是现有技术第n级闸极线驱动电路的时序图。
图3是现有技术第n级闸极线驱动电路的另一时序图。
图4是本发明的显示装置的示意图。
图5是本发明第一实施例闸极线驱动电路的电路图。
图6是本发明第一实施例闸极线驱动电路的时序图。
图7是本发明一实施例8相位闸极线驱动电路的示意图。
图8是本发明一实施例8相位闸极线驱动电路的连接示意图。
图9是本发明一实施例8相位闸极线驱动电路的时序图。
图10是本发明第二实施例闸极线驱动电路的电路图。
图11是本发明第二实施例闸极线驱动电路的时序图。
第n-1级闸极线驱动电路110 输出讯号Gn-1
第n-1条闸极线120 第n级闸极线驱动电路130
晶体管131 输出讯号Gn
第n条闸极线140 控制节点N
下拉电路132 晶体管133
电容134 显示装置400
显示面板410 资料线驱动电路420
闸极线411 资料线413
像素415 闸极线驱动电路500
第一晶体管501 第二晶体管502
第三晶体管503 第四晶体管504
增压电容505 下拉单元506
第五晶体管507 控制端c1,c2,c3,c4,c5
第一端a1,a2,a3,a4,a5 第二端b1,b2,b3,b4,b5
控制节点N 充放电控制讯号SRn-1
充电高电压U2D 输出讯号Gn
低电压VGL 闸极线Gn
控制高电压VGH 第一高电压VGH1
控制节点N电压VGH2 控制节点N电压VGH2’
充放电控制讯号SRn 放电低电压D2U
第一时序讯号CK_1、CK_4
第二时序讯号CK1、CK4充放电控制讯号SRn+1
第n级8相位闸极线驱动电路GOA(8n)
第n-4级8相位闸极线驱动电路GOA(8n-4)
第n-4级的SR输出讯号SR_8n-4
第n+4级的SR输出讯号SR_8n+4
闸极线讯号G_8n 充放电控制讯号SR_8n
节点P，Q，R 第三时序讯号CK_8
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图4是本发明的显示装置400的示意图。该显示装置400包括一显示面板410、及多个资料线驱动电路420、及多级闸极线驱动电路500。显示面板410具有多条闸极线411及多条资料线413。每一闸极线411及每一资料线413交接处设置有一像素415。该多级闸极线驱动电路500依序驱动多条闸极线411，以让多个资料线驱动电路420将相关像素资料写入对应的像素415，以驱动该显示面板410以进行显示。
图5是本发明第一实施例闸极线驱动电路500的电路图。该闸极线驱动电路500包括一第一晶体管501、一第二晶体管502、一第三晶体管503、一第四晶体管504、一增压电容505、及一下拉单元506。
第一晶体管501具有一控制端c1、一第一端a1及一第二端b1，该控制端c1连接至一前级闸极线驱动电路的一充放电控制讯号SRn-1上，第一端a1连接至一充电高电压U2D、第二端b1连接至一控制节点N。
第二晶体管502具有一控制端c2、一第一端a2及一第二端b2，控制端c2连接至所述控制节点N，第一端a2连接至一闸极线Gn，及第二端b2连接至一第一时序讯号CK_1。在本发明第一实施例中，符号Gn可代表一实体元件，例如闸极线，亦可代表在实体元件(闸极线)上的讯号，此为电子电路绘图所惯用，故不再赘述。
第三晶体管503具有一控制端c3、一第一端a3及一第二端b3，控制端c3连接至控制节点N，第一端a3连接至一后级闸极线驱动电路的第一晶体管，第二端b3连接至一第二时序讯号CK1。
增压电容505的一端连接至控制节点N，其另一端连接至第三晶体管503的第一端a3。第四晶体管504具有一控制端c4、一第一端a4及一第二端b4，控制端c4连接至后级闸极线驱动电路的一充放电控制讯号SRn+1，第一端a4连接至一放电低电压D2U，第二端b4连接至控制节点N。
下拉单元506连接至控制节点N、第二晶体管502的第一端a2、及第三晶体管503的第一端a3，以在闸极线驱动电路500没有运作时，使控制节点N、第二晶体管502的第一端a2、及第三晶体管503的第一端a3维持在一低电压VGL。在具体实施例中，下拉单元506可为一电阻或一连接成二极管形式的晶体管。
由于，第三晶体管503的第一端a3连接至后级闸极线驱动电路的第一晶体管501的控制端，而使对闸极线Gn的驱动与后级闸极线驱动电路的控制独立分离。也就是说，第二晶体管502和第三晶体管503可独立分离地驱动此级闸极线Gn和控制后级闸极线驱动电路，由此可在不影响闸极线驱动的前提下，可弹性地调整闸极线Gn的闸极讯号宽度。在一实施例中，第一晶体管501、第二晶体管502、第三晶体管503及第四晶体管504优选为N型晶体管，但不以此为限。
图6是本发明第一实施例闸极线驱动电路500的时序图。如图6所示，当一前级闸极线驱动电路的一充放电控制讯号SRn-1为一控制高电压VGH时，第一晶体管501导通。一充电高电压U2D对控制节点N充电，而使控制节点N的电压上升至一第一高电压VGH1。在本实施例中，控制高电压VGH的电压大小与第一高电压VGH1的电压大小相同。在其它实施例中，控制高电压VGH的电压大小也可以大于或小于第一高电压VGH1的电压大小。
此时，由于控制节点N的电压为第一高电压VGH1，第二晶体管502及第三晶体管503导通，因此第二晶体管502的第一端a2电压与第二端b2电压相同、第三晶体管503的第一端a3电压与其第二端b3电压相同。由于第二端b2连接至该第一时序讯号CK_1、且第一时序讯号CK_1在时段T0至T5为低电压VGL，所以讯号Gn在时段T0至T5亦为低电压。由于第二端b3连接至第二时序讯号CK1、且第二时序讯号CK1在时段T0至T3为低电压VGL，故第一端a3上的充放电控制讯号SRn在时段T0至T3亦为低电压VGL。
第二时序讯号CK1在时段T4至T7变为高电压，由于增压电容505的缘故，因此使控制节点N的电压上升至一第二高电压VGH2。在时段T4至T7中，第一端a3上的充放电控制讯号SRn变为控制高电压VGH，可对后级闸极线驱动电路的对应控制节点N进行充电。且在时段T4至T5中，输出讯号Gn仍为低电压VGL。
在时段T6至T7中，第一时序讯号CK_1变为控制高电压VGH，因此在时段T6至T7中，讯号Gn变为控制高电压VGH，以驱动该显示面板410上的闸极线411，让资料线驱动电路420在时段T7中将相关像素资料写入对应的像素415。
相较于现有技术，本发明第一实施例中，通过新增第二晶体管502的方式，可将对闸极线的输出讯号Gn的输出与对下一级闸极线驱动电路对应控制节点的充电分开。第二晶体管502的闸极端连接该控制节点N，其汲极连接第一时序讯号CK_1，其源极则输出为讯号Gn。输出讯号Gn连结显示面板410的闸极线Gn。输出讯号Gn的开启宽度由第一时序讯号CK_1所控制，即输出讯号Gn的高电压宽度由第一时序讯号CK_1所控制。第三晶体管503的汲极连接第二时序讯号CK1，其源极端输出为充放电控制讯号SRn。充放电控制讯号SRn会输出至下一级闸极线驱动电路对应的第一晶体管的闸极，以导通下一级闸极线驱动电路对应的第一晶体管，以对下一级闸极线驱动电路对应的控制节点充电。
依据本发明的闸极线驱动电路500，对下一级控制节点充电的第一晶体管开启的宽度由充放电控制讯号SRn所控制，而充放电控制讯号SRn的宽度由第二时序讯号CK1所控制。显示面板410内闸极线Gn开启宽度由第一时序讯号CK_1所控制。第一时序讯号CK_1与第二时序讯号CK1宽度可以分开独立控制，所以可保有原来闸极线驱动电路的操作边界值(margin)，且可以分开控制显示面板410内的闸极线Gn开启宽度。
图7为本发明一实施例8相位闸极线驱动电路(8phase GOA)的示意图，图7中仅显示单一级的8相位闸极线驱动电路的电路图。图8是本发明一实施例8相位闸极线驱动电路的连接示意图。其中，GOA(8n)代表第n级8相位闸极线驱动电路，GOA(8n-4)代表第n-4级8相位闸极线驱动电路，依序类推。
8相位闸极线驱动电路会以8个为一循环。第n级8相位闸极线驱动电路的第一晶体管501与第四晶体管504的闸极分别会连接第n-4级与n+4级的SR输出讯号SR_8n-4与SR_8n+4。每一级8相位闸极线驱动电路会输出个别的闸极线讯号，例如G_8n，也会输出充放电控制讯号，例如SR_8n。其余闸极线驱动电路可参阅图8。图9是本发明一实施例8相位闸极线驱动电路的时序图，其中CKx与CK_x宽度不同，当中x为1，2，…8。CKx可维持约50％占空比(duty cycle)，以确保原来闸极线驱动电路的操作边界值(margin)，而CK_x的占空比在小于50％的范围内可自由调整，其闸极线讯号，例如G_8n的输出宽度由CK_x宽度决定。
图10是本发明第二实施例闸极线驱动电路500的电路图。相较于第一实施例的主要区别在于新增第五晶体管507，且第三晶体管503的第二端b3连接至一第二时序讯号CK4，以及第二晶体管502的第二端b2连接至一第一时序讯号CK_4。第五晶体管507具有一控制端c5、一第一端a5及一第二端b5，控制端c5连接至控制节点N，第一端a5和一第二端b5连接至一第三时序讯号CK_8。在具体实施例中，第一晶体管501、第二晶体管502、第三晶体管503、第四晶体管504及第五晶体管507可为N型晶体管。
在图10中，有两节点标示为P，表示该两节点是电气连接，此乃电子电路绘图所惯用，不再赘述。图11是本发明第二实施例闸极线驱动电路的时序图。其工作原理可参考本发明第一实施例的相关说明，故不再赘述。
由图6与图3比较可知，当输出讯号Gn的宽度需改为2相位(2H)时，图3中控制节点N电压为VGH2’，图6中控制节点N电压为VGH2，且电压VGH2大于电压VGH2’。晶体管电流公式为：I＝Kpn*[VGS-Vt]2＝Kpn*[VN-VSn-Vt]2，当中，VN为控制节点N电压，VSn为晶体管133或第二晶体管502的源极电压，Kpn为晶体管133或第二晶体管502的晶体管传导参数，Kpn＝1/2*u*Cox*W/L，u为载子移动率，Cox为单位面积电容，W/L为宽长比。由于图5中控制节点N电压VGH2大于图1中控制节点N电压VGH2’，因此流过图5中第二晶体管502的电流大于流过图1中晶体管133的电流。故在本发明中，会以较现有技术为大的电流驱动闸极线。故闸极在线的输出讯号Gn的上升时间(rising time)与下降时间(falling time)会较现有技术为短。
在本发明中，对闸极线的驱动与后级闸极线驱动电路的控制独立分离，因此可避免现有技术中当传递级数越多时，波形的变形(distortion)会越严重的问题。且在本发明中，对闸极线的驱动与后级闸极线驱动电路的控制独立分离，其容易更改闸极线驱动讯号的占空比(duty cycle)，因此闸极线驱动电路的时序控制可较现有技术准确，进而可提升显示面板的影像显示质量。
在上述实施例中，各个区域的选取范围仅作为说明使用，并非用于限制本发明的权利范围。该领域的相关技术人员，可依据本发明的揭露变更各个区域的选取范围。
上述实施例仅为了方便说明而举例而已，本发明的保护范围应以所附的权利要求为准。