移位暂存器的制作方法

本发明有关于一种显示面板的驱动电路，且特别是有关于一种驱动电路中的移位暂存器。

背景技术：

在面板产业的竞争日益激烈下，为因应消费者对于电子产品的需求，薄型化已成为当前电子产品的趋势。然而，随着面板元件的长时间操作后，可能会造成元件劣化的问题，使得晶体管的门槛电压上升，或因为在面板制程中可能会制造出具有较大门槛电压的晶体管的面板，进而导致移位暂存器(sr)电路的驱动能力下降，且导致可操作范围降低。一种改良方式是改善元件本身的性质，使元件较不易劣化。但此种方式可能会造成元件材料成本的上升。以消费性电子产品的产品周期来说，并不是一个最佳的解决方式。

技术实现要素：

本发明的一技术态样是关于一种移位暂存器，其包含第一开关、第二开关、下拉电路、控制电路及输入级电路。第一开关的第一端用以接收第一时脉信号，第一开关的第二端耦接至移位暂存器的输出端，且第一开关的控制端耦接至第一节点。第二开关的第一端耦接第一系统电压端，且第二开关的第二端耦接至第一节点。下拉电路耦接于第一节点及第二系统电压端之间，下拉电路的控制端耦接至第二节点，且下拉电路根据第二节点的电位选择性将第一节点导通至第二系统电压端。控制电路的输出端耦接至第二节点。输入级电路接收前级移位暂存器输出信号、后级移位暂存器输出信号以及至少一扫描次序逻辑信号，输入级电路的第一输出端根据至少一扫描次序逻辑信号将前级移位暂存器输出信号或后级移位暂存器输出信号输出至第二开关的控制端，且输入级电路的第二输出端根据前级移位暂存器输出信号或后级移位暂存器输出信号的触发将至少一扫描次序逻辑信号输出至控制电路的输入端。

因此，根据本发明的技术内容，藉由提供一种移位暂存器电路，藉以改善随着面板元件的长时间操作，晶体管的门槛电压变大造成的移位暂存器电路驱动能力下降及可操作范围降低的问题。

在参阅下文实施方式后，本发明所属技术领域中具有通常知识者当可轻易了解本发明的基本精神及其他揭示文件目的，以及本发明所采用的技术手段与实施态样。

附图说明

图1是依照本发明实施例绘示一种移位暂存器的示意图。

图2是根据图1的实施例所绘示的移位暂存器的操作时序图。

图3是依照本发明实施例绘示另一实施方式的移位暂存器的示意图。

图4是依照本发明实施例绘示又一实施方式的移位暂存器的示意图。

图5是依照本发明实施例绘示另一实施方式的移位暂存器的示意图。

其中，附图标记：

100：移位暂存器132：第二输出端

101：输出端151：电阻器

t1：第一开关vth：门槛电压

t2：第二开关xclk：第一时脉信号

t3：第三开关clk：第二时脉信号

t4：第四开关rst：重置信号

t5：第五开关sr[n]：输出信号sr[n-1]：前级移位暂存器输出信号

t6：第六开关sr[n+1]：后级移位暂存器输出信号

t7：第七开关vdd：第一系统电压端

t8：第八开关vss：第二系统电压端

t9：第九开关u2d：第一扫描次序逻辑信号

t10：第十开关d2u：第二扫描次序逻辑信号

ta1：开关t1：时间点

tb1：开关t2：时间点

tb2：开关p0：时间区段

tb3：开关p1：时间区段

tb4：开关p2：时间区段

n1：第一节点lv1：第一电平

n2：第二节点lv2：第二电平

110：下拉电路lv3：第三电平

120：控制电路lv4：第四电平

130：输入级电路t11：第十一开关

131：第一输出端

具体实施方式

为了使本发明内容的叙述更加详尽与完备，下文针对了本发明的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。实施方式中涵盖了多个具体实施例的特征以及用以建构与操作这些具体实施例的方法步骤与其顺序。然而，亦可利用其他具体实施例来达成相同或均等的功能与步骤顺序。

除非本说明书另有定义，此处所用的科学与技术词汇的含义与本发明所属技术领域中具有通常知识者所理解与惯用的意义相同。此外，在不和上下文冲突的情形下，本说明书所用的单数名词涵盖该名词的复数型；而所用的复数名词时亦涵盖该名词的单数型。

另外，关于本文中所使用的“耦接”，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。

为了改善面板元件长时间操作造成面板元件本身的劣化，使得晶体管的门槛电压vth变大造成的驱动电路驱动能力下降及可操作范围降低的问题，本发明提出一种移位暂存器，其可以增强驱动电路的驱动能力，并提供较大的可操作范围。

图1是依照本发明实施例绘示一种移位暂存器的示意图。如图1所示，移位暂存器100包含第一开关t1、第二开关t2、下拉电路110、控制电路120及输入级电路130。输入级电路130接收前级移位暂存器输出信号sr[n-1]、后级移位暂存器输出信号sr[n+1]以及至少一扫描次序逻辑信号而在第一输出端131提供第一输出信号至第二开关t2的控制端以及在第二输出端132提供第二输出信号至控制电路120的输入端。控制电路120的输入端耦接至输入级电路130的第二输出端132。上述至少一扫描次序逻辑信号可为从上至下(up-to-down，或简称u2d)扫描次序逻辑信号，亦可为从下至上(down-to-up，或简称d2u)扫描次序逻辑信号。第二开关t2的第一端耦接第一系统电压端vdd。第二开关t2的第二端耦接至第一节点n1而提供驱动第一开关t1的电压。第一开关t1的控制端耦接至第一节点n1，第一开关t1经驱动以提供显示于屏幕或显示器的输出，其输出信号为sr[n]。下拉电路110耦接于第一节点n1及第二系统电压端vss之间，以用于拉低第二开关t2于第一节点n1输出至第一开关t1的电压电平。控制电路120接收输入级电路130的第二输出端132的输出作为输入，并在第二节点n2提供输出至下拉电路110。

参阅图1。于操作上，输入级电路130用于接收前级移位暂存器输出信号sr[n-1]、后级移位暂存器输出信号sr[n+1]以及至少一扫描次序逻辑信号。输入级电路130的第一输出端131根据至少一扫描次序逻辑信号将上述前级移位暂存器输出信号sr[n-1]或上述后级移位暂存器输出信号sr[n+1]输出至第二开关t2的控制端，且上述输入级电路130的第二输出端132根据上述前级移位暂存器输出信号sr[n-1]或上述后级移位暂存器输出信号sr[n+1]的触发将上述至少一扫描次序逻辑信号输出至控制电路120的输入端。

继续参阅图1，在操作上，第二开关t2的控制端接收输入级电路130的第一输出端131的输出信号。第二开关t2的第一端耦接第一系统电压端vdd，且第二开关t2的第二端耦接至第一节点n1。第一开关t1的控制端耦接至第一节点n1，藉此耦接至第二开关t2的第二端。第一开关t1的第一端用以接收第一时脉信号xclk。第一开关t1的第二端耦接至移位暂存器100的输出端101，以提供显示于屏幕或显示器的输出，其输出信号为sr[n]。参阅图1。下拉电路110耦接于第一节点n1及第二系统电压端vss之间。上述下拉电路110的控制端耦接至第二节点n2。此外，上述下拉电路110可根据第二节点n2的电位选择性将第一节点n1导通至该第二系统电压端vss。控制电路120的输出端耦接至第二节点n2。

参阅图1。下拉电路110包含开关ta1及开关ta2。开关ta1的第二端耦接第二系统电压端vss，开关ta1的控制端耦接第三开关t3的控制端及开关ta2的控制端。开关ta2的第一端耦接移位暂存器100的输出端101，开关ta2的第二端耦接第二系统电压端vss。继续参阅图1。开关tb1及开关tb2形成的电路可抑制第一节点n1因开关ta1本身的漏电流造成的电压遽降。例如，在时间p1与p2时，第一节点n1的电压为高电压，开关ta1虽为关闭状态，但仍会因开关ta1本身漏电流造成第一节点n1的高电压往vss漏电。此时，开关tb1及开关tb2形成一种保护电路，可使本案的移位暂存器100具有较大的漏电流容忍度。在结构上，开关tb2的第一端耦接开关tb1的控制端及第二开关t2的第二端，开关tb2的第二端耦接开关tb1的第二端。开关tb1的第一端耦接第一系统电压端vdd。以上实施例仅为保护电路的一种实施例，然而本发明并不仅限于此。

在一实施例中，请参阅图1。上述控制电路120耦接第一系统电压端vdd以及第二系统电压端vss。于操作上，控制电路120亦接收第二时脉信号clk，且上述控制电路120根据第二时脉信号clk以及至少一扫描次序逻辑信号而控制第二节点n2的电位。

在另一实施例中，请继续参阅图1。上述控制电路120可另包含第三开关t3。第三开关t3的第一端耦接输入级电路130的第二输出端132，上述第三开关t3的第二端耦接第二系统电压端vss或移位暂存器100的输出端101，且第三开关t3的控制端耦接至第二节点n2。

在一实施例中，请参阅图1。上述控制电路120可再包含第四开关t4、第五开关t5及第六开关t6。上述第四开关t4的第一端耦接第二节点n2，上述第四开关t4的第二端耦接第二系统电压端vss，且上述第四开关t4的控制端耦接至上述输入级电路130的第二输出端132。上述第五开关t5的第一端耦接第一系统电压端vdd，上述第五开关t5的第二端耦接第二节点n2。上述第六开关t6的第一端耦接第一系统电压端vdd，上述第六开关t6的第二端耦接第二节点n2。于操作上，上述第五开关t5的控制端接收第二时脉信号clk。上述第六开关t6的控制端接收重置信号rst。在一实施例中，上述控制电路120可再包含耦接于上述第五开关t5与第二节点n2之间的电阻器151。

在另一实施例中，请继续参阅图1。上述输入级电路130可包含第七开关t7、第八开关t8、第九开关t9及第十开关t10。上述第七开关t7的第一端接收前级移位暂存器输出信号sr[n-1]，第七开关t7的第二端耦接输入级电路130的第一输出端131。上述第八开关t8的第一端接收后级移位暂存器输出信号sr[n+1]，第八开关t8的第二端耦接输入级电路130的第一输出端131。于操作上，上述第七开关t7的控制端接收第一扫描次序逻辑信号u2d。上述第八开关t8的控制端接收第二扫描次序逻辑信号d2u，其中第二扫描次序逻辑信号d2u与第一扫描次序逻辑信号u2d反向。

举例来说，当移位暂存器100操作于正向扫描(由前级向后级顺向扫描时)，第一扫描次序逻辑信号u2d设定于高电平，将第七开关t7导通，使前级移位暂存器输出信号sr[n-1]传送至输入级电路130的第一输出端131，此时第二扫描次序逻辑信号d2u设定于低电平，将第八开关t8关断。另一方面，当移位暂存器100操作于反向扫描(由后级向前级逆向扫描时)，第一扫描次序逻辑信号u2d设定于高电平，将第七开关t7关断，此时，第二扫描次序逻辑信号d2u设定于低电平，将第八开关t8导通，使后级移位暂存器输出信号sr[n+1]传送至输入级电路130的第一输出端131。

上述第九开关t9的第二端耦接输入级电路130的第二输出端132。上述第十开关t10的第二端耦接输入级电路130的第二输出端132。上述第九开关t9的第一端接收第一扫描次序逻辑信号u2d，且上述第九开关t9的控制端接收前级移位暂存器输出信号sr[n-1]。上述第十开关t10的第一端接收第二扫描次序逻辑信号d2u，且上述第十开关t10的控制端接收后级移位暂存器输出信号sr[n+1]。第九开关t9与第十开关t10可以根据前级移位暂存器输出信号sr[n-1]或后级移位暂存器输出信号sr[n+1]的状态选择将第二输出端132设定为高电平或低电平，第二输出端132用以控制移位暂存器100中的控制电路120，并且间接控制下拉电路110。

然而本发明不以上述第一扫描次序逻辑信号或上述第二扫描次序逻辑信号为限。于实现本发明时可依照实际需求而采用施加于输入级电路130的若干扫描次序逻辑信号。

于一实施例中，请继续参阅图1。下拉电路110可耦接于移位暂存器100的输出端101及第二系统电压端vss之间，且下拉电路110根据第二节点n2的电位选择性将移位暂存器100的输出端101导通至第二系统电压端vss。

图2是根据图1的实施例所绘示的移位暂存器的操作时序图。于图2所示的例子中，是假设移位暂存器100操作于正向扫描(由前级向后级顺向扫描时)作为举例说明，也就是说，第一扫描次序逻辑信号u2d设定于高电平，第二扫描次序逻辑信号d2u设定于低电平，但本发明并不以此为限。

如图2所示的例子中，当级的移位暂存器100是在时间区段p2是被触发产生当级的输出信号sr[n]。首先，在时间区段p0，如图1及图2所示，前级移位暂存器输出信号sr[n-1]的信号为低电位，所以第一输出端131及第二输出端132此时也为低电位，此时第二开关t2并未导通，所以第一节点n1的电位亦为l。此时第二输出端132也为低电平，第四开关t4关断，在时间区段p0之前(图2中未示)因周期性的时脉信号clk将第五开关t5导通，使第二节点n2设定为高电位，在时间区段p0中第二节点n2维持在浮动的高电位。

同时参考图1及图2，在时间区段p1，此时前一级的移位暂存器(相对图1当级的移位暂存器100)输出前级移位暂存器输出信号sr[n-1]，故前级移位暂存器输出信号sr[n-1]为高电位，前级移位暂存器输出信号sr[n-1]通过输入级电路130中的第七开关t7(由第一扫描次序逻辑信号u2d导通)使第一输出端131的电压随着前级移位暂存器输出信号sr[n-1]向上提升。同时，前级移位暂存器输出信号sr[n-1]将输入级电路130中的第九开关t9导通，使第二输出端132的电压随着(第一扫描次序逻辑信号u2d导通)向上提升。

需要特别说明的是，由时间点t1起，第一输出端131的电压向上提升，当第一输出端131的电压超过第二开关t2的门槛电压时，将导通第二开关t2。当第二开关t2导通时，将使得第一系统电压端vdd通过第二开关t2对第一节点n1充电，使第一节点n1的电压在短暂时间内快速上升，由第一电平lv1(于此实施例中大致等于第二系统电压端vss的电位)提升至第二电平lv2(于此实施例中大致等于第一系统电压端vdd的电位)。在第一节点n1在上述暂态上升(由第一电平lv1至第二电平lv2)的过程中，由于晶体管的元件特性，第二开关t2的控制端与第二端(也就是第一节点n1)之间存在寄生电容，因此，第一节点n1的上述暂态上升，会在第二开关t2的控制端耦合产生一个向上推升(boost)的电压增强效果，因此，如图2的时间点t2起，上述推升(boost)的电压增强效果使第一输出端131由第三电平lv3进一步推升至第四电平lv4，其中第一输出端131推升后的第四电平lv4高于第一系统电压端vdd的电位。

同时参考图1及图2，在时间区段p2，此时第一节点n1为高电平，将第一开关t1导通，第一时脉信号xclk通过第一开关t1，在第一开关t1的第二端产生输出信号sr[n]。

由于上述机制使第一输出端131可以提升至较高的第四电平lv4，远高于第二开关t2控制端的门槛电压，可以将第二开关t2完全导通，如此一来，第一节点n1在时间区段p1的电压便可理想地提升至第一系统电压端vdd的电位，不会受到第二开关t2及/或第七开关t7本身门槛电压vth的影响，因此，即使因为制程因素导致第二开关t2及/或第七开关t7本身元件的门槛电压vth的增加，也不会造成第一节点n1在时间区段p1的电压下降。

本发明中，第一节点n1的电压因为上述补偿可以达到第一系统电压端vdd的电压电平，不会因为前方串接的两个晶体管而在第一节点n1上形成压降(例如第一节点n1的电压仅能达到vdd-2vth)，因此，不论门槛电压vth如何变化(例如因为面板的长期操作或加压操作而使得门槛电压vth增加)，仍可确保第一节点n1的电压不会受到门槛电压vth的影响，藉此，可以避免因门槛电压vth上升而导致第一节点n1的电压不足进而导致无法正常驱动第一开关t1。综上所述，本发明可补偿因面板元件长时间操作造成增加的门槛电压vth，可以避免第一开关t1可能无法正常驱动的问题。

继续参考图2，当第二开关t2的控制端的电位提高至第四电平lv4且第二开关t2导通时，第二开关t2的第二端的电位等同于第一系统电压端vdd的电位。

事实上，由于输入级电路130具有第一输出端131及第二输出端132分别控制第二开关t2(即第一输出端131)以及控制电路120，因此上述推升(boost)的电压增强效果发生的暂态瞬间第一输出端131的电位变动不会受到下拉电路110以及控制电路120的影响。换句话说，第一输出端131并不存在通过下拉电路110或控制电路120而连通至第二系统电压端vss的路径，因此上述推升(boost)的电压增强效果可以完全反应在第一输出端131的电位变化而不会被同时间其他放电路径所限制。

图3是依照本发明实施例绘示另一实施方式的移位暂存器的示意图。移位暂存器100包含第一开关t1、第二开关t2、下拉电路110、控制电路120及输入级电路130。其细部架构与操作与图1类似，故在此不赘述。相较于图1，图3为用最少元件实施本发明的实施例，其差别仅在于少了用于减少过电流对于元件的损耗的保护电路，其包含开关tb1及开关tb2。

图4是依照本发明实施例绘示又一实施方式的移位暂存器的示意图。移位暂存器100包含第一开关t1、第二开关t2、下拉电路110、控制电路120及输入级电路130。其细部架构与操作与图1类似，故在此不赘述。

在一实施例中，请继续参阅图4。移位暂存器100可包含第十一开关t11。第十一开关t11的第一端耦接第二开关t2的第二端，第十一开关t11的第二端耦接第一节点n1，且第十一开关t11的控制端耦接第一系统电压端vdd。

图5是依照本发明实施例绘示另一实施方式的移位暂存器的示意图。如图所示，移位暂存器100包含第一开关t1、第二开关t2、下拉电路110、控制电路120及输入级电路130。其细部架构与操作与图1类似，故在此不赘述。

在一实施例中，请继续参阅图5。移位暂存器100可包含第十一开关t11。其连接方式与图4类似，故在此不赘述。

参阅图5。下拉电路110包含开关ta1、开关ta2，其结构与图1的实施例类似。开关tb3及开关tb4形成的电路可抑制第一节点n1因开关ta1本身的漏电流造成的电压遽降开关tb3及开关tb4形成一种保护电路，可使本案的移位暂存器100具有较大的漏电流容忍度。在架构上，开关tb3的第一端耦接第二开关t2的第二端及第十一开关t11的第一端。开关tb3的第二端耦接开关ta1的第一端及开关tb4的第一端。开关tb3的控制端耦接开关ta1的控制端。开关tb4的第二端耦接开关tb4的控制端以及移位暂存器100的输出端101。以上实施例仅为保护电路的一种实施例，然而本发明并不仅限于此。

由上述本发明实施方式可知，应用本发明具有下列优点。本发明实施例提供一种移位暂存器，其可利用最少的元件，改善随着面板元件的长时间使用，晶体管的门槛电压vth变大造成的sr电路驱动能力下降及可操作范围降低的问题。总体而言，本发明利用最少成本的改良，即可达成如上所述的技术效果，从而解决目前制程中面板元件所面临的问题。

虽然上文实施方式中揭露了本发明的具体实施例，然其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不悖离本发明的原理与精神的情形下，当可对其进行各种更动与修饰，因此本发明的保护范围当以附随申请专利范围所界定者为准。