移位暂存电路的制作方法

本发明涉及一种的移位暂存电路，尤其是指一种能降低功耗的移位暂存器电路。

背景技术：

一般而言，显示面板包含有多个像素、栅极驱动电路以及源极驱动电路。栅极驱动电路包含多级移位暂存器，用来提供多个栅极驱动信号，以控制像素的开启与关闭。源极驱动电路则用以写入数据信号至被开启的像素。此外，目前显示面板常采用栅极驱动电路基板技术(gatedriveronarray；goa)，以提供像素所需的栅极驱动信号。与传统的栅极驱动器不同的，采用goa的电路因其工艺可合并于显示面板的薄膜晶体管阵列(tftarray)的工艺，故可降低面板的生产成本。

请参考图1及图2。图1为现有技术的移位暂存器100的电路图。图2为图1的移位暂存器100的时序图。移位暂存器100包含四个开关t1a至t1d。其中，开关t1a和t1c分别接收输入信号gn-1及gn+1，而其中输入信号gn-1及gn+1来自于前一级和后一级移位暂存器的输出端。开关t1b的第一端(源极端)接收时脉信号hc，开关t1b的控制端耦接于节点qn，而开关t1b的第二端(漏极端)耦接于移位暂存器100的输出端goutn以输出一输出信号gn。开关t1c和t1d的第一端分别耦接于节点qn及移位暂存器100的输出端goutn，而开关t1c和t1d的第二端都耦接于系统电压端vss。其中系统电压端vss的电位可与一栅极低电位vgl相同。此外，输入信号gn+1被传送到开关t1c和t1d的控制端，以控制开关t1c和t1d的开启和关闭。此外，时脉信号hc会在栅极高电位vgh及栅极低电位vgl之间切换。

进一步参考图1的开关t1b，当开关t1c和t1d处于导通状态时，此时开关t1b的栅极端(电性连接于节点qn)和漏极端(电性连接于输出端goutn)的电压差实质上为0。图3b为开关t1b的电压与电流关系图，x轴代表栅极源极电压vgs，且y轴代表漏极源极电流ids。如图3b所示，当开关t1b的栅极源极电压vgs为0时，仍存在一漏电流路径il，造成额外的功耗，并且造成移位暂存器对栅极信号gn的抽载变大，使显示画面异常。若能改善上述问题，将能优化整体面板的显示画面，进而提升显示画面的品质。

技术实现要素：

本发明所要解决的技术问题是针对现有技术的上述问题，提供一种能降低功耗的移位暂存器电路。

为了实现上述目的，本发明提供了一种移位暂存电路，包含多个移位暂存器。其中每一移位暂存器包含上拉单元、下拉单元和放电单元。上拉单元用以输出一输出信号，上拉单元包含一开关，该开关具有一第一端，一第二端以及一控制端，该第一端接收一时脉信号，该第二端输出该输出信号，下拉单元电性连接于该控制端，用以将该控制端的电压下拉至一第一低电源电压，放电单元电性连接于该第二端，用以将该第二端的电压下拉至一第二低电源电压，且该第一低电源电压小于该第二低电源电压，其中该时脉信号在一显示时段具有一第一电压位准和一第二电压位准，该时脉信号在一空白时段维持一第三电压位准，且该第三电压位准大于该第二电压位准，该第一电压位准大于该第三电压位准。

本发明的技术效果在于：

综上所述，在显示时段时，时脉信号以固定周期在第一电压位准和第二电压位准之间震荡，在空白时段时，时脉信号维持在一高于第二电压位准的第三电压位准，进而改善显示品质。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为根据本发明一实施例所绘示的移位暂存器示意图；

图2为图1的移位暂存器的时序图；

图3a为根据本发明另一实施例所绘示的移位暂存器示意图；

图3b为根据图2的开关t1b的电压与电流关系图；

图4为根据本发明另一实施例所绘示的移位暂存器示意图；

图5为根据本发明另一实施例所绘示的移位暂存器示意图；

图6为图5的移位暂存器的时序图；

图7为图5的移位暂存器的另一时序图；

图8为根据本发明另一实施例所绘示的移位暂存器示意图；

图9为图8的移位暂存器的时序图；

图10为根据本发明另一实施例所绘示的移位暂存器示意图；

图11为图10的移位暂存器的时序图。

其中，附图标记

100～1000移位暂存电路

311～1011下拉单元

312～1012放电单元

310～1110上拉单元

t1a、t1b、t1c、t1d开关

t11～t64开关

hc1～hc4时脉信号

gn、gn-1、gn+1、gn输出信号

406栅极驱动器

qn、qn、goutn节点

td显示时段

tb空白时段

vgh、vgl、vss、vss1、vss2、vss3电压

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、权利要求范围及图式，本领域技术人员可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴，下面结合说明书附图对本发明作进一步说明。

在全篇说明书与权利要求范围所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。

图3a为本发明一实施例的移位暂存器300的电路图。以图3a示例而言，移位暂存器300包含上拉单元310、下拉单元311和放电单元312，于本实施例中，上拉单元310包含一开关t1b，开关t1b的第一端(源极端)接收时脉信号hc，开关t1b的控制端耦接于节点qn，且节点qn电性连接于下拉单元311，而开关t1b的第二端(漏极端)耦接于移位暂存器300的输出端goutn以输出一输出信号gn，且节点goutn电性连接于放电单元312。下拉单元311用来根据第一下拉信号p1将节点qn的驱动控制电压vqn下拉至第一低电源电压vss1。放电单元用来根据第二下拉信号p2将输出信号gn下拉至第二低电源电压vss2，其中第二低电源电压vss2大于第一低电源电压vss1(vss1<vss2)。此外，时脉信号hc会在栅极高电位vgh(又称，第一电压位准)及栅极低电位vgl(又称，第二电压位准)之间切换。

当节点qn的驱动控制电压vqn被下拉单元311下拉至第一低电源电压vss1且输出端goutn被放电单元312下拉至第二低电源电压vss2时，此时开关t1b的栅极源极电压vgs小于0，进一步参考图3b绘示的开关t1b的电压与电流关系图，由于栅极源极电压vgs为负值，因此可降低开关t1b的漏电流。

图4为本发明一实施例的移位暂存器400的电路图。移位暂存器400包含上拉单元410、下拉单元411和放电单元412，于本实施例中，上拉单元410、下拉单元411和放电单元412的操作方式同移位暂存器300，在此不多加赘述。移位暂存器400与移位暂存器300的差异在于，移位暂存器400更包含输入单元420，输入单元420用来根据上拉信号p3先将节点qn的驱动控制电压vqn上拉至栅极高电位vgh，使节点qn再经由上拉单元410将节点qn的驱动控制电压vqn上拉至高于栅极高电位vgh的位准。于本实施例中，当节点qn的驱动控制电压vqn被下拉单元411下拉至第一低电源电压vss1且输出端goutn被放电单元412下拉至第二低电源电压vss2时，此时开关t1b的栅极源极电压vgs小于0，因此可降低开关t1b的漏电流。

图5为本发明一实施例的移位暂存器500的电路图。图6为图5的移位暂存器500的时序图。移位暂存器500包含四个开关t1a至t1d。其中，开关t1a和t1c分别接收输入信号gn-1及gn+1，而其中输入信号gn-1及gn+1来自于前一级和后一级移位暂存器的输出端。开关t1b的第一端(源极端)接收时脉信号hc，开关t1b的控制端耦接于节点qn，而开关t1b的第二端(漏极端)耦接于移位暂存器500的输出端goutn以输出输出信号gnn开关t1c和t1d的第一端分别耦接于节点qn及移位暂存器500的输出端goutn，而开关t1c的第二端耦接于第一低电源电压vss1，开关t1d的第二端耦接于第二低电源电压vss2。，其中第二低电源电压vss2大于第一低电源电压vss1。此外，输入信号gn+1被传送到开关t1c和t1d的控制端，以控制开关t1c和t1d的开启和关闭。此外，时脉信号hc会在栅极高电位vgh及栅极低电位vgl之间切换。当节点qn的驱动控制电压vqn被开关t1c下拉至第一低电源电压vss1且输出端goutn被开关t1d下拉至第二低电源电压vss2时，此时开关t1b的栅极源极电压vgs小于0，因此可降低开关t1b的漏电流。

请同时参照图4的移位暂存器400的电路图和图5的移位暂存器500的电路图，图5所示的开关t1c可为图4中下拉单元411的内部电路示意图，图5所示的开关t1d可为图4中放电单元412的内部电路示意图，图5所示的开关t1a可为图4中输入单元420的内部电路示意图，但本发明的上拉单元410、下拉单元411和输入单元420内部电路设计并不以此为限，只要能执行相似的功能的电路设计皆在本发明的范畴内。

进一步参考图6的时序图，在一图框时间tf内，可分为显示时段td与空白时段(blankingperiod)tb。时脉信号hc在显示时段td会以固定周期在栅极高电位vgh(又称，第一电压位准)和栅极低电位vgl(又称，第二电压位准)之间震荡，时脉信号hc在空白时段tb会维持栅极低电位vgl，其中栅极低电位vgl小于第一低电源电压vss1。在空白时段tb时，开关t1b和开关t1d处于关闭状态，此时会因为开关t1b和开关t1d存在漏电流路径而使开关t1d的第二端电位由原本的第二低电源电压vss2拉低至栅极低电位vgl，造成在空白时段tb时开关t1b的栅极源极电压vgs大于0，使得开关t1b在空白时段tb时的漏电流会大于在显示时段td时的电流，并使得时脉信号hc在空白时段tb产生过电流情形，将造成在接续的显示时段td时，时脉信号hc异常，导致电路异常的情形，而使画面显示异常。

图7为图5的移位暂存器500的另一时序图的较佳实施例。图7的时序图与图6的时序图的差异在于，图7的时序图在空白时段tb时，时脉信号hc会维持在一高于栅极低电位vgl(又称，第二电压位准)的第三低电源电压vss3(又称，第三电压位准)，其中第三低电源电压vss3不小于第一低电源电压vss1且不大于第二低电源电压vss2(vss1≤vss3≤vss2)，但第一低电源电压vss1小于第二低电源电压vss2(vss1<vss2)。使得在空白时段tb时，开关t1b的栅极源极电压vgs仍小于0，进而改善上述过电流的情形。在显示时段td时，时脉信号hc仍会以固定周期在栅极高电位vgh和栅极低电位vgl之间震荡，其中栅极低电位vgl小于第一低电源电压vss1(vgl<vss1)，使得在显示时段td时，能控制输出信号gn的低电位处于栅极低电位vgl，避免显示区中对应输出信号gn的像素产生crosstalk的现象。换句话说，若在显示时段td时，时脉信号hc以固定周期在栅极高电位vgh和第三低电源电压vss3之间震荡，因为第三低电源电压vss3大于栅极低电位vgl，因此显示区中对应输出信号gn的像素开关截止的程度较差，而产生crosstalk的现象。

图8为本发明一实施例的第n级移位暂存器800的电路图。移位暂存器800包含第一电容808、上拉单元810、下拉单元811和放电单元812。下拉电路811利用第一节点qn的电位及第一低频时脉信号lc1、第二低频时脉信号lc2，将第一节点qn的电位下拉至第n级移位暂存器800的输出节点goutn的电位以及将第n级移位暂存器800的输出节点goutn的电位下拉至第一低电源电压vss1。放电电路812耦接于上拉电路810与下拉电路811，用以根据第二时脉信号hc2，改变第n级移位暂存器的输出节点goutn的电位。第一电容808用以稳定输出节点goutn的电位。放电电路812耦接于上拉电路810与下拉电路811，用以将第一节点qn的电位和第n级移位暂存器的输出节点goutn的电位下拉至第二低电源电压vss2。上拉电路810包含开关t21，当第一节点qn的驱动控制电压vqn被下拉单元811下拉至第一低电源电压vss1且输出节点goutn被放电单元812下拉至第二低电源电压vss2时，此时开关t21的栅极源极电压vgs小于0，因此可降低开关t21的漏电流。

请参照图9，图9说明在显示时段td时第n级移位暂存器800的电路图的第一时脉信号hc1、第二时脉信号hc2、第三时脉信号hc3和第四时脉信号hc4之间的关系的示意图。上拉电路810用以根据第二时脉信号hc2，产生第n级移位暂存器的输出信号，亦即第n级移位暂存器的输出节点gn的电位；第n-1级移位暂存器的驱动电路用以根据第一时脉信号hc1，产生第n-1级移位暂存器的输出信号gn-1；第n-2级移位暂存器的驱动电路系用以根据第四时脉信号hc4，产生第n-2级移位暂存器的输出信号gn-2；第n-3级移位暂存器的驱动电路用以根据第三时脉信号hc3，产生第n-3级移位暂存器的输出信号g(n-3)。第四时脉信号hc4和第二时脉信号hc2互为反向信号，且用以让奇数级移位暂存器的驱动电路产生输出信号，以及第一时脉信号hc1和第三时脉信号hc3亦互为反向信号，且用以让偶数级移位暂存器的驱动电路产生输出信号。但第四时脉信号hc4和第二时脉信号hc2亦能用以让偶数级移位暂存器的驱动电路产生输出信号，以及第一高脉信号hc1和第三时脉信号hc3亦能用以让奇数级移位暂存器的驱动电路产生输出信号。

第n级移位暂存器800在显示时段td时，时脉信号hc1～hc4皆以固定周期在栅极高电位vgh和栅极低电位vgl之间震荡，时脉信号hc1～hc4在空白时段tb会维持在一高于栅极低电位vgl的第三低电源电压vss3(vgl<vss3)，其中第三低电源电压vss3不小于第一低电源电压vss1且不大于第二低电源电压vss2(vss1≤vss3≤vss2)，但第一低电源电压vss1小于第二低电源电压vss2(vss1<vss2)。使得在空白时段tb时，开关t21的栅极源极电压vgs仍小于0，进而改善上述过电流的情形。

图10为本发明一实施例的第n级移位暂存器1000的电路图，图11为图10的移位暂存器1000的时序图。移位暂存器1000包含第一电容1008、上拉单元1010、下拉单元1011、控制单元1014和放电单元1012。控制单元1014与上拉单元1010相互并联，控制单元1014电性耦接第一节点qn，且接收对应的时脉信号hc1以根据第一节点qn的电位而产生对应的启动脉冲信号stn。下拉电路1011利用第一节点qn的电位及第一低频时脉信号lc1、第二低频时脉信号lc2，将第一节点qn的电位下拉至第n级移位暂存器1000的输出节点goutn的电位以及将第n级移位暂存器1000的输出节点goutn的电位下拉至第一低电源电压vss1。放电电路1012耦接于上拉电路1010与下拉电路1011，用以根据第一时脉信号hc1，改变第n级移位暂存器的输出节点goutn的电位。第一电容1008用以稳定输出节点goutn的电位。放电电路1012耦接于上拉电路1010与下拉电路1011，用以将第一节点qn的电位和第n级移位暂存器的输出节点goutn的电位下拉至第二低电源电压vss2。上拉电路1010包含开关t21，当第一节点qn的驱动控制电压vqn被下拉单元1011下拉至第一低电源电压vss1且输出节点goutn被放电单元1012下拉至第二低电源电压vss2时，此时开关开关t21的栅极源极电压vgs小于0，因此可降低开关t21的漏电流。

请参照图11，在一图框时间tf内，可分为显示时段td与空白时段(blankingperiod)tb。时脉信号hc1～hc6在显示时段td会以固定周期在栅极高电位vgh和栅极低电位vgl之间震荡，其中栅极低电位vgl小于第一低电源电压vss1(vgl<vss1)，使得在显示时段td时，能控制输出信号gn的低电位处于栅极低电位vgl，避免显示区中对应输出信号gn的像素产生crosstalk的现象。在空白时段tb时，时脉信号hc1～hc6会维持在一高于栅极低电位vgl的第三低电源电压vss3(vgl<vss3)，其中第三低电源电压vss3不小于第一低电源电压vss1且不大于第二低电源电压vss2(vss1≤vss3≤vss2)，但第一低电源电压vss1小于第二低电源电压vss2(vss1<vss2)。使得在空白时段tb时，开关t21的栅极源极电压vgs仍小于0，进而改善上述过电流的情形。

综上所述，在显示时段td时，时脉信号hc以固定周期在栅极高电位vgh和栅极低电位vgl之间震荡，在空白时段tb时，时脉信号hc维持在一高于栅极低电位vgl的电压，进而改善显示品质。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。