像素电路及其驱动方法、阵列基板、显示面板与流程

本发明属于像素电路技术领域，具体涉及一种像素电路及其驱动方法、像素电路及其驱动方法、阵列基板、显示面板。

背景技术：

有机发光二极管(oled)显示面板中，一种最基础的像素电路如图1所示。其中，通过栅线端scan的信号可控制数据线端data的数据电压对存储电容c充电，从而存储电容c可对驱动晶体管t的栅极持续施加数据电压，并控制流过驱动晶体管t的电流，也就是控制有机发光二极管oled的发光亮度。

但是，除与栅极电平相关外，流过驱动晶体管的电流也受其阈值电压(vth)的影响，而驱动晶体管的阈值电压会发生漂移，从而对有机发光二极管的发光亮度产生影响，降低有机发光二极管显示面板的信赖性和画面均一度。

为消除阈值电压漂移的影响，需要改变像素电路的结构，但能消除阈值电压漂移的像素电路中往往有十多个晶体管和电容等，器件多、结构复杂、所占面积大、不利于分辨率的提高。

技术实现要素：

本发明至少部分解决现有的像素电路中难以消除阈值电压漂移的问题，提供一种结构简单且可消除阈值电压漂移的像素电路及其驱动方法、阵列基板、显示面板。

解决本发明技术问题所采用的技术方案是一种像素电路，其包括发光单元、存储电容、驱动晶体管、输入模块、初始化模块、控制模块，其中，

存储电容的第一极连接第一节点，第二极连接第二节点；

驱动晶体管的栅极连接第二节点，第一极连接第一电平端；

发光单元的第二极连接第二电平端；

输入模块连接第一栅线端、数据线端、第一节点，用于根据第一栅线端的信号控制数据线端与第一节点导通或关断；

初始化模块连接第二栅线端、第一节点、第二节点、驱动晶体管的第二极、发光单元的第一极，用于根据第二栅线端的信号控制第一节点与第二节点导通或关断；

控制模块连接第三栅线端、驱动晶体管的第二极、发光单元的第一极，用于根据第三栅线端的信号控制驱动晶体管的第二极与发光单元的第一极导通或关断。

优选的是，所述输入模块包括第一晶体管，其中，

所述第一晶体管的栅极连接第一栅线端，第一极连接数据线端，第二极连接第一节点。

进一步优选的是，所述初始化模块包括第二晶体管和第三晶体管，其中，

所述第二晶体管的栅极连接第二栅线端，第一极连接第一节点，第二极连接发光单元的第一极；

所述第三晶体管的栅极连接第二栅线端，第一极连接第二节点，第二极连接驱动晶体管的第二极。

进一步优选的是，所述控制模块包括第四晶体管，其中，

所述第四晶体管的栅极连接第三栅线端，第一极连接驱动晶体管的第二极，第二极连接发光单元的第一极。

进一步优选的是，所述驱动晶体管为增强型场效应晶体管。

进一步优选的是，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管均为n型晶体管；或者，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管均为p型晶体管。

优选的是，所述发光单元为有机发光二极管，其第一极为阳极，第二极为阴极。

解决本发明技术问题所采用的技术方案是一种阵列基板，其包括多个排成阵列的上述像素电路；其中，

同行中各像素电路的第一栅线端连接同一条第一栅线，第二栅线端连接同一条第二栅线、第三栅线端连接同一条第三栅线；

同列中各像素电路的数据线端连接同一条数据线。

解决本发明技术问题所采用的技术方案是一种显示面板，其包括：

上述的阵列基板。

解决本发明技术问题所采用的技术方案是一种上述像素电路的驱动方法，其包括：

初始化阶段：将参考电压输入第一节点和第二节点；

补偿阶段：将驱动晶体管的阈值电压加载至存储电容；

写入阶段：向第一节点提供数据电压；

发光阶段：在第二节点电平的控制下，发光单元发光。

优选的是，在所述写入阶段与发光阶段之间，还包括：

保持阶段：使第一节点和第二节点的信号稳定。

进一步优选的是，对以上第一晶体管、第二晶体管、第三晶体管、第四晶体管均为n型晶体管的像素电路，所述驱动方法具体包括：

持续向第一电平端提供高电平，向第二电平端提供低电平；

初始化阶段：向第一栅线端提供高电平，向第二栅线端提供高电平，向第三栅线端提供高电平，向数据线端提供参考电压；

补偿阶段：向第一栅线端提供高电平，向第二栅线端提供高电平，向第三栅线端提供低电平，向数据线端提供参考电压；

写入阶段：向第一栅线端提供高电平，向第二栅线端提供低电平，向数据线端提供数据电压；

发光阶段：向第一栅线端提供低电平，向第二栅线端提供低电平，向第三栅线端提供高电平；

或者，

对以上第一晶体管、第二晶体管、第三晶体管、第四晶体管均为p型晶体管的像素电路，所述驱动方法具体包括：

持续向第一电平端提供高电平，向第二电平端提供低电平；

初始化阶段：向第一栅线端提供低电平，向第二栅线端提供低电平，向第三栅线端提供低电平，向数据线端提供参考电压；

补偿阶段：向第一栅线端提供低电平，向第二栅线端提供低电平，向第三栅线端提供高电平，向数据线端提供参考电压；

写入阶段：向第一栅线端提供低电平，向第二栅线端提供高电平，向数据线端提供数据电压；

发光阶段：向第一栅线端提供高电平，向第二栅线端提供高电平，向第三栅线端提供低电平。

本发明的像素电路中，通过设置多个栅线端(即多条栅线)，可在只有5个晶体管和1个电容的情况下避免阈值电压漂移对显示的影响，从而其既结构简单、器件少、所占面积小、利于实现高分辨率，同时信赖性和画面均一度好。

附图说明

图1为现有的一种像素电路的电路图；

图2为本发明的实施例的一种像素电路的电路图；

图3为本发明的实施例的一种像素电路的驱动时序图；

图4为本发明的实施例的一种像素电路在初始化阶段的等效电路图；

图5为本发明的实施例的一种像素电路在补偿阶段的等效电路图；

图6为本发明的实施例的一种像素电路在写入阶段的等效电路图；

图7为本发明的实施例的一种像素电路在保持阶段的等效电路图；

图8为本发明的实施例的一种像素电路在发光阶段的等效电路图；

其中，附图标记为：t、驱动晶体管；t1、第一晶体管；t2、第二晶体管；t3、第三晶体管；t4、第四晶体管；c、存储电容；a、第一节点；b、第二节点；data、数据线端；vdd、第一电平端；vss、第二电平端；scan、栅线端；scan1、第一栅线端；scan2、第二栅线端；scan3、第三栅线端；oled、有机发光二极管。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

实施例1：

如图2至图8所示，本实施例提供一种像素电路。

其中，像素电路是指显示面板的各像素中的电路，其用于使相应的像素发光，实现显示的功能。

本实施例的像素电路包括发光单元、存储电容c、驱动晶体管t、输入模块、初始化模块、控制模块，其中，

存储电容c的第一极连接第一节点a，第二极连接第二节点b；

驱动晶体管t的栅极连接第二节点b，第一极连接第一电平端vdd；

发光单元的第二极连接第二电平端vss；

输入模块连接第一栅线端scan1、数据线端data、第一节点a，用于根据第一栅线端scan1的信号控制数据线端data与第一节点a导通或关断；

初始化模块连接第二栅线端scan2、第一节点a、第二节点b、驱动晶体管t的第二极、发光单元的第一极，用于根据第二栅线端scan2的信号控制第一节点a与第二节点b导通或关断；

控制模块连接第三栅线端scan3、驱动晶体管t的第二极、发光单元的第一极，用于根据第三栅线端scan3的信号控制驱动晶体管t的第二极与发光单元的第一极导通或关断。

其中，优选的，发光单元为有机发光二极管oled，其第一极为阳极，第二极为阴极。

也就是说，本实施例的像素电路中优选用有机发光二极管oled作为发光单元进行显示，故其优选是有机发光二极管像素电路。

下面对该像素电路的具体结构进行更详细的介绍：

优选的，输入模块包括第一晶体管t1，其中，

第一晶体管t1的栅极连接第一栅线端scan1，第一极连接数据线端data，第二极连接第一节点a。

更优选的，初始化模块包括第二晶体管t2和第三晶体管t3，其中，

第二晶体管t2的栅极连接第二栅线端scan2，第一极连接第一节点a，第二极连接发光单元的第一极；

第三晶体管t3的栅极连接第二栅线端scan2，第一极连接第二节点b，第二极连接驱动晶体管t的第二极。

更优选的，控制模块包括第四晶体管t4，其中，

第四晶体管t4的栅极连接第三栅线端scan3，第一极连接驱动晶体管t的第二极，第二极连接发光单元的第一极。

更优选的，驱动晶体管t为增强型场效应晶体管。

也就是说，驱动晶体管t优选采用增强型场效应晶体管，这是为了更好的实现该像素电路的工作，其具体原因在后续介绍。

更优选的，作为本实施例的一种方式，所述第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4均为n型晶体管。

更优选的，作为本实施例的另一种方式，所述第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4均为p型晶体管。

也就是说，以上像素电路中的各晶体管(除了驱动晶体管t)优选均是同类型的。

本实施例还提供一种上述像素电路的驱动方法，其包括：

初始化阶段：将参考电压输入第一节点a和第二节点b；

补偿阶段：将驱动晶体管t的阈值电压加载至存储电容c；

写入阶段：向第一节点a提供数据电压；

发光阶段：在第二节点b电平的控制下，发光单元发光。

更优选的，在写入阶段与发光阶段之间，还包括：保持阶段：使第一节点a和第二节点b的信号稳定。

下面结合驱动方法对该像素电路进行更详细的介绍：

具体的，作为本实施例的一种方式，当像素电路为以上第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4均为n型晶体管的像素电路时，该驱动方法包括持续向第一电平端vdd提供高电平，向第二电平端vss提供低电平；而具体的，如图3所示，在各阶段中：

s101初始化阶段：向第一栅线端scan1提供高电平，向第二栅线端scan2提供高电平，向第三栅线端scan3提供高电平，向数据线端data提供参考电压(vref)。

本阶段中，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4均导通，故像素电路等效于图4所示的电路。

其中，数据线端data的参考电压同时输入至第一节点a和第二节点b，存储电容c放电；驱动晶体管t保持关断。

s102补偿阶段：向第一栅线端scan1提供高电平，向第二栅线端scan2提供高电平，向第三栅线端scan3提供低电平，向数据线端data提供参考电压。

本阶段中，第三栅线端scan3的低电平控制第四晶体管t4关断，故像素电路等效于图5所示的电路。

其中，驱动晶体管t的栅极和漏极相连，且不再连接直接的参考电压输入；而增强型场效应管在这种情况下等价于二极管，故其导通，由此第二节点b的电平等于第一电平端vdd的高电平(vdd)减去驱动晶体管t的阈值电压(vth)，即为(vdd-vth)。

s103写入阶段：向第一栅线端scan1提供高电平，向第二栅线端scan2提供低电平，向数据线端data提供数据电压。

本阶段中，第二栅线端scan2的低电平控制第二晶体管t2和第三晶体管t3关断，故像素电路等效于图6所示的电路。

本阶段开始时，数据线端data的信号变为用于控制像素显示所需亮度的电平，即数据电压(vdata)，因此第一节点a的电平的变化量为(vdata-vref)。而此时存储电容c的第二极(即第二节点b)为无法放电的浮接状态，故由于存储电容c的自举效应，第二节点b的电平也应变化(vdata-vref)，即第二节点b的电平应变为(vdd-vth)+(vdata-vref)。

在显示时，有机发光二极管oled的发光亮度是由流过其的电流决定的，而流过有机发光二极管oled的电流由流过驱动晶体管t的电流控制。对于驱动晶体管t，流过的电流正比与其栅源电压(vgs)和阈值电压(vth)之差的平方，即正比于(vgs-vth)²，而此时驱动晶体管t的源极电平为vdd，栅极电平为第二节点b的电平，即(vdd-vth)+(vdata-vref)。

由此可知，本阶段中，流过驱动晶体管t的电流正比于：{vdd-[(vdd-vth)+(vdata-vref)]-vth}²＝(vref-vdata)²。可见，该电流与数据电压相关，但与阈值电压(vth)无关。因此，本实施例的像素电路可消除阈值电压对有机发光二极管oled的发光亮度(即流过驱动晶体管t的电流)的影响。

当然，应当理解，本阶段中有机发光二极管oled是否真的发光取决于第四晶体管t4是否导通，也就是取决于第三栅线端scan3电平的高低。虽然理论上本阶段也可发光，但由于此时数据电压的写入可能还不充分，发光可能不稳定，故优选如图3所示，本阶段中向第三栅线端scan3提供低电平，以使有机发光二极管oled暂不发光。

s104优选的，还可包括保持阶段：向第一栅线端scan1提供低电平，向第二栅线端scan2提供低电平，向第三栅线端scan3提供低电平。

本阶段中，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4均关断，故像素电路等效于图7所示的电路。

具体的，本阶段可为一个很短的时间，主要用于让数据电压充分写入，使存储电容c两端的电平达到稳定。

当然，应当理解，如果数据电压已经在之前阶段充分写入，则不进行本阶段也是可行的。

s105发光阶段：向第一栅线端scan1提供低电平，向第二栅线端scan2提供低电平，向第三栅线端scan3提供高电平。

本阶段中，第三栅线端scan3的高电平使第四晶体管t4导通，故像素电路等效于图8所示的电路。

其中，存储电容c两端保持之前的电平，故可在不受阈值电压影响的情况下，控制驱动晶体管t中的电流，也就是控制有机发光二极管oled以预定的亮度发光，持续进行显示，直到下一帧中该像素电路再次进入初始化阶段为止。

当然，应当理解，由于一条数据线实际连接多个不同行中的像素电路，故在一个像素的发光阶段中，还会经历其它各行像素电路的写入阶段，即本阶段中数据线端data的电平是会变化的，但因为此时第一晶体管t1已关断，故数据线端data的电平不会影响像素电路的工作状态，而只能用于驱动其它行的像素电路。

具体的，作为本实施例的另一种方式，当像素电路为以上第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4均为p型晶体管的像素电路时，该驱动方法包括持续向第一电平端vdd提供高电平(vdd)，向第二电平端vss提供低电平(vss)；而具体的，在各阶段中：

初始化阶段：向第一栅线端scan1提供低电平，向第二栅线端scan2提供低电平，向第三栅线端scan3提供低电平，向数据线端data提供参考电压；

补偿阶段：向第一栅线端scan1提供低电平，向第二栅线端scan2提供低电平，向第三栅线端scan3提供高电平，向数据线端data提供参考电压；

写入阶段：向第一栅线端scan1提供低电平，向第二栅线端scan2提供高电平，向第三栅线端scan3提供高电平，向数据线端data提供数据电压；

保持阶段：向第一栅线端scan1提供高电平，向第二栅线端scan2提供高电平，向第三栅线端scan3提供高电平；

发光阶段：向第一栅线端scan1提供高电平，向第二栅线端scan2提供高电平，向第三栅线端scan3提供低电平。

显然，当各晶体管(除驱动晶体管t)的类型相反时，只要各阶段的信号的电平高低均相反，即可使像素电路实现完全相同的工作过程，故在此不再详细描述。

本实施例的像素电路中，通过设置多个栅线端(即多条栅线)，可在只有5个晶体管和1个电容的情况下避免阈值电压漂移对显示的影响，从而其既结构简单、器件少、所占面积小、利于实现高分辨率，同时信赖性和画面均一度好。

实施例2：

本实施例提供一种阵列基板，其包括多个排成阵列的上述的像素电路；其中，

同行中各像素电路的第一栅线端连接同一条第一栅线，第二栅线端连接同一条第二栅线、第三栅线端连接同一条第三栅线；

同列中各像素电路的数据线端连接同一条数据线。

也就是说，在具有以上像素电路的阵列基板中，每行的像素电路对应三条不同的栅线，从而实现以上的驱动过程。

当然，该显示面板优选为用于有机发光二极管显示的阵列基板。

实施例3：

本实施例提供一种显示面板，其包括上述任意一种阵列基板。

当然，该显示面板优选为有机发光二极管显示面板。

具体的，该显示面板可为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。