移位寄存器单元及其驱动方法、栅极驱动电路和显示装置与流程

本发明涉及包装技术领域，具体而言，涉及一种移位寄存器单元及其驱动方法，还涉及一种栅极驱动电路和显示装置。

背景技术：

随着光学技术与半导体技术的发展，人们对于显示装置的显示效果要求越来越高。

目前显示装置的分辨率和工作频率越来越高，传统显示装置的栅极驱动电路在高频率刷新下容易出现显示拖影现象，严重影响显示品质。造成这样现象的原因是栅极驱动电路脉冲信号下降沿时间(fallingtime)过长，从而在高刷新频率工作条件下下降沿时间过长导致像素写入错误的灰阶值。

需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本发明的目的在于提供一种移位寄存器单元及其驱动方法，还涉及一种栅极驱动电路和显示装置，解决现有技术中存在的显示拖影现象。

根据本发明的一个方面，提供一种移位寄存器单元，包括：

输入模块，与输入信号端、第一节点以及第一电压信号端连接，用于响应输入信号，以将第一电压信号传输至所述第一节点；

复位模块，与复位信号端、第一节点、第二节点以及第二电压信号端连接，用于响应复位信号，以将第二电压信号传输至所述第一节点和第二节点；

第一开关元件，与输出端、第一节点以及第一时钟信号端连接，用于响应所述第一节点的电压信号，以将第一时钟信号传输至输出端；

下拉模块，与第二时钟信号端、第一节点、第二节点以及第二电压信号端连接，用于响应第二时钟信号，以将所述第二电压信号传输至所述第一节点和第二节点；

辅助下拉模块，与第三电压信号端、第二节点连接，用于响应第三电压信号，以将所述第三电压信号传输至所述第二节点；

第一电容，连接于所述第一节点和第二节点之间；

第二电容，连接于所述第二节点和所述输出端之间。

在本发明的一种示例性实施方式中，所述输入模块包括：第二开关元件，其控制端连接输入信号端，第一端连接第一电压信号端，第二端连接所述第一节点。

在本发明的一种示例性实施方式中，所述复位模块包括：第三开关元件，其控制端连接复位信号端，第一端连接第二电压信号端，第二端连接所述第一节点；和第四开关元件，其控制端连接复位信号端，第一端连接所述第二电压信号端，第二端连接所述第二节点。

在本发明的一种示例性实施方式中，所述下拉模块包括：第五开关元件，其控制端连接第二时钟信号端，第一端连接所述第二电压信号端，第二端连接所述第一节点；和第六开关元件，其控制端连接第二时钟信号端，第一端连接所述第二电压信号端，第二端连接所述第二节点。

在本发明的一种示例性实施方式中，所述辅助下拉模块包括：第七开关元件，其控制端连接第三电压信号端，第一端连接所述第三电压信号端，第二端连接所述第二节点。

在本发明的一种示例性实施方式中，所述开关元件均为薄膜晶体管。

在本发明的一种示例性实施方式中，所述第一开关元件宽长比大于其他开关元件。

根据本发明的另一个方面，还提供一种栅极驱动电路，包括多个级联的移位寄存器单元；

其中，第m级移位寄存器单元中的所述第一输入信号为第m-1级移位寄存器单元中的输出信号，所述第m级移位寄存器单元中的所述第三输入信号为第m+1级移位寄存器单元中的输出信号，所述第m级移位寄存器单元中的输出信号为第m+1级移位寄存器单元中的输入信号；1<m<n，n为自然数。

在本发明的一种示例性实施方式中，所述第2级至所述第m-1级移位寄存器单元中，任一级所述移位寄存器单元还包括：级联端子，连接相邻两级所述移位寄存器单元，用于将该级联端子处的电压信号作为下一级所述移位寄存器单元的第一输入信号；和第八开关元件，用于响应所述第一节点的电压信号，以将所述第一时钟信号传输至所述级联节点。

在本发明的一种示例性实施方式中，所述第八开关元件为薄膜晶体管。

根据本发明的再一个方面，还提供一种显示装置，包括上述任一项所述的栅极驱动电路。

根据本发明的再一个方面，还提供一种移位寄存器单元的驱动方法，用于驱动以上任一项所述的移位寄存器单元；所述驱动方法包括：

第一时段，通过所述复位信号控制所述复位模块将第二电压信号传输至第一节点和第二节点；

第二时段，通过所述输入信号控制所述输入模块将第一电压信号传输至所述第一节点并储存于所述第一电容；

第三时段，通过所述第一节点的电压信号控制所述第一开关元件导通，将所述第一时钟信号传输至所述输出端并储存于所述第二电容；

第四时段，通过所述第三电压信号的控制所述辅助下拉模块将所述第三电压信号传输至所述第二节点并储存于所述第一电容；同时，通过所述第一节点的电压信号控制所述第一开关元件导通，将所述第一时钟信号传输至所述输出端；其中，所述第一时钟信号在第三时段和第四时段相位相反；

第五时段，通过所述第二电压信号的控制所述下拉模块将所述第二电压信号传输至所述第一节点和第二节点。

本发明移位寄存器单元的第一开关元件既用于上拉也用于下拉，利用两个电容充放电时的耦合作用来辅助第一开关元件的上拉和下拉动作。通过耦合作用使第一节点在下拉阶段维持对第一开关元件的导通作用，以此迅速拉低输出端电压，进而缩短脉冲信号下降沿时间，从而改善由于脉冲信号下降沿时间过长导致的像素灰阶值写入错误的问题，消除由此引起的显示拖影现象。该结构使用的元件数量较少，且电路结构简单，能够简化制备工艺，降低成本。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明移位寄存器单元电路结构示意图；

图2为本发明移位寄存器单元电路仿真图；

图3为本发明栅极驱动电路级联图；

图4为本发明栅极驱动电路仿真图；

图5为本发明移位寄存器单元电路级联时的结构示意图。

图中，101、输入模块；102、复位模块；103、第一开关元件；104、下拉模块；105、辅助下拉模块；106、第八开关元件。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

本发明实施方式中提供了一种移位寄存器单元，如图1所示，可以包括：

输入模块101，与输入信号端、第一节点以及第一电压信号端连接，用于响应输入信号，以将第一电压信号传输至第一节点；

复位模块102，与复位信号端、第一节点、第二节点以及第二电压信号端连接，用于响应复位信号，以将第二电压信号传输至第一节点和第二节点；

第一开关元件103，与输出端、第一节点以及第一时钟信号端连接，用于响应第一节点的电压信号，以将第一时钟信号传输至输出端；

下拉模块104，与第二时钟信号端、第一节点、第二节点以及第二电压信号端连接，用于响应第二时钟信号，以将第二电压信号传输至第一节点和第二节点；

辅助下拉模块105，与第三电压信号端、第二节点连接，用于响应第三电压信号，以将第三电压信号传输至第二节点；

第一电容，连接于第一节点和第二节点之间；

第二电容，连接于第二节点和输出端之间。

本发明实施方式所提供的移位寄存器单元，第一开关元件既用于上拉也用于下拉，利用两个电容充放电时的耦合作用来辅助第一开关元件的上拉和下拉动作。在上拉阶段，输入模块提高第一节点电压并对第一电容充电，当第一开关模块做上拉管时，在第一电容和第二电容的耦合作用下，第一节点电压持续抬升，可以给第一开关模块提供导通信号，且在电容耦合作用下使第一开关模块完全导通。在下拉阶段，下拉模块拉低输出端电压，同时辅助下拉模块持续对第一电容充电，通过耦合作用使第一节点维持对第一开关元件的导通作用，以此迅速拉低输出端电压。

本发明实施方式利用两个电容充放电时的耦合作用来辅助第一开关元件的上拉和下拉动作，以此在下拉过程中迅速拉低输出端电压，进而缩短脉冲信号下降沿时间，从而改善由于脉冲信号下降沿时间过长导致的像素灰阶值写入错误的问题，消除由此引起的显示拖影现象。该结构使用的元件数量较少，且电路结构简单，能够简化制备工艺，降低成本。

下面对本发明实施方式的移位寄存器单元进行详细说明：

在本示例性实施方式中，参考图1，第一节点为q节点，第二节点为n节点。输入模块可以包括第二开关元件m2，第二开关元件m2的控制端连接输入信号端，第一端连接第一电压信号端vgh，第二端连接q节点，第二开关元件m2可用于响应输入信号端的导通信号以将第一电压信号传输给q节点。当该移位寄存器单元位于多个级联移位寄存器单元中的第一个或最后一个时，其输入信号可以是触发信号stu，当该移位寄存器单元位于其他位置时，其输入信号可以是上一级移位寄存器单元的输出信号。

在本示例性实施方式中，复位模块可以包括第三开关元件m3和第四开关元件m4。第三开关元件m3的控制端连接复位信号端t_rst，第一端连接第二电压信号端vgl，第二端连接q节点，第三开关元件m3可用于响应复位信号而导通以将第二电压信号传输给q节点。第四开关元件m4的控制端也连接复位信号端t_rst，第一端连接第二电压信号端vgl，第二端连接n节点，第四开关元件m4可用于响应复位信号而导通以将第二电压信号传输给n节点。

在本示例性实施方式中，下拉模块包括第五开关元件m5和第六开关元件m6。第五开关元件m5的控制端连接第二时钟信号端clk3，第一端连接第二电压信号端vgl，第二端连接q节点，第五开关元件m5用于响应第二时钟信号而导通以将第二电压信号传输至q节点。第六开关元件m6的控制端也连接第二时钟信号端clk3，第一端也连接第二电压信号端vgl，第二端连接n节点，第六开关元件m6用于响应第二时钟信号而导通以将第二电压信号传输至n节点。

在本示例性实施方式中，辅助下拉模块包括第七开关元件m7，其控制端连接第三电压信号端，第一端也连接第三电压信号端，第二端连接n节点，第七开关元件m7用于响应第三电压信号而导通，以将第三电压信号传输至n节点。当该移位寄存器单元位于多个级联移位寄存器单元中时，第三电压信号端可以是下一级移位寄存器单元的输出端。当该移位寄存器单元位于多个级联移位寄存器单元中的两端时，第三电压信号端可以是其他电源端。

基于上述的电路结构，所有开关元件可以均为p型薄膜晶体管或者均为n型薄膜晶体管。针对不同掺杂类型的晶体管，只需调整相关信号的有效电平即可。例如所有开关元件均为n型薄膜晶体管时，其有效电平即为高电平，而所有开关元件均为p型薄膜晶体管时，其有效电平即为低电平。

下面以所有开关元件均为n型晶体管为例，结合图1所示的移位寄存器单元和图2所示的信号波形图，对一个移位寄存器单元在一帧周期内的工作过程进行具体的描述。其中，第一电压信号为高电平，第二电压信号为低电平，第三电压信号为高电平。

在t0阶段，即每一帧图像开始前，复位信号端t_rst为高电平，此时第三开关元件m3、第四开关元件m4打开，将第一节点和第二节点置低到第二电压信号vgl，使移位寄存器单元恢复到初始状态。

帧扫描开始后，在t1阶段，输入模块作为触发模块，此阶段属于触发信号stu(输入信号)写入阶段，触发信号stu为高电平，此阶段第二开关元件m2打开，第一电压信号vgh写入到q节点，使q节点电压值抬升到第一台阶，同时n节点由于第一电容c1的耦合作用也被抬升。

在t2阶段，第一开关元件m1做上拉管使用。此时第一时钟信号clk1为高电平，由于t1阶段q节点电压已抬升，通过第一开关元件m1写入到输出端out，输出端out节点电压抬升。此时通过第一电容c1和第二电容c2的耦合作用，q节点电压继续抬升到第二台阶，一从而使第一开关元件m1完全打开，第一时钟信号clk1完全写入输出端out节点。n节点电压由于第二电容c2的耦合作用也再次被抬升。

在t3阶段，第一开关元件m1做下拉管使用。由于此时第一时钟信号clk1为低电平，q节点为高电平，所以输出端out节点电压通过第一开关元件m1下拉。如果没有第七开关元件m7工作，输出端out节点电压在下拉过程中会通过第一电容c1和第二电容c2的耦合作用使q节点电压也下拉到低电压，这样就增大了脉冲信号下降沿时间，造成显示异常。因此，本发明在此阶段打开第七开关元件m7，写入下一级的输出电压信号(第三电压信号)到n节点，以此使n节点保持高电压，再通过第一电容c1耦合作用使q节点保持在第三台阶电压。此电压可以使第一开关元件m1完全打开，通过第一时钟信号clk1迅速拉低out节点电压。

在t4阶段，此阶段第二时钟信号clk3为高电平，打开第五开关元件m5、第六开关元件m6，分别拉低q节点、n节点到低电压vgl。

基于上述工作时序，该移位寄存器单元完成了移位寄存功能，提供了稳定的输出电压，且使得输出端电压迅速下拉，缩短脉冲信号下降沿时间，进而消除了拖影现象。

在本示例性实施方式中，第一开关元件m1的宽长比大于其他开关元件，在做下拉管时可以在一定程度上缩小下降沿时间，进一步消除拖影现象。

本实施方式还提供了一种移位寄存器单元的驱动方法，应用于上述的移位寄存器单元下面。该驱动方法包括：

第一时段，通过复位信号控制复位模块将第二电压信号传输至第一节点和第二节点。

第二时段，通过输入信号控制输入模块将第一电压信号传输至第一节点并储存于第一电容。

第三时段，通过第一节点的电压信号控制第一开关元件导通，将第一时钟信号传输至输出端并储存于第二电容。

第四时段，通过第三电压信号的控制辅助下拉模块将第三电压信号传输至第二节点并储存于第一电容；同时，通过第一节点的电压信号控制第一开关元件导通，将第一时钟信号传输至输出端；其中，第一时钟信号在第三时段和第四时段相位相反。

第五时段，通过第二电压信号的控制下拉模块将第二电压信号传输至第一节点和第二节点。

该驱动方法的一种具体实现可以对应上述移位寄存器单元的工作过程，此处不再赘述。

本发明实施方式还提供一种栅极驱动电路，如图3所示，包括多个级联的上述实施方式的移位寄存器单元；其中，第m级移位寄存器单元中的第一输入信号为第m-1级移位寄存器单元中的输出信号，第m级移位寄存器单元中的第三输入信号为第m+1级移位寄存器单元中的输出信号，第m级移位寄存器单元中的输出信号为第m+1级移位寄存器单元中的输入信号；1<m<n，n为自然数。

图中，每一个移位寄存器单元中的clk1和clk2表示该移位寄存器单元中的第一时钟信号clk1接收端口和第二时钟信号clk3接收端口，左侧的四个时钟信号是指用于给所有移位寄存器提供高低电平的不同时钟信号。按照图中连接关系，四个时钟信号可用于给多个移位寄存器单元提供不同的时钟信号，满足各移位寄存器单元工作时序的要求。根据图4所示的信号波形图，即可实现对该栅极驱动电路中不同移位寄存器单元的控制。

在本示例性实施方式中，如图5所示，栅极驱动电路的第2级至第m-1级移位寄存器单元中，任一级移位寄存器单元还包括级联端子cr，连接相邻两级移位寄存器单元，用于将该级联端子处的电压信号作为下一级移位寄存器单元的第一输入信号。由此，输出端out可单独作为栅线的输出端口，级联端子cr作为上下级级联的端口，将输出和下一级输入分开，可减少行分比例。与之相适应的每一级移位寄存器单元中开包括第八开关元件106，用于响应第一节点的电压信号，以将第一时钟信号传输至级联节点。

第八开关元件也可以为p型薄膜晶体管或者为n型薄膜晶体管，与其他开关元件类型匹配即可。例如在本示例性实施方式，第八开关元件m8为n型薄膜晶体管，其控制端连接q节点的电压信号，第一端连接第一时钟信号端ckl1，第二端连接级联节点cr。第八开关元件m8的作用与第一开关元件m1相同，级联接点cr处的信号状态与输出端out相同。级联接点cr连接下一级移位寄存器单元的输入端，可用于控制第二开关元件m2的导通和关断。

本发明还提供一种显示装置，包括以上实施方式中的栅极驱动电路，消除了显示拖影的现象，画面质量提高。该显示装置可以是液晶显示器、oled(organiclightemittingdiode，有机发光二极管)显示器、pled(polymerlight-emittingdiode，高分子发光二极管)显示器、pdp(plasmadisplaypanel，等离子显示)显示器等多种显示器，这里对于显示装置的适用不做具体限制。该显示装置可以用于手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。本发明实施方式中的显示装置可以是高频显示装置，也可以是低频显示装置。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由所附的权利要求指出。