一种GOA电路及显示装置的制作方法

本发明涉及显示技术领域，尤其是涉及一种goa电路及显示装置。

背景技术：

goa(gatedriveronarray)，也就是利用现有薄膜晶体管(tft，thinfilmtransistor)液晶显示器的array(阵列)制程将gate(扫描)行扫描驱动信号电路制作在array基板上，实现对gate逐行扫描的驱动方式的一项技术。

现有的goa电路由多个tft组成。而tft在长时间工作后，其阈值电压vth容易发生偏移，特别针对igzo(indiumgalliumzincoxide，氧化铟镓锌)类型的tft，其电性在t0的时候，vth也可能会小于0，而且其电性的亚阈值摆幅(s因子)值一般比较小，所以当tft的栅极和源极之间的电压，即vgs＝0的时候，其tft的漏电会非常大而导致goa电路失效。

技术实现要素：

本发明主要解决的技术问题是提供一种goa电路及显示装置，能够控制goa电路中的tft的vth偏移，减小其漏电，从而增加整个goa电路的可靠性。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种goa电路，goa电路包括多个级联的goa单元，其中，每一级goa单元对应驱动一级扫描线，每一级goa单元包括上拉电路、上拉控制电路、下拉电路和下拉维持电路，其中：上拉电路与上拉控制电路电连接，上拉控制电路向上拉电路提供开启控制信号，上拉电路根据开启控制信号输出当前级别的扫描驱动信号给当前级别的扫描线；下拉电路包括第一下拉开关，第一下拉开关接收下一级的扫描驱动信号，并根据下一级的扫描驱动信号将当前级别的扫描驱动信号拉低为低电平；下拉维持电路包括第一下拉维持开关，第一下拉维持开关接收下拉维持信号，并根据下拉维持信号将当前级别的扫描驱动信号维持为低电平；其中，第一下拉开关和第一下拉维持开关为双栅极tft开关，双栅极tft开关包括底栅电极和顶栅电极，其中，顶栅电极接收第一直流电压，以控制双栅极tft开关的阈值电压偏移。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种显示装置，该显示装置包括阵列基板，阵列基板包括前文任一项所述的goa电路。

本发明的有益效果是：区别于现有技术的情况，本发明提供一种goa电路及显示装置，该goa电路包括多个级联的goa单元，其中，每一级goa单元对应驱动一级扫描线，每一级goa单元包括上拉电路、上拉控制电路、下拉电路和下拉维持电路。其中，上拉电路与上拉控制电路电连接，上拉控制电路向上拉电路提供开启控制信号，上拉电路根据开启控制信号输出当前级别的扫描驱动信号给当前级别的扫描线，下拉电路包括第一下拉开关，第一下拉开关接收下一级的扫描驱动信号，并根据下一级的扫描驱动信号将当前级别的扫描驱动信号拉低为低电平，下拉维持电路包括第一下拉维持开关，第一下拉维持开关接收下拉维持信号，并根据下拉维持信号将当前级别的扫描驱动信号维持为低电平，其中，第一下拉开关和第一下拉维持开关为双栅极tft开关，双栅极tft开关包括底栅电极和顶栅电极，其中，顶栅电极接收第一直流电压，以控制双栅极tft开关的阈值电压偏移。因此，本发明能够控制goa电路中的tft的vth偏移，减小其漏电，从而增加整个goa电路的可靠性。

附图说明

图1是本发明实施例提供的一种显示装置的结构示意图；

图2是本发明实施例提供的一种阵列基板的结构示意图；

图3是本发明实施例提供的一种goa电路的其中一级goa单元的结构示意图；

图4是图3所示的goa单元中的双栅极tft开关的电路结构示意图；

图5是图3所示的goa单元中的双栅极tft开关的剖面结构示意图；

图6是图3所示的goa单元中的各驱动信号的波形示意图；

图7是本发明实施例提供的另一种goa电路的其中一级goa单元的结构示意图。

图8是图7所示的goa单元中的各驱动信号的波形示意图。

具体实施方式

请参阅图1，图1是本发明实施例提供的一种显示装置的结构示意图。如图1所示，本实施例的显示装置100包括彩膜基板101、阵列基板102以及液晶层103。其中，彩膜基板101和阵列基板102相对设置，液晶层103设置在彩膜基板101和阵列基板102之间。

请一并参阅图2，阵列基板102包括显示区103和非显示区104。其中，显示区103设置有多条用于驱动显示开关的扫描线g。非显示区104设置有用于向扫描线g提供扫描驱动信号的goa电路105。本实施例的goa电路105包括多个级联的goa单元10。每一级goa单元10对应驱动一级扫描线g。每一级的goa单元10的结构均相同，下文将以第n级的goa单元为例进行详述。

请一并参阅图3，goa单元10包括上拉电路11、上拉控制电路12、下拉电路13和下拉维持电路14。

其中，上拉电路11与上拉控制电路12电连接，上拉控制电路12向上拉电路11提供开启控制信号q(n)，上拉电路11根据开启控制信号q(n)输出当前级别的扫描驱动信号g(n)给当前级别的扫描线g。

下拉电路13包括第一下拉开关t31，第一下拉开关t31接收下一级的扫描驱动信号g(n+1)，并根据下一级的扫描驱动信号g(n+1)将当前级别的扫描驱动信号g(n)拉低为低电平。

下拉维持电路14包括第一下拉维持开关t32，第一下拉维持开关t32接收下拉维持信号p(n)，并根据下拉维持信号p(n)将当前级别的扫描驱动信号g(n)维持为低电平。

其中，第一下拉开关t31和第一下拉维持开关t32为双栅极tft开关。请一并参阅图4和图5，图4是图3所示的双栅极tft开关的电路结构示意图，图5是图3所示的双栅极tft开关的剖视结构示意图。如图4和图5所示，双栅极tft开关40包括底栅电极41、顶栅电极42(又称背栅电极)、源极43以及漏极44。其中，底栅电极41设置在玻璃基板45上，底栅电极41上设置缓冲绝缘层46，缓冲绝缘层46上设置半导体层47，半导体层47的材质可为igzo。半导体层47上设置栅极绝缘层48，栅极绝缘层48上设置顶栅电极42，顶栅电极42上设置层间绝缘层49，层间绝缘层49上设置源极43和漏极44，并且源极43和漏极44穿过层间绝缘层49分别与半导体层47的两端电连接。源极43和漏极44上设置平坦层410，平坦层410上设置ito(indiumtinoxide，氧化铟锡)电极411，并且ito电极411穿过平坦层410与漏极44电连接。

请再参阅图3，本实施例中，第一下拉开关t31和第一下拉维持开关t32的顶栅电极接收第一直流电压vgb，以控制双栅极tft开关的阈值电压偏移vth。

因此，本实施例仅通过将起下拉作用的开关，如第一下拉开关t31和第一下拉维持开关t32设置为双栅极tft开关，并向双栅极tft开关提供一个直流电压vgb，即可控制双栅极tft开关的阈值电压偏移vth，减小双栅极tft开关的漏电，从而可较大程度上提高goa电路的可靠性，有效控制当前级别的扫描驱动信号g(n)的下拉，进而提高阵列基板102良率。同时由于本实施例并未增加元件，因此不需要增加电路排版的空间，由此可以实现阵列基板102的窄边框设计。

以下将具体介绍goa单元10的各个组成电路的具体结构及关系：

上拉电路11包括上拉开关t21，上拉开关t21的控制端电连接上拉控制电路12，具体是在q点与上拉控制电路12电连接，以接收开启控制信号q(n)。上拉开关t21的输入端接收输出时钟信号ck，上拉开关t21的输出端输出当前级别的扫描驱动信号g(n)。

上拉控制电路12包括上拉控制开关t11。上拉控制开关t11的控制端接收上一级的下传信号st(n-1)，上拉控制开关t11的输入端接收上一级的扫描驱动信号g(n-1)，上拉控制开关t11的输出端输出开启控制信号q(n)到q点。其中下传信号为向下一级的goa单元传输当前级别的goa单元的工作状态的信号。

下拉电路13还包括第二下拉开关t41。第二下拉开关t41接收下一级的扫描驱动信号g(n+1)，并根据下一级的扫描驱动信号g(n+1)将开启控制信号q(n)拉低为低电平。

下拉维持电路14还包括第二下拉维持开关t42，第二下拉维持开关t42接收下拉维持信号p(n)，并根据下拉维持信号p(n)将开启控制信号q(n)维持为低电平。

其中，第二下拉开关t41和第二下拉维持开关t42同样为双栅极tft开关，并且其顶栅电极同样接收第一直流电压vgb。

结合前文所述的第一下拉开关t31和第一下拉维持开关t32可得到下拉电路13和下拉维持电路14的具体结构及关系：

具体而言，第一下拉开关t31和第二下拉开关t41的低栅电极接收下一级的扫描驱动信号g(n+1)，第一下拉开关t31和第二下拉开关t41的顶栅电极接收第一直流电压vgb。第一下拉开关t31和第二下拉开关t41的源极分别接收当前级别的扫描驱动信号g(n)和开启控制信号q(n)，第一下拉开关t31和第二下拉开关t41的漏极分别接收第二直流电压vss。其中，第二直流电压vss可比第一直流电压vgb低，更具体的，第二直流电压vss可为地电压。

第一下拉维持开关t32和第二下拉维持开关t42的低栅电极接收下拉维持信号p(n)，第一下拉维持开关t32和第二下拉维持开关t42的的顶栅电极接收第一直流电压vgb。第一下拉维持开关t32和第二下拉维持开关t42的源极分别接收当前级别的扫描驱动信号g(n)和开启控制信号q(n)，第一下拉维持开关t32和第二下拉维持开关t42的漏极接收第二直流电压vss。

由此，对开启控制信号q(n)起下拉作用的开关，即第二下拉开关t41和第二下拉维持开关t42同样采用双栅极tft开关，同样可有效控制开启控制信号q(n)的下拉。

进一步的，下拉维持电路14还包括第三下拉维持开关t53、第四下拉维持开关t51、第五下拉维持开关t54以及第六下拉维持开关t52。

其中，第三下拉维持开关t53的输入端和第四下拉维持开关t51的输入端以及控制端接收下拉时钟信号xck。第四下拉维持开关t51的输出端电连接第三下拉维持开关t53的控制端和第六下拉维持开关t52的输入端。第三下拉维持开关t53的输出端电连接第一下拉维持开关t32、第二下拉维持开关t42的底栅电极以及第五下拉维持开关t54的输入端，以分别向第一下拉维持开关t32、第二下拉维持开关t42以及第五下拉维持开关t54提供下拉维持信号p(n)。

第五下拉维持开关t54的控制端和第六下拉维持开关t52的控制端电连接q点，以接收开启控制信号q(n)，第五下拉维持开关t54的输出端和第六下拉维持开关t52的输出端接收第二直流电压vss。

进一步的，goa单元10还包括下传电路15和自举电路16。其中，下传电路15包括下传开关t22，下传开关t22的控制端电连接q点，以接收开启控制信号q(n)，下传开关t22的输入端接收输出时钟信号ck，下传开关t22的输出端输出下传信号st(n)给下一级的goa单元。

自举电路16包括自举电容cb，自举电容cb的两端分别电连接上拉开关t21的控制端和输出端。

承前所述，本实施例的所有的开关均为tft开关，其中控制端为tft开关的栅极，输入端为tft开关的源极，输出端为tft开关的漏极。

以下将介绍本实施例的goa单元10的驱动原理：

请一并参阅图6，图6是图3所示的goa单元的各驱动信号的波形示意图。如图3和图6所示，上拉电路11主要负责将输出时钟信号(ck)输出为当前级别的扫描驱动信号g(n)。上拉控制电路12负责控制上拉电路11的打开时间，通常，上拉控制电路12连接前一级的goa单元传递过来的下传信号st(n-1)或者扫描驱动信号g(n-1)。下拉电路13负责在第一时间将当前级别的扫描驱动信号g(n)和开启控制信号q(n)拉低为低电位，即关闭当前级别的扫描驱动信号g(n)和开启控制信号q(n)。下拉维持电路14则负责将当前级别的扫描驱动信号g(n)和开启控制信号q(n)维持(holding)在关闭状态(即负电位)。自举电容16则负责开启控制信号q(n)的二次抬升，这样有利于上拉电路11的当前级别的扫描驱动信号g(n)输出。下传电路15向下一级的goa单元10传输下传信号st(n)，以驱动下一级的goa单元10。具体各驱动信号的时序波形图如图6所示。

图6所示的驱动信号均为高电平驱动。其中stv为起始信号，即一帧图像的起始信号。具体而言，在stv信号开启后，若上拉控制电路12的上拉控制开关t11接收到上一级的下传信号st(n-1)和扫描驱动信号g(n-1)，则上拉控制开关t11导通，并输出开启控制信号q(n)，此时由于自举电容cb进行充电，因此开启控制信号q(n)的电位较低，下拉开关t21和下传开关t22均未导通。待自举电容cb充电完成后，q点的电位，即开启控制信号q(n)的电位升高，使得下拉开关t21和下传开关t22导通，由此分别输出当前级别的扫描驱动信号g(n)和下传信号st(n)。

而此时下拉时钟信号xck为低电平，第三下拉维持开关t53和第四下拉维持开关t51均未导通，使得第一下拉维持开关t32和第二下拉维持开关t42均未导通。

待下一级的goa单元输出下一级的扫描驱动信号g(n+1)时，第一下拉开关t31和第二下拉开关t32导通，并分别将当前级别的扫描驱动信号g(n)和开启控制信号q(n)拉低。而此时下拉时钟信号xck变为高电平，第三下拉维持开关t53和第四下拉维持开关t51均导通，使得第一下拉维持开关t32和第二下拉维持开关t42导通，由此可分别将当前级别的扫描驱动信号g(n)和开启控制信号q(n)维持在低电位。

本实施例还提供了另一种goa电路，具体请参阅图7。

如图7所示，本实施例的goa单元70与前文的goa单元10不同的是：本实施例的goa单元70的下拉维持电路74为两个，分别为下拉维持电路741和742。其中，下拉维持电路741的连接关系与前文的下拉维持电路14的相同，在此不再赘述。下拉维持电路741和742为镜像关系，即下拉维持电路742同样包括第一下拉维持开关t33、第二下拉维持开关t43、第三下拉维持开关t63、第四下拉维持开关t61、第五下拉维持开关t64以及第六下拉维持开关t62，其结构和连接关系分别与下拉维持电路741的第一下拉维持开关t32、第二下拉维持开关t42、第三下拉维持开关t53、第四下拉维持开关t51、第五下拉维持开关t54以及第六下拉维持开关t52相同。

其中，下拉时钟信号为两个波形相反的时钟信号lc1和lc2，分别提供给不同的下拉维持电路741和742。具体而言，第四下拉维持开关t51和t61分别接收下拉时钟信号lc1和lc2。

工作时，下拉时钟信号lc1和下拉时钟信号lc2的频率低于输入该上拉电路11的输出时钟信号ck，并且使下拉维持信号k(n)和p(n)交替处于高电位，可以使得两个下拉维持电路741和742轮流工作，以减轻其tft晶体管长期处于dcstress(直流压力)状态时的不良影响。本实施例的各驱动信号的波形图如图8所示，其驱动原理与前文所述的类似，在此不再赘述。

综上所述，本发明可以控制双栅极tft开关的阈值电压偏移vth，减小双栅极tft开关的漏电，从而可较大程度上提高goa电路的可靠性，进而提高阵列基板102良率。同时由于本发明并未增加元件，因此不需要增加电路排版的空间，由此可以实现阵列基板的窄边框设计。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。