本发明涉及显示技术领域，尤其涉及一种goa电路。
背景技术：
如图1和图2所示，在常规的级传(1to2)goa(gatedriveronarray，简称goa，也就是利用现有薄膜晶体管液晶显示器阵列制程将栅极行扫描驱动信号电路制作在阵列基板上，实现对栅极逐行扫描的驱动方式的一项技术)电路(即不同goa单元之间有信号的传递)下，如果图1中所示的电路q节点受到信号干扰，q点受到信号干扰的波形图如图2所示。
qa和qb节点电位在boost(抬升电位)期间会通过薄膜晶体管nt7和nt12反向漏入q点，导致qa和qb节点的boost电位下滑，原因是q节点受信号干扰后同高电位信号vgh的延迟不匹配，导致薄膜晶体管nt7和nt12的栅极与源极之间的电位差vgs>0v，出现qa和qb节点boost电位下滑。如图2所示，qa和qb节点boost电位下滑后，薄膜晶体管nt9和nt13的栅极电位下滑，栅极信号g(n)和g(n+2)输出波形异常，出现goa电路级传失效风险。
技术实现要素：
为解决上述技术问题，本发明提供一种goa电路，可以减小goa电路级传失效的风险。
本发明提供的一种goa电路，用于液晶显示面板中，包括m个级联的goa单元，第n级goa单元包括：正反向扫描控制模块、第一栅极信号输出模块、第二栅极信号输出模块，其中，m≥n≥1；
所述正反向扫描控制模块，用于根据正向扫描控制信号或反向扫描控制信号控制goa电路进行正向扫描或反向扫描；
所述第一栅极信号输出模块包括：第七薄膜晶体管、第九薄膜晶体管和第十六薄膜晶体管；所述第七薄膜晶体管的第三端接入高电位信号，第一端和第二端分别与所述正反向扫描控制模块的输出端以及所述第九薄膜晶体管的第三端连接；所述第九薄膜晶体管的第一端接入第n条时钟信号，第二端作为第n级栅极驱动信号的输出端；所述第十六薄膜晶体管的第二端接入高电位信号，第一端和第三端分别与所述第七薄膜晶体管的第一端和第二端连接；
所述第二栅极信号输出模块包括：第十二薄膜晶体管、第十三薄膜晶体管和第十五薄膜晶体管；所述第十二薄膜晶体管的第三端接入高电位信号，第一端和第二端分别与所述正反向扫描控制模块的输出端以及所述第十三薄膜晶体管的第三端连接；所述第十三薄膜晶体管的第一端接入第n+2条时钟信号，第二端作为第n+2级栅极驱动信号的输出端；所述第十五薄膜晶体管的第二端接入高电位信号，第一端和第三端分别与所述第十二薄膜晶体管的第一端和第二端连接；
其中，第一端为源极和漏极中的一个，第二端为源极和漏极中的另一个，第三端为栅极。
优选地，所述正反向扫描控制模块包括第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管的第一端和所述第二薄膜晶体管的第一端分别接入正向扫描控制信号和反向扫描控制信号，所述第一薄膜晶体管的第二端与所述第二薄膜晶体管的第二端以及所述第七薄膜晶体管的第一端连接，所述第一薄膜晶体管的第三端和所述第二薄膜晶体管的第三端分别接入第n-2级栅极驱动信号和第n+4级栅极驱动信号。
优选地，所述goa单元还包括第三薄膜晶体管、第四薄膜晶体管、第八薄膜晶体管、第十薄膜晶体管和第十四薄膜晶体管；
所述第三薄膜晶体管的第一端和所述第四薄膜晶体管的第一端分别接入第n+1条时钟信号和第n-1条时钟信号；
所述第三薄膜晶体管的第二端与所述第四薄膜晶体管的第二端以及所述第八薄膜晶体管的第三端连接；
所述第三薄膜晶体管的第三端和所述第四薄膜晶体管的第三端分别接入正向扫描控制信号和反向扫描控制信号；
所述第八薄膜晶体管的第一端接入高电位信号，第二端与所述第十薄膜晶体管的第三端以及所述第十四薄膜晶体管的第三端连接；
所述第十薄膜晶体管的第一端和所述第十四薄膜晶体管的第一端分别与所述第九薄膜晶体管的第二端以及所述第十三薄膜晶体管的第二端连接，所述第十薄膜晶体管的第二端和所述第十四薄膜晶体管的第二端均接入低电位信号。
优选地，所述goa单元还包括第十一薄膜晶体管，所述第十一薄膜晶体管的第二端和第三端连接且所述第十一薄膜晶体管的第二端接入复位信号，所述第十一薄膜晶体管的第一端与所述第十薄膜晶体管的第三端和所述第十四薄膜晶体管的第三端连接。
优选地，所述goa单元还包括第六薄膜晶体管，所述第六薄膜晶体管的第三端与所述第二薄膜晶体管的第二端连接，所述第六薄膜晶体管的第一端与所述第十薄膜晶体管的第三端以及所述第十四薄膜晶体管的第三端连接，所述第六薄膜晶体管的第二端接入低电位信号。
优选地，所述goa单元还包括第一电容和第二电容；
所述第一电容的第一端与所述第七薄膜晶体管的第一端连接，所述第二电容的第二端接入低电位信号；
所述第二电容的两端分别与所述第十薄膜晶体管的第二端和第三端连接。
优选地，所述goa单元还包括第五薄膜晶体管，所述第五薄膜晶体管的第二端接入低电位信号，第一端和第三端分别与所述第七薄膜晶体管的第一端以及所述第八薄膜晶体管的第二端连接。
优选地，所述goa单元的所有薄膜晶体管均为n沟道的薄膜晶体管。
实施本发明，具有如下有益效果：在正反向扫描控制模块的输出端与第七薄膜晶体管的第一端以及第十二薄膜晶体管的第一端之间的连接点q点受到信号干扰时，即使有qa和qb节点电位在boost期间会通过第七薄膜晶体管和第十二薄膜晶体管反向漏入q节点的风险，但可以在qa和qb节点boost期间，将第十五薄膜晶体管和第十六薄膜晶体管打开，将高电位信号vgh的电位冲入q节点，将q节点所受到的信号干扰降低，保持qa和qb节点处于正常准位，第九薄膜晶体管和第十三薄膜晶体管的栅极电位也保持正常boost电位，最终，第n级栅极驱动信号g(n)和第n+2级栅极驱动信号g(n+2)输出波形正常，减小了goa单元级传失效的风险。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的背景技术中的goa电路图。
图2是本发明提供的背景技术中的goa电路图中的q、qa、qb节点的波形图以及输出的栅极驱动信号的波形图。
图3是本发明提供的goa电路图。
图4是本发明提供的goa电路图中的q、qa、qb节点的波形图以及输出的栅极驱动信号的波形图。
具体实施方式
本发明提供一种goa电路，用于液晶显示面板中，如图3所示，该goa电路包括m个级联的goa单元，第n级goa单元包括：正反向扫描控制模块300、第一栅极信号输出模块100、第二栅极信号输出模块200，其中，m≥n≥1。
正反向扫描控制模块300用于根据正向扫描控制信号u2d或反向扫描控制信号d2u控制goa电路进行正向扫描或反向扫描。
第一栅极信号输出模块100包括：第七薄膜晶体管nt7、第九薄膜晶体管nt9和第十六薄膜晶体管nt16；第七薄膜晶体管nt7的第三端接入高电位信号vgh，第七薄膜晶体管nt7的第一端和第二端分别与正反向扫描控制模块300的输出端以及第九薄膜晶体管nt9的第三端连接；第九薄膜晶体管nt9的第一端接入第n条时钟信号ck(n)，第九薄膜晶体管nt9的第二端作为第n级栅极驱动信号g(n)的输出端；第十六薄膜晶体管nt16的第二端接入高电位信号vgh，第十六薄膜晶体管nt16的第一端和第三端分别与第七薄膜晶体管nt7的第一端和第二端连接。第七薄膜晶体管nt7与第九薄膜晶体管nt9之间的连接点作为qa节点。
第二栅极信号输出模块200包括：第十二薄膜晶体管nt12、第十三薄膜晶体管nt13和第十五薄膜晶体管nt15；第十二薄膜晶体管nt12的第三端接入高电位信号vgh，第十二薄膜晶体管nt12的第一端和第二端分别与正反向扫描控制模块300的输出端以及第十三薄膜晶体管nt13的第三端连接；第十三薄膜晶体管nt13的第一端接入第n+2条时钟信号，第二端作为第n+2级栅极驱动信号g(n+2)的输出端；第十五薄膜晶体管nt15的第二端接入高电位信号vgh，第十五薄膜晶体管nt15的第一端和第三端分别与第十二薄膜晶体管nt12的第一端和第二端连接。第十二薄膜晶体管nt12与第十三薄膜晶体管nt13之间的连接点作为qb节点。
正反向扫描控制模的输出端与第七薄膜晶体管nt7和第十二薄膜晶体管nt12之间的连接点作为q节点。
其中，第一端为源极和漏极中的一个，第二端为源极和漏极中的另一个，第三端为栅极。
goa电路中共有4条时钟信号ck：第1条时钟信号、第2条时钟信号、第3条时钟信号、第4条时钟信号，当第n+1条时钟信号ck(n+1)为第4条时钟信号时，第n+2条时钟信号为第1条时钟信号，当第n+1条时钟信号ck(n+1)为第2条时钟信号时，第n-1条时钟信号ck(n-1)为第4条时钟信号。进一步地，正反向扫描控制模块300包括第一薄膜晶体管nt1和第二薄膜晶体管nt2。
第一薄膜晶体管nt1的第一端和第二薄膜晶体管nt2的第一端分别接入正向扫描控制信号u2d和反向扫描控制信号d2u，第一薄膜晶体管nt1的第二端与第二薄膜晶体管nt2的第二端以及第七薄膜晶体管nt7的第一端连接，第一薄膜晶体管nt1的第三端和第二薄膜晶体管nt2的第三端分别接入第n-2级栅极驱动信号g(n-2)和第n+4级栅极驱动信号g(n+4)。第一薄膜晶体管nt1的第二端还与第十二薄膜晶体管nt12的第一端连接，第一薄膜晶体管nt1与第七薄膜晶体管nt7以及第十二薄膜晶体管nt12之间的连接点即为q节点。
当n≤2时，第一薄膜晶体管nt1的第三端接入的是扫描启动信号stv；当n+4＞m时，第二薄膜晶体管nt2的第三端接入的是扫描启动信号stv。第一薄膜晶体管nt1的第三端接入的扫描启动信号stv与第二薄膜晶体管nt2的第三端接入的扫描启动信号stv可以相同或者不相同。
进一步地，goa单元还包括第三薄膜晶体管nt3、第四薄膜晶体管nt4、第八薄膜晶体管nt8、第十薄膜晶体管nt10和第十四薄膜晶体管nt14。
第三薄膜晶体管nt3的第一端和第四薄膜晶体管nt4的第一端分别接入第n+1条时钟信号ck(n+1)和第n-1条时钟信号ck(n-1)。
第三薄膜晶体管nt3的第二端与第四薄膜晶体管nt4的第二端以及第八薄膜晶体管nt8的第三端连接。
第三薄膜晶体管nt3的第三端和第四薄膜晶体管nt4的第三端分别接入正向扫描控制信号u2d和反向扫描控制信号d2u。
第八薄膜晶体管nt8的第一端接入高电位信号vgh，第二端与第十薄膜晶体管nt10的第三端以及第十四薄膜晶体管nt14的第三端连接。
第十薄膜晶体管nt10的第一端和第十四薄膜晶体管nt14的第一端分别与第九薄膜晶体管nt9的第二端以及第十三薄膜晶体管nt13的第二端连接，第十薄膜晶体管nt10的第二端和第十四薄膜晶体管nt14的第二端均接入低电位信号vgl。
进一步地，goa单元还包括第十一薄膜晶体管nt11，第十一薄膜晶体管nt11的第二端和第三端连接且第十一薄膜晶体管nt11的第二端接入复位信号reset，第十一薄膜晶体管nt11的第一端与第十薄膜晶体管nt10的第三端和第十四薄膜晶体管nt14的第三端连接。
进一步地，goa单元还包括第六薄膜晶体管nt6，第六薄膜晶体管nt6的第三端与第二薄膜晶体管nt2的第二端连接，第六薄膜晶体管nt6的第一端与第十薄膜晶体管nt10的第三端以及第十四薄膜晶体管nt14的第三端连接，第六薄膜晶体管nt6的第二端接入低电位信号vgl。
进一步地，goa单元还包括第一电容c1和第二电容c2。
第一电容c1的第一端与第七薄膜晶体管nt7的第一端以及第十二薄膜晶体管nt12的第一端连接，第二电容c2的第二端接入低电位信号vgl。
第二电容c2的两端分别与第十薄膜晶体管nt10的第二端和第三端连接。
进一步地，goa单元还包括第五薄膜晶体管nt5，第五薄膜晶体管nt5的第二端接入低电位信号vgl，第一端和第三端分别与第七薄膜晶体管nt7的第一端以及第八薄膜晶体管nt8的第二端连接。
进一步地，goa单元的所有薄膜晶体管均为n沟道的薄膜晶体管。
本发明提供的goa电路，如果电路q节点受到信号干扰，同样会有qa和qb节点电位在boost期间会通过第七薄膜晶体管nt7和第十二薄膜晶体管nt12反向漏入q节点的风险，但本发明在goa单元中新增了第十五薄膜晶体管nt15和第十六薄膜晶体管nt16，在qa和qb节点boost期间，通过boost产生抬升电位，第十五薄膜晶体管nt15和第十六薄膜晶体管nt16打开，将高电位信号vgh的电位冲入q节点，补偿充电，将q节点所受到的信号干扰降低，q节点的信号波形图如图4所示，保持qa和qb节点处于正常准位，第九薄膜晶体管nt9和第十三薄膜晶体管nt13的栅极电位也保持正常boost电位，最终，第n级栅极驱动信号g(n)和第n+2级栅极驱动信号g(n+2)输出波形正常，减小了goa单元之间级传失效的风险。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。