基于FPGA的开发板的制作方法

本实用新型涉及集成电路技术领域，具体涉及一种基于FPGA的开发板。

背景技术：

随着电子工业发展，越来越多的仪器设备上采用数字化控制。采用数字化控制的仪器设备通常是在仪器设备上设置数字插件板，这些仪器设备上的数字插件板是采用不同的分立元器件搭建而成并实现某种特定功能。由于数字插件板中使用不同分立元器件造成采购周期长、硬件设计成本高的问题；而且还存在数字插件板的功能不同，则相互之间不能够替换的问题。

技术实现要素：

针对现有技术中缺陷，本实用新型提供一种基于FPGA的开发板，具有结构简单、设计合理以及使用灵活方便，并且实现在接口一致、机械尺寸一致、功能不同的数字插件板之间的相互替换。

为实现上述目的，本实用新型提供以下技术方案：

本实用新型提供了一种基于FPGA的开发板，包括：FPGA处理器、JTAG接口电路、时钟电路、电源滤波电路、电源电路、I/O电压转换电路和I/O接插件；

所述JTAG接口电路的输出端与所述FPGA处理器串行输入端相连接，所述JTAG接口电路用于将上位机的数据和指令输入至所述FPGA处理器；

所述时钟电路的输出端与所述FPGA处理器时钟输入端相连接，所述时钟电路向所述FPGA处理器提供恒定的振荡频率；

所述电源滤波电路与所述FPGA处理器的电源端相连接，所述电源滤波电路用于滤除与所述FPGA处理器电源端相连接的电源中的交流脉冲；

所述电源电路包括：电源电压转换电路；所述电源电压转换电路的输入端与供电电源的输出端相连接，输出端与所述FPGA处理器的电源端相连接；

所述电源电压转换电路对其输入的电压进行转换并输出至FPGA处理器；

所述FPGA处理器的输入/出端与所述I/O电压转换电路的一端相连接，所述I/O电压转换电路的另一端与所述I/O接插件的一端相连接。

进一步的，所述FPGA处理器、所述JTAG接口电路、所述时钟电路、所述电源电路、I/O电压转换电路和所述I/O接插件均设置在PCB板的顶层，所述电源滤波电路设置在PCB板的底层。

进一步的，所述电源滤波电路位于所述FPGA处理器的正下方。

进一步的，所述电源滤波电路包括：至少一个设置在FPGA处理器的电源端与接地端之间的滤波电容。

进一步的，所述电源电压转换电路包括：

第一转换电路，用于将供电电源输入的电压转为3.3V电压；所述第一转换电路的输出端与所述FPGA处理器上电源端中的3.3V电源的输入端相连接；

第二转换电路，用于将供电电源输入的电压转为2.5V电压；所述第二转换电路的输出端与所述FPGA处理器上电源端中的2.5V电源的输入端相连接；

第三转换电路，用于将供电电源输入的电压转为1.2V电压；所述第三转换电路的输出端与所述FPGA处理器上电源端中的1.2V电源的输入端相连接。

进一步的，所述I/O电压转换电路将所述FPGA处理器输入/出端的电平与所述I/O接插件上的电平进行相互转换，其中，FPGA处理器输入/出端的电平为3.3V，所述I/O接插件上的电平为TTL电平。

进一步的，所述I/O电压转换电路包括：电平转换芯片，所述电平转换芯片采用74ALVC164245芯片。

进一步的，所述FPGA处理器具体型号EP3C16Q240C8N、EP1K100QI208-2或EP10K50QI240-2N。

进一步的，所述I/O接插件为：1～200针俄制插头。

由上述技术方案可知，本实用新型所述的一种基于FPGA的开发板，实现了一种开发板替代多种数字插件板，具有结构简单、设计合理、功能稳定、实现成本低和使用灵活方便的有益效果。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的一种基于FPGA的开发板的结构示意图；

图2是本实用新型实施例提供的一种基于FPGA的开发板中FPGA处理器的电路图；

图3是本实用新型实施例提供的一种基于FPGA的开发板中时钟电路的电路图；

图4是本实用新型实施例提供的一种基于FPGA的开发板中JTAG接口电路的电路图；

图5是本实用新型实施例提供的一种基于FPGA的开发板中JTAG接口电路的另一种电路图；

图6是本实用新型实施例提供的一种基于FPGA的开发板中电源滤波电路的电路图；

图7是本实用新型实施例提供的一种基于FPGA的开发板中第一转换电路的电路图；

图8是本实用新型实施例提供的一种基于FPGA的开发板中第二转换电路的电路图；

图9是本实用新型实施例提供的一种基于FPGA的开发板中第三转换电路的电路图；

图10是本实用新型实施例提供的一种基于FPGA的开发板中电平转换电路的电路图；

图11是本实用新型实施例提供的一种基于FPGA的开发板中I/O接插件电路的电路图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例提供了一种基于FPGA的开发板，参见图1，该开发板包括：FPGA处理器、JTAG接口电路、时钟电路、电源滤波电路、电源电路、I/O电压转换电路和I/O接插件；

所述JTAG接口电路的输出端与所述FPGA处理器串行输入端相连接，所述JTAG接口电路用于将上位机的数据和指令输入至所述FPGA处理器；

所述时钟电路的输出端与所述FPGA处理器时钟输入端相连接，时钟电路向所述FPGA处理器提供恒定的振荡频率；

所述电源滤波电路与所述FPGA处理器的电源端相连接，所述电源滤波电路用于滤除与所述FPGA处理器电源端相连接的电源中的交流脉冲；

所述电源电路包括：电源电压转换电路；所述电源电压转换电路的输入端与供电电源的输出端相连接，输出端与所述FPGA处理器的电源端相连接；

所述电源电压转换电路对其输入的电压进行转换并输出至FPGA处理器；

所述FPGA处理器的输入/出端与所述I/O电压转换电路的一端相连接，所述I/O电压转换电路的另一端与所述I/O接插件的一端相连接。

在具体实施时，绘制数字插件板的原理图，对原理图进行功能分析，在Quartus软件上编写实现原理图功能的程序，将该程序通过JTAG接口电路烧录至FPGA处理器中。参见图2，FPGA处理器的连接电路图，时钟电路和电源电路向FPGA处理器提供振荡频率和电源，使FPGA处理器处于逻辑控制状态，FPGA处理器根据烧录至其内的程序通过I/O接插件实现对与I/O接插件另一端相连接的仪器的控制及数据输出，达到模拟数字插件板的功能。由于FPGA处理器的输入/出端的接口电平与I/O接插件的接口电平不一致，造成无法FPGA处理器无法直接与I/O接插件相连接，因此设置I/O电压转换电路将所述FPGA处理器输入/出端的电平与所述I/O接插件上的电平进行相互转换。参见图3，时钟电路的输出端与所述FPGA处理器时钟输入端相连接，时钟电路向所述FPGA处理器提供恒定的振荡频率；

通过电源滤波电路对电源电路提供的电源进行滤波，降低了交流电信号的干扰，使FPGA处理器电源端与接地端之间的电压为稳定值，提高了FPGA处理器的稳定性，并降低了FPGA处理器的发热效果。

由于采用FPGA处理器，能够实现半定制电路解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。因此通过JTAG接口电路向FPGA处理器中烧录不同功能的程序，基于FPGA的开发板即可模拟不同功能的数字插件板，所以基于FPGA的开发板可以在在接口一致、机械尺寸一致、功能不同的数字插件板之间的相互替换，实现通用的目的。

从上述描述可知，本实施例提供的一种基于FPGA的开发板，实现了一种开发板替代多种数字插件板，具有结构简单、设计合理、功能稳定、实现成本低和使用灵活方便的有益效果。

在上述实施例的基础上，将上述开发板中的所述FPGA处理器、所述JTAG接口电路、所述时钟电路、所述电源电路、I/O电压转换电路和所述I/O接插件均设置在PCB板的顶层，所述电源滤波电路设置在PCB板的底层。

所述电源滤波电路位于所述FPGA处理器的正下方。

PCB板可以采用单层板或多层板。优选的，PCB选择为二层板，可以在PCB的顶层或底层进行布置器件以及布置走线，节省PCB板上的空间。将电源滤波电路位于FPGA处理器的电源端附近，可以提高电源滤波电路的滤波效果，因此将电源滤波电路设置在PCB板的底层且位于FPGA处理器的正下方，最大限度的提升滤波效果。

在将编写的实现原理图功能的程序烧录至FPGA处理器时，根据FPGA处理器工作方式不同，通过两种JTAG接口电路可以实现将程序烧录至FPGA处理器。参见图4，在采用此种JTAG接口电路，烧录至FPGA处理器程序不可存储，即在FPGA处理器掉电时，需要重新烧录。

参见图5，在采用此种JTAG接口电路，烧录至FPGA处理器程序存储至FPGA处理器的存储器中，当FPGA处理器掉电时，烧录的程序不丢失，重新供电时即可立即启用。由于FPGA处理器的擦写次数有限制，因此根据数字插件板应用的场景选择不同的烧录方式，提高FPGA处理器的使用次数。

参见图6，电源滤波电路包括：设置在FPGA处理器的电源端与接地端之间的滤波电容。由于FPGA处理器上具有多个电源端，在每个电源端与接地端均要设有滤波电容，因此电源滤波电路包括至少一个设置在FPGA处理器的电源端与接地端之间的滤波电容。

FPGA处理器上的电源端主要包括：3.3V电源端、2.5V电源端和1.2V电源端，因此与FPGA处理器相连接的电源电压转换电路则包括三个部分，电源电压转换电路的三个部分的输出端分别输入3.3V电压、2.5V电压和1.2V电压，具体包括一下三个部分：

第一转换电路，参见图7，用于将供电电源输入的电压转为3.3V电压；第一转换电路的输出端与所述FPGA处理器上的3.3V电源端相连接；

第二转换电路，参见图8，用于将供电电源输入的电压转为2.5V电压；第二转换电路的输出端与所述FPGA处理器上的2.5V电源端相连接；

第三转换电路，参见图9，用于将供电电源输入的电压转为1.2V电压，第三转换电路的输出端与所述FPGA处理器上的1.2V电源端相连接。

由于FPGA处理器输入/出端的电平为3.3V，I/O接插件另一端连接的仪器的常用电平为TTL电平，即电压为5V。因此需要将FPGA处理器的输入/出端与I/O接插件之间的电平进行转换。在本实施例中，参见图10，采用电平转换芯片74ALVC164245实现将所述FPGA处理器输入/出端的电平与所述I/O接插件上的电平进行相互转换。为了提高基于FPGA开发板的应用性、以及提高FPGA开发板的控制功能，选用FPGA处理器具体型号EP3C16Q240C8N、EP1K100QI208-2或EP10K50QI240-2N，通过FPGA处理器控制多个与输入/出端相连接的I/O接插件上的仪器，能够充分提高FPGA开发板的控制功能以及应用性。I/O接插件选择为1至200针俄制插头，该I/O接插件最多可以控制200个器件的引脚，提高FPGA的控制功能。根据I/O接插件选择不同针的俄制插头，电平转换芯片则选择不同片数来对不同针的引脚接口的电压进行转换。在本实施例中，参见图11，I/O接插件选择型号为CON-144P-RUSS0的接插件，该接插件为144针俄制插头，是与某型装备直接连接的重要结构件。因此，在采用电平转换芯片74ALVC164245进行电平转换时，至少需要9片74ALVC164245芯片并采用相同的连接方式，才能够实现对144针俄制插头的I/O接口进行电平转换。相同的连接方式是指74ALVC164245芯片通过电阻与FPGA相连接，但是连接在FPGA上的引脚不相同。

从上述描述可知，本实用新型实施例提供的基于FPGA的开发板，采用FPGA处理器，能够实现半定制电路解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。因此通过JTAG接口电路向FPGA处理器中烧录不同功能的程序，基于FPGA的开发板即可模拟不同功能的数字插件板，所以基于FPGA的开发板可以在在接口一致、机械尺寸一致、功能不同的数字插件板之间的相互替换，实现通用的目的。

本实用新型的说明书中，说明了大量具体细节。然而能够理解的是，本实用新型的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。类似地，应当理解，为了精简本实用新型公开并帮助理解各个实用新型方面中的一个或多个，在上面对本实用新型的示例性实施例的描述中，本实用新型的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释呈反映如下意图：即所要求保护的本实用新型要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，实用新型方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本实用新型的单独实施例。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。本实用新型并不局限于任何单一的方面，也不局限于任何单一的实施例，也不局限于这些方面和/或实施例的任意组合和/或置换。而且，可以单独使用本实用新型的每个方面和/或实施例或者与一个或更多其他方面和/或其实施例结合使用。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围，其均应涵盖在本实用新型的权利要求和说明书的范围当中。