一种显示面板、显示装置及其驱动方法与流程

本发明涉及显示技术领域，尤其涉及一种显示面板、显示装置及其驱动方法。

背景技术：

现今显示市场中，LCD(Liquid Crystal Display，液晶显示装置)和OLED(Organic Light Emitting Diode，有机发光二极管)显示装置占据着主导地位。随着智能穿戴、移动应用等技术的发展，对显示装置的功耗提出了更高要求。

示例的，像素内存储单元(Memory in Pixel，MIP)显示技术作为一种新型MIP LCD显示技术，由于具有无需改变LCD工艺、无需新型材料开发、结构简单、成本低等特点，具有广阔的发展前景。

然而，现有技术中采用新型MIP LCD显示技术的产品，普通的产品中(以产品中包括三种基色的亚像素为例)，一个亚像素只能显示一种亮度，产品只能实现两种颜色的变换。即使高档的产品中也只能够实现一个亚像素显示两种亮度或者四种亮度，产品能够实现8种颜色的变换或者64种颜色的变换。这样一来，采用新型MIP LCD显示技术的产品的显示色数较少，产品的色彩表现仍有较大的欠缺。

技术实现要素：

本发明的实施例提供一种显示面板、显示装置及其驱动方法，可改善现有技术中因单个亚像素可显示的亮度种类较少，导致采用MIP LCD显示技术的显示装置的显示色数较少的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种显示面板，包括多个亚像素，每一所述亚像素包括至少三个显示单元，每一个所述显示单元对应设置有驱动电路单元，所述驱动电路单元用于驱动所述显示单元处于亮态或暗态两种状态；其中，同一所述亚像素的至少三个所述显示单元中，至少两个所述显示单元在亮态下的显示亮度不同。

可选的，至少三个所述显示单元沿所述显示面板的栅线的延伸方向依次排布。

可选的，至少三个所述显示单元沿所述显示面板的数据线的延伸方向依次排布。

可选的，同一所述亚像素中至少三个所述显示单元在亮态下的显示亮度均不相同。

可选的，同一所述亚像素中的至少三个所述显示单元占所述亚像素的比例相同。

可选的，同一所述亚像素中至少三个所述显示单元在亮态下的显示亮度均不相同，且同一所述亚像素中的至少三个所述显示单元占所述亚像素的比例相同。

基于上述，可选的，所述显示单元包括液晶以及用于驱动所述液晶的像素电极和公共电极，多个所述显示单元中的公共电极互相电连接。

可选的，所述驱动电路单元包括数据输入模块和存储模块；所述数据输入模块连接栅线、数据线和第一点，用于在所述栅线上的信号的控制下，将所述数据线上的信号传输至所述第一点；所述存储模块连接所述第一点、所述栅线、第一电压端、第二电压端、第三电压端、第四电压端和所述像素电极，用于在所述第一点、所述栅线上的信号、所述第一电压端和所述第二电压端的控制下，将所述第三电压端的信号或所述第四电压端的信号传输至所述像素电极。

可选的，与同一所述亚像素中的所述显示单元对应设置的多个所述驱动电路单元的第一电压端、第二电压端、第三电压端和栅线分别连接同一电压端，第四电压端和数据线分别连接不同的电压端。

可选的，所述存储模块包括第一锁存单元、第二锁存单元、锁存控制单元以及驱动控制单元；所述第一锁存单元连接所述第一点、所述第一电压端、所述第二电压端以及第二点，用于在所述第一点的控制下，将所述第一电压端的信号或所述第二电压端的信号传输至所述第二点；所述第二锁存单元连接所述第二点、所述第一电压端、所述第二电压端以及所述锁存控制单元，用于在所述第二点的控制下，将所述第一电压端的信号或所述第二电压端的信号传输至所述锁存控制单元；所述锁存控制单元还连接所述栅线以及所述第一点，用于在所述栅线上的信号的控制下，将所述第二锁存单元的信号传输至所述第一点；所述驱动控制单元连接所述第一点、所述第二点、所述第三电压端、所述第四电压端以及所述像素电极，用于在所述第一点的控制下将所述第四电压端的信号传输至所述像素电极或者在所述第二点的控制下将所述第三电压端的信号传输至所述像素电极。

可选的，所述数据输入模块包括第一晶体管；所述第一晶体管的栅极连接所述栅线，第一极连接所述数据线，第二极连接所述第一点。

可选的，所述第一锁存单元包括第二晶体管和第三晶体管，所述第二锁存单元包括第四晶体管和第五晶体管，所述锁存控制单元包括第六晶体管，所述驱动控制单元包括第七晶体管和第八晶体管；所述第二晶体管的栅极连接所述第一点，第一极连接所述第一电压端，第二极连接所述第二点；所述第三晶体管的栅极连接所述第一点，第一极连接所述第二电压端，第二极连接所述第二点；所述第四晶体管的栅极连接所述第二点，第一极连接所述第一电压端，第二极连接所述第六晶体管的第一极；所述第五晶体管的栅极连接所述第二点，第一极连接所述第二电压端，第二极连接所述第六晶体管的第一极；所述第六晶体管的栅极连接所述栅线，第二极连接所述第一点；所述第七晶体管的栅极连接所述第二点，第一极连接所述第三电压端，第二极连接所述像素电极；所述第八晶体管的栅极连接所述第一点，第一极连接所述第四电压端，第二极连接所述像素电极；其中，所述第一晶体管与所述第六晶体管、所述第二晶体管与所述第三晶体管以及所述第四晶体管与所述第五晶体管互为N型和P型晶体管。

第二方面，提供一种显示装置，包括第一方面所述的显示面板。

第三方面，提供一种应用于驱动第二方面所述的显示装置的驱动方法，所述方法包括：逐行扫描所述显示装置中的亚像素；当扫描一行亚像素时，向该行每一亚像素中的各显示单元对应的驱动电路单元的第四电压端和数据线输入不完全相同的电压信号，使各显示单元在亮态下的显示亮度不完全相同，以使得该亚像素按照预设灰阶显示。

可选的，所述显示单元包括液晶以及用于驱动所述液晶的像素电极和公共电极；所述驱动方法还包括：向所述公共电极输入交流电压，第三电压端输入的电压与向所述公共电极输入的交流电压之差为0；与同一所述亚像素中的所述显示单元对应设置的多个所述驱动电路单元的第四电压端输入的电压和向所述公共电极输入的交流电压之差不相等。

本发明实施例提供的显示面板、显示装置及其驱动方法，通过将亚像素划分为多个显示单元，并且每个显示单元由驱动电路单元单独驱动，从而控制亚像素中的多个显示单元在亮态下的显示亮度不完全相同，从而增加了亚像素可显示的灰阶数，使得显示面板的像素至少可以显示216种颜色，很好的改善了现有技术中采用新型MIP LCD显示技术的产品的显示色数较少，产品的色彩表现欠缺的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种显示面板的结构示意图一；

图2为本发明实施例提供的像素的结构示意图；

图3为本发明实施例提供的一种亚像素的灰阶显示示意图；

图4为本发明实施例提供的一种显示面板的结构示意图二；

图5为本发明实施例提供的一种显示面板的结构示意图三；

图6为本发明实施例提供的一种显示单元的结构示意图；

图7为本发明实施例提供的一种驱动电路单元的结构示意图一；

图8为本发明实施例提供的一种驱动电路单元的结构示意图二；

图9为图8所示的驱动电路单元中各模块的具体结构示意图；

图10为驱动图8所示的驱动电路单元时采用的各个信号的时序图；

图11～图14为图8所示的驱动电路单元对应不同情况时的等效电路图；

图15为本发明实施例提供的一种显示装置的驱动方法的流程示意图。

附图标记

10-亚像素；11-显示单元；111-液晶；112-像素电极；113-公共电极；12-驱动电路单元；121-数据输入模块；122-存储模块；1221-第一锁存单元；1222-第二锁存单元；1223-锁存控制单元；1224-驱动控制单元。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种显示面板，如图1所示，包括多个亚像素10，每一亚像素10包括至少三个显示单元11，每一个显示单元11对应设置有驱动电路单元12，驱动电路单元12用于驱动显示单元11处于亮态或暗态两种状态；其中，同一亚像素10的至少三个显示单元11中，至少两个显示单元11在亮态下的显示亮度不同。

需要说明的是，第一，多个亚像素10可以是包含用于显示三种基色的亚像素，也可以是还包括显示白光的亚像素，当然还可以是其他组合。

其中，第一基色、第二基色和第三基色可以互为红色、蓝色和绿色，例如，第一基色为红色、第二基色为黄色、第三基色为红色，当然也可以是其他组合。或者，第一基色、第二基色和第三基色也可以互为青色、品红和黄色，例如，第一基色为青色、第二基色为品红、第三基色为黄色，当然也可以是其他组合。

第二，图1中仅以一个亚像素10包括三个显示单元11进行示意，本发明提供的显示面板不限定于一个亚像素10包括三个显示单元11。

其中，每一个显示单元11对应设置有驱动电路单元12，亚像素10中的显示单元11在驱动电路单元12的驱动下独立显示。

第三，同一亚像素10中的多个显示单元11的大小可以相同，也可以不相同。

第四，同一亚像素10的至少三个显示单元11中，至少两个显示单元11在亮态下的显示亮度不同，是指同一亚像素10的多个显示单元11中至少有两个显示单元11在亮态下的显示亮度不同，最多每个显示单元11在亮态下的显示亮度均不同。

如图2所示，以一个像素进行示例：

第一种情况：图2中示意的亚像素10包括三个显示单元11，每个亚像素10中有两个显示单元11在亮态下的显示亮度不同。以用于显示绿色的亚像素进行示意，三个显示单元11(G1、G2、G3)中G1和G2在亮态下的显示亮度相同，用于显示绿色的亚像素可以显示6种灰阶(Gray level)：

Gray level 0：G1、G2、G3均为暗态。

Gray level 1：G1(G2)为亮态，G2(G1)、G3为暗态。

Gray level 2：G3为亮态，G1、G2为暗态。

Gray level 3：G1、G2为亮态，G3为暗态。

Gray level 4：G1(G2)、G3为亮态，G2(G1)为暗态。

Gray level 5：G1、G2、G3均为亮态。

这样一来，一个亚像素可以显示6种灰阶，一个像素可以显示6×6×6＝216种颜色。

第二种情况：图2中示意的亚像素10包括三个显示单元11，每个亚像素10中的显示单元11在亮态下的显示亮度均不同。以用于显示绿色的亚像素进行示意，三个显示单元11(G1、G2、G3)在亮态下的显示亮度均不同，用于显示绿色的亚像素可以显示8种灰阶，如图3中的(0)～(7)所示：

从图3中的(7)可以看出G1、G2、G3在亮态下的显示亮度。

Gray level 0：G1、G2、G3均为暗态。

Gray level 1：G1为亮态，G2、G3为暗态。

Gray level 2：G2为亮态，G1、G3为暗态。

Gray level 3：G3为亮态，G1、G2为亮态。

Gray level 4：G1、G2为亮态，G3为暗态。

Gray level 5：G1、G3为亮态，G2为暗态。

Gray level 6：G2、G3为亮态，G1为暗态。

Gray level 7：G1、G2、G3均为亮态。

这样一来，一个亚像素可以显示8种灰阶，一个像素可以显示8×8×8＝512种颜色。

本发明实施例提供的显示面板，通过将亚像素10划分为多个显示单元11，并且每个显示单元11由驱动电路单元12单独驱动，从而控制亚像素10中的多个显示单元11在亮态下的显示亮度不完全相同，从而增加了亚像素10可显示的灰阶数，使得显示面板的像素至少可以显示216种颜色，很好的改善了现有技术中采用新型MIP LCD显示技术的产品的显示色数较少，产品的色彩表现欠缺的问题。

可选的，如图4所示，至少三个显示单元11沿显示面板的栅线的延伸方向依次排布。

由于在显示过程中，一个亚像素10中的多个显示单元11需要同时驱动，因此将至少三个显示单元11沿显示面板的栅线的延伸方向依次排布可以减少栅线的设置数量，一条栅线驱动一行亚像素中的所有显示单元11。

可选的，如图5所示，至少三个显示单元11沿显示面板的数据线的延伸方向依次排布。

此处，由于在显示过程中，一个亚像素10中的多个显示单元11需要同时驱动，每个显示单元11需要同时输入栅极驱动信号，图中示意了一条栅线驱动一组显示单元11，同一亚像素10中的三条栅线可以连接同一信号端，也可以分别连接信号端。当然，也可以通过合理规划栅线的路径来减少栅线的数量。

为了增加显示面板的显示色数，优选的，同一亚像素10中至少三个显示单元11在亮态下的显示亮度均不相同。

为了提高显示效果，优选的，同一亚像素10中的至少三个显示单元11占亚像素10的比例相同。

也就是说，同一亚像素10中的至少三个显示单元11的面积相等，将一个亚像素10均分。

基于上述，优选的，如图6所示，显示单元11包括液晶111以及用于驱动液晶111的像素电极112和公共电极113，多个显示单元11中的公共电极113互相电连接。

也就是说，通过将一个亚像素10中的像素电极划分成多块，并向不同的像素电极传输不同的信号，从而控制显示单元11显示不同的亮度，其中，显示单元11的结构与现有技术中亚像素的结构相同。当然，图6中亚像素的结构仅为示意，不做限定。

优选的，如图7所示，驱动电路单元12包括数据输入模块121和存储模块122。

数据输入模块121连接栅线Gate、数据线Data和第一点A，用于在栅线Gate上的信号的控制下，将数据线Data上的信号传输至第一点A。

存储模块122连接第一点A、栅线Gate、第一电压端V1、第二电压端V2、第三电压端V3、第四电压端V4和像素电极，用于在第一点A、栅线Gate上的信号、第一电压端V1和第二电压端V2的控制下，将第三电压端V3的信号或第四电压端V4的信号传输至像素电极。

本发明提供的显示面板的驱动电路单元12包括存储模块122，数据线Data不传输新的信号的状态下，在存储模块122的作用下，可使显示单元11保持当前画面的显示，使显示面板具有像素自刷新功能，实现数据传输低速率驱动，刷新频率可降低至1Hz，降低显示面板的功耗。

进一步具体的，如图8所示，存储模块122包括第一锁存单元1221、第二锁存单元1222、锁存控制单元1223以及驱动控制单元1224。

第一锁存单元1221连接第一点A、第一电压端V1、第二电压端V2以及第二点B，用于在第一点A的控制下，将第一电压端V1的信号或第二电压端V2的信号传输至第二点B。

第二锁存单元1222连接第二点B、第一电压端V1、第二电压端V2以及锁存控制单元1223，用于在第二点B的控制下，将第一电压端V1的信号或第二电压端V2的信号传输至锁存控制单元1223。

锁存控制单元1223还连接栅线Gate以及第一点A，用于在栅线Gate上的信号的控制下，将第二锁存单元1222的信号传输至第一点A。

驱动控制单元1224连接第一点A、第二点B、第三电压端、第四电压端V4以及像素电极，用于在第一点A的控制下将第四电压端V4的信号传输至像素电极或者在第二点B的控制下将第三电压端V3的信号传输至像素电极。

进一步具体的，如图9所示，数据输入模块包括第一晶体管M1。

第一晶体管M1的栅极连接栅线Gate，第一极连接数据线Data，第二极连接第一点A。

需要说明的是，数据输入模块还可以包括并联的多个第一晶体管M1。上述仅仅是对数据输入模块的举例说明，其它与该数据输入模块功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

如图9所示，第一锁存单元1221包括第二晶体管M2和第三晶体管M3。

第二晶体管M2的栅极连接第一点A，第一极连接第一电压端V1，第二极连接第二点B。

第三晶体管M3的栅极连接第一点A，第一极连接第二电压端V2，第二极连接第二点B。

需要说明的是，第一锁存单元1221还可以包括与第二晶体管M2并联的多个开关晶体管、和/或与第三晶体管M3并联的多个开关晶体管。上述仅仅是对第一锁存单元1221的举例说明，其它与第一锁存单元1221功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

如图9所示，第二锁存单元1222包括第四晶体管M4和第五晶体管M5。

第四晶体管M4的栅极连接第二点B，第一极连接第一电压端V1，第二极连接第六晶体管M6的第一极。

第五晶体管M5的栅极连接第二点B，第一极连接第二电压端V2，第二极连接第六晶体管M6的第一极。

需要说明的是，第二锁存单元1222还可以包括与第四晶体管M4并联的多个开关晶体管、和/或与第五晶体管M5并联的多个开关晶体管。上述仅仅是对第二锁存单元1222的举例说明，其它与第二锁存单元1222功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

如图9所示，锁存控制单元1223包括第六晶体管M6。

第六晶体管M6的栅极连接栅线Gate，第二极连接第一点A。

需要说明的是，锁存控制单元1223还可以包括与第六晶体管M6并联的多个开关晶体管。上述仅仅是对锁存控制单元1223的举例说明，其它与锁存控制单元1223功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

如图9所示，驱动控制单元1224包括第七晶体管M7和第八晶体管M8。

第七晶体管M7的栅极连接第二点B，第一极连接第三电压端V3，第二极连接像素电极。

第八晶体管M8的栅极连接第一点A，第一极连接第四电压端V4，第二极连接像素电极。

需要说明的是，驱动控制单元1224还可以包括与第七晶体管M7并联的多个开关晶体管、和/或与第八晶体管M8并联的多个开关晶体管。上述仅仅是对驱动控制单元1224的举例说明，其它与驱动控制单元1224功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

其中，第一晶体管M1与第六晶体管M6、第二晶体管M2与第三晶体管M3以及第四晶体管M4与第五晶体管M5互为N型和P型晶体管。

以上，需要说明的是，上述晶体管的第一极可以是漏极、第二极可以是源极；或者，第一极可以是源极、第二极可以是漏极。本发明实施例对此不作限制。

此外，根据晶体管导电方式的不同，可以将上述像素电路中的晶体管分为增强型晶体管和耗尽型晶体管。本发明实施例对此不作限制。

图9中以第二晶体管M2、第四晶体管M4以及第六晶体管M6为P型晶体管，其他晶体管为N型晶体管进行示意，其中，第一电压端V1为输入高电平VDD，第二电压端V2输入低电平VSS或者接地、第三电压端V3V3输入的信号与公共电极上的信号差为0V(使显示单元11处于暗态)、第四电压端V4输入驱动信号(使显示单元11处于亮态)，其中，不同的显示单元11连接的第四电压端V4输入的信号不完全相同。

基于上述对各模块具体电路的描述，以下结合图10-图14对上述驱动电路单元的具体驱动过程进行详细的说明。

需要说明的是，以第二晶体管M2、第四晶体管M4以及第六晶体管M6为P型晶体管，其他晶体管为N型晶体管进行示意，其中，第一电压端V1为输入高电平VDD，第二电压端V2输入低电平VSS或者接地、第三电压端V3V3输入的信号与公共电极上的信号差为0V、第四电压端V4输入驱动信号进行示例，并且，这里的高、低仅表示输入的电压之间的相对大小关系。

显示单元11处于亮态：栅线Gate输入高电平信号，数据线Data输入高电平信号，基于此，图9所示的驱动电路单元的等效电路图如图11所示，第一晶体管M1开启，数据线Data上的高电平信号传输至第一点A，控制第八晶体管M8开启，将第四电压端V4输入的驱动信号传输至像素电极，像素电极和公共电极上的压差驱动液晶偏转，控制显示单元11处于亮态(处于截止状态的晶体管以打“×”表示)。

与此同时，栅线Gate和数据线Data上输入低电平信号，基于此，图9所示的驱动电路单元的等效电路图如图12所示，第六晶体管M6开启，第一点A的高电平信号控制第三晶体管M3开启，第二电压端V2的低电平经第三晶体管M3传输至第二点B，控制第四晶体管M4开启，第一电压端V1的高电平经第四晶体管M4和第六晶体管M6传输至第一点A，从而控制第八晶体管M8保持开启，以使显示单元11保持亮态。

显示单元11处于暗态：栅线Gate输入高电平信号，数据线Data输入低电平信号，基于此，图9所示的驱动电路单元的等效电路图如图13所示，第一晶体管M1开启，数据线Data上的低电平信号传输至第一点A，控制第二晶体管M2开启，第一电压端V1的高电平信号经第二晶体管M2传输至第二点B，控制第七晶体管M7开启，第三电压端V3的信号经第七晶体管M7传输至像素电极，像素电极和公共电极上的压差为0V，控制显示单元11处于暗态。

与此同时，栅线Gate输入低电平信号，数据线Data输入低电平信号，基于此，图9所示的驱动电路单元的等效电路图如图14所示，第六晶体管M6开启，第二点B的高电平控制第五晶体管M5开启，第二电压端V2的低电平经第五晶体管M5和第六晶体管M6传输至第一点A，从而使第二晶体管M2和第七晶体管M7保持开启状态，控制显示单元11保持暗态。

如图10所示，三个显示单元11第四电压端V4的电压分别用V4-1、V4-2、V4-3表示，第四电压端V4输入的电压不同，显示单元显示的亮度则不同。

优选的，与同一亚像素10中的显示单元11对应设置的多个驱动电路单元12的第一电压端V1、第二电压端V2、第三电压端V3和栅线Gate分别连接同一电压端，第四电压端V4和数据线Data分别连接不同的电压端。

每个亚像素10中的驱动电路单元12的第一电压端V1输入的信号相同且同步，因此，为了简化结构，可以连接在同一电压端上。同理，每个亚像素10中的驱动电路单元12的第二电压端V2，可以连接在同一电压端上；每个亚像素10中的驱动电路单元12的第三电压端V3，可以连接在同一电压端上，每个亚像素10中的驱动电路单元12的栅线Gate，可以连接在同一信号端上。每个驱动电路单元12的数据线Data独立传输信号，第四电压端V4亦是独立传输信号。

本发明实施例还提供一种显示装置，包括上述显示面板。

本发明实施例提供的显示装置的有益效果与上述显示面板的有益效果相同，此处不再赘述。

本发明实施例还提供一种显示装置的驱动方法，如图15所示，该方法包括：

S101、逐行扫描显示装置中的亚像素10。

S102、当扫描一行亚像素10时，向该行每一亚像素中10的各显示单元11对应的驱动电路单元12的第四电压端V4和数据线Data输入不完全相同的电压信号，使各显示单元11在亮态下的显示亮度不完全相同，以使得该亚像素10按照预设灰阶显示。

这样一来，对于每一亚像素10而言，通过向该行每一亚像素10中的各显示单元11分别输入驱动信号，控制不同显示单元11显示不同的亮度，使该亚像素10按照预设的灰阶显示，并且每一亚像素10的灰阶的种类较现有技术多，使得显示装置的色彩更为丰富。

本发明提供的具有特殊亚像素10结构的显示装置和特殊的驱动波形相结合，可实现更好的色彩表现。

进一步的，如图10所示，该驱动方法还包括：

向公共电极113输入交流电压，第三电压端V3输入的电压与向公共电极113输入的交流电压之差为0。

与同一亚像素10中的显示单元11对应设置的多个驱动电路单元12的第四电压V4端输入的电压和向公共电极113输入的交流电压之差不相等。

其中，第三电压端V3可以与向公共电极113输入信号的信号端连接。

此处，通过向公共电极113输入交流电压，使得像素电极112与公共电极113的压差变化幅度减小，可进一步降低功耗。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。