本发明涉及显示技术领域，尤其涉及一种阵列基板及其驱动方法、显示装置。
背景技术：
为了实现显示装置的窄边框设计，一般是采用阵列基板行驱动(gatedriveronarray，goa)技术将栅极驱动电路集成在阵列基板上，从而无需在显示装置的一侧再单独设置的栅极驱动芯片。
相关技术的阵列基板上设置有阵列排布的多个像素单元，且每个像素单元包括一个驱动晶体管。相应的，该阵列基板上可以设置有多条沿第一方向延伸的栅线，以及多条沿第二方向延伸的数据线，该第一方向与该第二方向垂直。其中，每条栅线与一行像素单元中的驱动晶体管连接，用于为该行像素单元中的驱动晶体管提供栅极驱动信号；每列数据线与一列像素单元中的驱动晶体管连接，用于为该列像素单元中的驱动晶体管提供数据信号。
但是，相关技术中的阵列基板中需要为每列像素单元设置一条数据线，当显示面板的分辨率较高时，显示面板中所需设置的数据线数量较多，占用的布线空间较大，不利于窄边框显示面板的实现。
技术实现要素：
本发明提供了一种阵列基板及其驱动方法、显示装置，可以解决相关技术中显示面板所需设置的数据线数量较多，占用的布线空间较大，不利于窄边框显示面板的实现的问题。所述技术方案如下：
第一方面，提供了一种阵列基板，所述阵列基板上设置有多条数据线以及多条栅线，所述多条数据线与所述多条栅线交叉围成多个阵列排布的像素区域；
每个所述像素区域中设置有一个驱动晶体管；
所述阵列基板上设置的多个阵列排布的驱动晶体管包括与所述多条数据线一一对应的多组晶体管，每组晶体管包括至少两列驱动晶体管；
所述多条数据线中，每条数据线与对应的一组晶体管中的第一列驱动晶体管中每个驱动晶体管的第一极连接；
每组晶体管中，每一列驱动晶体管中的每个驱动晶体管的第二极与下一列驱动晶体管中，上一行或者下一行的驱动晶体管的第一极连接。
可选的，所述阵列基板上还设置有栅极驱动电路；
所述栅极驱动电路分别与所述多条栅线中的每条栅线连接。
可选的，所述多条数据线与位于阵列基板一侧的源极驱动电路连接；
所述栅极驱动电路设置在所述阵列基板上与所述源极驱动电路相对的一侧，且所述栅极驱动电路通过多条连接线，与所述多条栅线一一对应连接；
其中，每条所述连接线的延伸方向与所述数据线的延伸方向平行。
可选的，每组晶体管包括三列驱动晶体管。
可选的，每组晶体管中，每一列驱动晶体管中除第一行的驱动晶体管之外，每个驱动晶体管的第二极与下一列驱动晶体管中，上一行的驱动晶体管的第一极连接；
或者，每组晶体管中，每一列驱动晶体管中除最后一行的驱动晶体管之外，每个驱动晶体管的第二极与下一列驱动晶体管中，下一行的驱动晶体管的第一极连接。
第二方面，提供了一种阵列基板的驱动方法，应用于如第一方面所述的阵列基板中，所述方法包括：多个驱动周期；
在每个驱动周期中，相邻的n行栅线输出栅极驱动信号，驱动与所述n行栅线连接的驱动晶体管开启，所述n为所述阵列基板上设置的多组晶体管中，每组晶体管所包括的驱动晶体管的列数；
每条数据线输出数据信号，为处于开启状态的驱动晶体管所连接的像素电极充电；
其中，相邻的两个驱动周期中，第一驱动周期所对应的n行栅线中的第一行栅线，与第二驱动周期所对应的n行栅线中的第一行栅线间隔一行，n为大于1的整数。
可选的，每个驱动周期包括：n个驱动阶段；
在第n个驱动阶段中，所述相邻的n行栅线中的前n-n+1行栅线输出栅极驱动信号；
其中，n为不大于n的整数。
可选的，每组晶体管包括三列驱动晶体管；每个驱动周期包括：三个驱动阶段；
在第一个驱动阶段中，所述相邻的三行栅线输出栅极驱动信号；
在第二个驱动阶段中，所述相邻的三行栅线中的前两行栅线输出栅极驱动信号；
在第三个驱动阶段中，所述相邻的三行栅线中的第一行栅线输出栅极驱动信号。
第三方面，提供了一种显示装置，其所述显示装置包括如第一方面所述的阵列基板。
可选的，所述显示装置还包括：源极驱动电路和时序控制器；
所述源极驱动电路与所述阵列基板中的多条数据线连接；
所述时序控制器分别与所述源极驱动电路和所述阵列基板中的栅极驱动电路连接。
本发明提供的技术方案带来的有益效果是：
综上所述，本发明提供了一种阵列基板及其驱动方法、显示装置，其中该阵列基板上设置的多个阵列排布的驱动晶体管包括与多条数据线连接的多组晶体管，每组晶体管包括至少两列驱动晶体管，由于每一列驱动晶体管中的每个驱动晶体管的第二极可以与下一列驱动晶体管中，上一行或者下一行的驱动晶体管的第一极连接，因此每条数据线只需要与该一组晶体管中的第一列驱动晶体管连接，即可以实现对该组晶体管中的每个驱动晶体管提供数据信号，从而减少了阵列基板上所需设置的数据线的数量，数据线所需的布线空间减小，更加有利于窄边框显示面板的实现。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板的结构示意图；
图2是本发明实施例提供的一种阵列基板的驱动方法的流程图；
图3是本发明实施例提供的一种阵列基板的驱动方法的时序图；
图4是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，将其中源极称为第一极，漏极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本发明实施例所采用的开关晶体管可以为p型开关晶体管和n型开关晶体管中的任一种，其中，p型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，n型开关晶体管在栅极为高电平时导通，在栅极为低电平时截止。
图1是本发明实施例提供的一种阵列基板的结构示意图，如图1所示，该阵列基板上设置有多条数据线，如图1中示出的数据线s1、s2及s3；以及多条栅线，如图1中示出的栅线g1至栅线g6。该多条数据线与多条栅线可以交叉围成多个阵列排布的像素区域00。
该每个像素区域00中可以均设置有一个驱动晶体管，如图1中示出的驱动晶体管m11。相应的，该多个像素区域内设置的驱动晶体管可以阵列排布在阵列基板上。该多个阵列排布的驱动晶体管可以划分为与多条数据线一一对应的多组晶体管，每组晶体管01可以包括至少两列驱动晶体管。例如，图1所示的阵列基板中，每组晶体管01可以包括三列驱动晶体管。
如图1所示，该多条数据线中的每条数据线可以与对应的一组晶体管01中的第一列驱动晶体管中的每个驱动晶体管的第一极连接，如图1中的数据线s1可以与第一组晶体管01中的第一列驱动晶体管中的每个驱动晶体管的第一极连接。该每条数据线可以为与其连接的一列驱动晶体管中的每个驱动晶体管提供数据信号。
该每个像素区域00中的一个驱动晶体管m可以均与一个像素电极连接，例如图1中第一行第一列的驱动晶体管m11可以与像素电极p11连接。该驱动晶体管m11在栅线g1的驱动下开启时，数据线s1可以向该像素电极p11中输入数据信号，从而为该像素电极充电。
为了使得该每组晶体管01中的其他列驱动晶体管也能够接收到数据信号，在本发明实施例中，参考图1，该每组晶体管01中，每一列驱动晶体管中的每个驱动晶体管的第二极可以与下一列驱动晶体管中，上一行或者下一行的驱动晶体管的第一极连接。在第一列驱动晶体管接收到数据线输入的数据信号后，可以将该数据信号写入至下一列驱动晶体管的上一行的驱动晶体管中；或者可以将该数据信号写入至下一行的驱动晶体管中。
示例的，在图1所示的阵列基板中，该每组驱动晶体管10可以包括三列驱动晶体管，该第一组驱动晶体管10中的第一列驱动晶体管中每个驱动晶体管的第二极可以与第二列驱动晶体管中上一行驱动晶体管的第一极连接。例如，图1中第三行第一列的驱动晶体管m31的第二极可以与第二行第二列的驱动晶体管m22的第一极连接，该第二行第二列的驱动晶体管m22的第二极可以再与该第一行第三列的驱动晶体管m13的第一极连接。因此，该第一列驱动晶体管中的驱动晶体管m31可以将数据线s1写入的数据信号先写入至驱动晶体管m22中，然后该驱动晶体管m22可以再将该数据信号写入至驱动晶体管m13中。从而使得该一条数据线s1即可以同时为三个驱动晶体管提供数据信号。
综上所述，本发明实施例提供的阵列基板上设置的多个阵列排布的驱动晶体管包括与多条数据线连接的多组晶体管，每组晶体管包括至少两列驱动晶体管，由于每一列驱动晶体管中的每个驱动晶体管的第二极可以与下一列驱动晶体管中，上一行或者下一行的驱动晶体管的第一极连接，因此每条数据线只需要与该一组晶体管中的第一列驱动晶体管连接，即可以实现对该组晶体管中的每个驱动晶体管提供数据信号，从而减少了阵列基板上所需设置的数据线的数量，数据线所需的布线空间减小，更加有利于窄边框显示面板的实现。
在本发明实施例中，参考图1，该阵列基板上可以设置有栅极驱动电路10，且该栅极驱动电路10可以分别与多条栅线中的每条栅线连接，如图1中的栅极驱动电路10可以分别与栅线g1至栅线g6连接。该栅极驱动电路可以通过该每条栅线为阵列基板上设置的多个阵列排布的驱动晶体管提供栅极驱动信号，从而控制该多个驱动晶体管开启或者关断。
进一步的，参考图1可以看出，该阵列基板的一侧还可以设置有源极驱动电路20，该阵列基板上的多条数据线可以与该源极驱动电路20连接，如图1中的数据线s1、s2和s3可以与该源极驱动电路20连接。该源极驱动电路20可以通过该多条数据线为阵列基板上的各列驱动晶体管提供数据信号，从而控制该多个驱动晶体管将数据信号写入至与其连接的像素电极中。
为了进一步使得显示面板的边框更窄，如图1所示，该栅极驱动电路10可以设置在该阵列基板上与源极驱动电路20相对的一侧，也即是，该栅极驱动电路10可以设置在阵列基板的显示区域远离源极驱动电路20的一侧。该阵列基板的其他两侧(例如图1所示的阵列基板的左右两侧)仅需要布置地线、公共电极、起始信号线和时钟信号线(图1中未示出)。
本发明实施例通过将该栅极驱动电路10设置在源极驱动电路20相对的一侧，可以使得该阵列基板的其他两侧(例如图1所示的阵列基板的左右两侧)无需设置该栅极驱动电路10和该源极驱动电路20，减小了阵列基板左右两侧的边框面积，更加有利于窄边框显示面板的实现。
在本发明实施例中，阵列基板上设置的多条数据线可以沿第一方向x延伸，该阵列基板上设置的多条栅线可以沿第二方向y延伸，且该第一方向x与该第二方向y垂直。参考图1，该源极驱动电路20设置在多个数据线的一端，且垂直于该多条数据线设置，即平行于该多条栅线设置；由于栅极驱动电路10与该源极驱动电路20相对设置，因此该栅极驱动电路10也平行于该多条栅线设置。
为了保证栅极驱动电路10与各条栅线的有效连接，以及尽量减少阵列基板中的布线，该阵列基板上还可以设置有多条连接线，如图1中的连接线l1至连接线l4。该栅极驱动电路10可以通过多条连接线，与多条栅线一一对应连接。例如，图1所示的阵列基板中的栅极驱动电路10可以通过一条连接线l1与栅线g1连接。从图1可以看出，该每条连接线的延伸方向与数据线的延伸方向x平行。
可选的，参考图1，该每组晶体管可以包括三列驱动晶体管。相应的，该每组晶体管中，每一列驱动晶体管中除第一行的驱动晶体管之外，每个驱动晶体管的第二极可以与下一列驱动晶体管中，上一行的驱动晶体管的第一极连接。或者，每组晶体管中，每一列驱动晶体管中除最后一行的驱动晶体管之外，每个驱动晶体管的第二极与下一列驱动晶体管中，下一行的驱动晶体管的第一极连接。
示例的，如图1所示，该第一组晶体管01中的第一列驱动晶体管中的每个驱动晶体管的第一极可以均与一条栅线s1连接；该第一列驱动晶体管中除第一行的驱动晶体管之外，每个驱动晶体管的第二极可以均与第二列驱动晶体管中每个驱动晶体管的第一极连接，也即是如图1中第二行第一列的驱动晶体管m21的第二极可以与第一行第二列驱动晶体管m12的第一极连接；该第二列驱动晶体管中除第一行的驱动晶体管之外，每个驱动晶体管的第二极可以均与第三列驱动晶体管中每个驱动晶体管的第一极连接，也即是如图1中第二行第二列驱动晶体管m22的第二极可以与第一行第三列驱动晶体管m13的第一极连接。
由于该数据线仅需要与三列驱动晶体管中的第一列驱动晶体管的第一极连接，即可以将数据信号写入至该三列晶体管的每个驱动晶体管中，节省了2/3的数据线的布线空间，且该节约出来的2/3的数据线的布线空间足够布置与栅线连接的连接线，且本发明实施例提供的阵列基板的充电时间可以达到传统阵列基板的充电时间的1/3，充电时间较快。
示例的，假设显示面板的分辨率为1920×1200，也即是该显示面板的阵列基板中的数据线为1920根，栅线为1200根，则可以节约出来的数据线的布置数量即为1920×2＝3840根，该阵列基板中节约出来的该布线空间足够布置与栅线连接的连接线；或者假设显示面板的分辨率为1200×1920，也即是该阵列基板中的数据线为1200根，栅线为1920根，则可以节约出来的数据线的布置数量即为1200×2＝2400根，该阵列基板中节约出来的该布线空间也足够布置与栅线连接的连接线。
在本发明实施例中，该多条栅线和不同列像素之间第一极与第二极的连接线可以设置在阵列基板中的栅极金属层，该多条数据线和多条连接线可以设置在阵列基板中的源漏极金属层。
综上所述，本发明实施例提供的阵列基板上设置的多个阵列排布的驱动晶体管包括与多条数据线连接的多组晶体管，每组晶体管包括至少两列驱动晶体管，由于每一列驱动晶体管中的每个驱动晶体管的第二极可以与下一列驱动晶体管中，上一行或者下一行的驱动晶体管的第一极连接，因此每条数据线只需要与该一组晶体管中的第一列驱动晶体管连接，即可以实现对该组晶体管中的每个驱动晶体管提供数据信号，从而减少了阵列基板上所需设置的数据线的数量，数据线所需的布线空间减小，更加有利于窄边框显示面板的实现。
图2是本发明实施例提供的一种阵列基板的驱动方法流程图，可以应用于图1所示的阵列基板中，如图2所示，该方法可以包括：多个驱动周期。
步骤201、在每个驱动周期中，相邻的n行栅线输出栅极驱动信号，驱动与n行栅线连接的驱动晶体管开启。
其中，n为阵列基板上设置的多组晶体管中，每组晶体管所包括的驱动晶体管的列数。示例的，假设如图1所示，阵列基板上设置的多组晶体管中的每组晶体管包括3列驱动晶体管，也即是n＝3。则在每个驱动周期中，相邻的三行栅线输出栅极驱动信号，驱动与该三行栅线连接的驱动晶体管开启。
步骤202、每条数据线输出数据信号，为处于开启状态的驱动晶体管所连接的像素电极充电。
其中，相邻的两个驱动周期中，第一驱动周期所对应的n行栅线中的第一行栅线，与第二驱动周期所对应的n行栅线中的第一行栅线间隔一行，n为大于1的整数。
示例的，假设n＝3，则在相邻的两个驱动周期中，第一驱动周期所对应的三行栅线中的第一行栅线与第二驱动周期对应的三行栅线中的第一行栅线间隔一行。例如，对于图1所示的阵列基板，第一驱动周期所对应的三行栅线中的第一行栅线为栅线g1，则第二驱动周期所对应的三行栅线中的第一行栅线即为栅线g2。
综上所述，本发明实施例提供的阵列基板的驱动方法，由于该阵列基板的每条数据线可以实现对每组驱动晶体管中的至少两列驱动晶体管提供数据信号，因此有效节约了阵列基板的充电时间，进一步降低了阵列基板的功耗。
在本发明实施例中，该每个驱动周期包括可以包括n个驱动阶段，在该n个驱动阶段中的第n个驱动阶段中，相邻的n行栅线中的前n-n+1行栅线输出栅极驱动信号，其中n为不大于n的整数。
示例的，假设如图1所示，该阵列基板上设置的每组晶体管共包括三列晶体管，则该每个驱动周期即可以包括三个(即n＝3)驱动阶段。在该第一个驱动阶段中，相邻的三行栅线均输出栅极驱动信号；在该第二个驱动阶段中，相邻的三行栅线中的前两行栅线输出驱动信号，也即是第一行和第二行栅线输出栅极驱动信号，第三行栅线停止输出栅极驱动信号；在该第三个驱动阶段中，相邻的三行栅线中的第一行栅线输出栅极驱动信号，第二行栅线和第三行栅线停止输出栅极驱动信号。
图3是本发明实施例提供的一种阵列基板栅极驱动电路的时序图，以图1所示的阵列基板为例，并以阵列基板中每个驱动晶体管为n型晶体管，详细介绍本发明实施例提供的阵列基板的驱动原理。
如图3所示，在第一个驱动周期t1的第一个驱动阶段t11中，相邻的三行栅线g1、g2和g3均输出栅极驱动信号，该相邻三行栅线驱动与该三行栅线连接的驱动晶体管开启，也即是，第一行驱动晶体管、第二行驱动晶体管和第三行驱动晶体管开启；而其他行栅线不输出栅极驱动信号，其他行驱动晶体管均关断。此时，如表1所示，假设源极驱动电路20输出的是第一行第三列像素电极p13对应的数据信号，则数据线s1可以先将该像素电极p13对应的数据信号写入至像素电极p11、像素电极p21和像素电极p31中。进一步的，该像素电极p21可以将该像素电极p13的数据信号写入至像素电极p12中，该像素电极p31可以将该像素电极p13的数据信号写入至像素电极p22和像素电极p13中。由于其他行的驱动晶体管未开启，因此其他行的像素电极无数据信号写入。
在第一个驱动周期t1的第二个阶段t12中，相邻的三行栅线中的前两行栅线g1和g2输出栅极驱动信号，而其他行栅线不输出栅极驱动信号。此时，该第一行驱动晶体管和第二行驱动晶体管开启，其他行驱动晶体管关断。如表1所示，假设源极驱动电路20输出的是第一行第二列像素电极p12对应的数据信号，则数据线s1可以先将该像素电极p12的数据信号写入至像素电极p11和像素电极p21像中，进一步的，该像素电极p21可以将像素电极p12的数据信号写入至像素电极p12中。同时由于在第一个驱动阶段t11中，该像素电极p13、像素电极p22和像素电极p31已经被写入像素电极p13像素电极的数据信号，且在该第二个驱动阶段t12中，该第三行栅线g3已经停止输出栅极驱动信号，因此该像素电极p13、像素电极p22和像素电极p31中的数据信号保持不变；且由于其他行的驱动晶体管还未开启，因此其他行的像素电极无数据信号写入。
在第一个驱动周期t1的第三个驱动阶段t13中，相邻的三行栅线中的第一行栅线g1输出栅极驱动信号，而其他行栅线不输出栅极驱动信号。此时，该第一行驱动晶体管开启，其他行驱动晶体管关断。如表1所示，假设源极驱动电路20输出的是第一行第一列像素电极p11的数据信号，则数据线s1可以将该像素电极p11的数据信号写入至像素电极p11中。同时由于在第一个驱动阶段t11中，该像素电极p13、像素电极p22和像素电极p31已经被写入像素电极p13的数据信号，在第二个驱动阶段t12中，像素电极p21和像素电极p12的已经被写入像素电极p12的数据信号，且在该第三个驱动阶段t13中，该第二行栅线g2和第三行栅线g3已经停止输出栅极驱动信号，因此该像素电极p21和像素电极p12保持像素电极p12的数据信号不变，且该像素电极p13、像素电极p22和像素电极p31保持像素电极p13的数据信号不变。且由于其他行的驱动晶体管还未开启，因此其他行的像素电极无数据信号写入。
表1
相应的，如表1所示，由于在第二个驱动周期t2中，该像素电极p11在第一个驱动周期t1中已被写入像素电极p11的数据信号，该像素电极p12在第一个驱动周期t1中已被写入像素电极p12的数据信号，该像素电极p13在第一个驱动周期t1中已被写入像素电极像素电极p13的数据信号，且在该第二个驱动周期t2中，该第一行驱动晶体管处于关断状态。因此该像素电极p11、像素电极p12和像素电极p13的电压保持不变。
图3中还示出了第二驱动周期t2的三个驱动阶段t21、t22和t23的时序图，以及第三驱动周期t3中的三个驱动阶段t31、t32和t33的时序图。在该第二个驱动周期t2中，栅线g2、g3和g4依次输出栅极驱动信号，在该第三个驱动周期t3中，栅线g3、g4和g5依次输出栅极驱动信号。该第二个驱动周期t2的三个驱动阶段与第三驱动周期t3的三个驱动阶段的驱动方法和第一驱动周期t1的三个驱动阶段的驱动方法相同，本发明实施例在此不再赘述。
需要说明的是，在本发明实施例中，在每个驱动周期的各个驱动阶段中，各条数据线所提供的数据信号可以根据实际情况进行调节，本发明实施例对此不做限定。
综上所述，本发明实施例提供的阵列基板的驱动方法，由于该阵列基板的每条数据线可以实现对每组驱动晶体管中的至少两列驱动晶体管提供数据信号，因此有效节约了阵列基板的充电时间，进一步降低了阵列基板的功耗。
图4是本发明实施例提供的一种显示装置的结构示意图，如图4所示，该显示装置可以包括：如图1所示的阵列基板。
如图4所示，该显示装置中还可以包括源极驱动电路20和时序控制器30，该源极驱动电路20可以与阵列基板中的多条数据线的输入端连接，以便通过该数据线为该像素区域中的像素电极提供数据信号。
该时序控制器30可以分别与该源极驱动电路20和阵列基板中的栅极驱动电路10连接。该时序控制器30可以向该栅极驱动电路10输入垂直起始扫描脉冲信号stv和时钟信号clk；该时序控制器30可以向栅极驱动电路10输入数据信号data、该时钟信号clk、加载信号load和反极性信号pol。
需要说明的是，该显示装置可以为：液晶面板(包括氧化物液晶面板和低温多晶硅液晶面板)、电子纸、oled面板、amoled面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。