本发明涉及一种显示器电路，且特别涉及一种显示面板的驱动集成电路与其扇出补偿方法。
背景技术：
图1绘示了显示面板120的布局示意图。图1所示显示面板120包含了显示区域121与其他区域(边框区域)。显示面板120配置了多条数据线(或称源极线)，例如图1所示数据线ch[1]、…、数据线ch[n-1]、数据线ch[n]、数据线ch[n+1]、…、数据线ch[1026]。驱动集成电路110的多个驱动通道电路以一对一方式分别耦接至显示面板120的数据线ch[1]～ch[1026]。驱动集成电路110可以经由数据线ch[1]～ch[1026]而将多个像素电压(pixelvoltage)传输至在显示区域121的像素单元电路(未绘示)。
基于位置的关系，不同的数据线ch[1]～ch[1026]往往具有不同的长度。随着显示面板120的尺寸的增大，不同数据线之间的长度差异会越大。数据线之间的长度差异造成了阻值差异。数据线的阻值差异会影响像素电压传输至像素单元电路的延迟。当不同数据线之间的阻值差异太大时，往往造成画面显示质量不佳。
技术实现要素：
本发明提供一种驱动集成电路与其扇出补偿方法，以补偿因为数据线的阻值差异所造成的延迟差异。
本发明的实施例提供一种驱动集成电路，用以驱动显示面板。驱动集成电路包括驱动通道电路以及补偿控制电路。驱动通道电路的输出端用以耦接至显示面板的数据线。驱动通道电路用以在正常操作期间输出像素电压以驱动该数据线。驱动通道电路包含补偿元件。补偿元件用以依照设定值来调整驱动通道电路的输出端的输出电阻值、输出转换率或输出时序。补偿控制电路耦接至显示面板的数据线与驱动通道电路的补偿元件。补偿控制电路在初始化期间检测数据线的阻抗信息。补偿控制电路依据阻抗信息对应调整设定值，以及输出该设定值给补偿元件。
本发明的实施例提供一种驱动集成电路的扇出补偿方法。驱动集成电路用以驱动显示面板。扇出补偿方法包括：由驱动通道电路的输出端在正常操作期间输出像素电压，以驱动显示面板的数据线；由补偿控制电路在初始化期间检测数据线的阻抗信息；由补偿控制电路依据阻抗信息对应调整设定值；以及由补偿控制电路输出该设定值给驱动通道电路，以调整该驱动通道电路的该输出端的一输出电阻值、一输出转换率或一输出时序。
基于上述，本发明的诸实施例所提供的驱动集成电路与其扇出补偿方法使用了补偿控制电路。补偿控制电路可以检测面板的数据线的阻抗信息。依据阻抗信息，补偿控制电路可以对应调整驱动集成电路的驱动通道电路的输出端的输出电阻值、输出转换率或输出时序，以补偿因为数据线的阻值差异所造成的延迟差异。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1绘示了显示面板的布局示意图。
图2是依照本发明的一实施例的一种驱动集成电路的电路方块(circuitblock)示意图。
图3是依照本发明的另一实施例的一种驱动集成电路的电路方块示意图。
图4是依照本发明的一实施例说明驱动集成电路的扇出补偿方法的流程示意图。
图5是依照本发明的一实施例说明图2或图3所示补偿控制电路的电路方块示意图。
图6是依照本发明的一实施例说明图5所示电路的信号时序示意图。
图7是依照本发明的一实施例说明图5所示电压vo在充电时间t2的信号波形示意图。
图8是依照本发明的另一实施例说明图5所示电压vo在充电时间t2的信号波形示意图。
图9是依照本发明的一实施例说明图5所示可变电阻与控制器的电路方块示意图。
图10是依照本发明的另一实施例说明图5所示可变电阻与控制器的电路方块示意图。
图11是依照本发明的另一实施例说明图2或图3所示补偿控制电路的电路方块示意图。
图12是依照本发明的又一实施例说明图2或图3所示补偿控制电路的电路方块示意图。
图13是依照本发明的一实施例说明图12所示电路的信号时序示意图。
图14是依照本发明的再一实施例说明图2或图3所示补偿控制电路的电路方块示意图。
【符号说明】
110：驱动集成电路
120：显示面板
121：显示区域
200、300：驱动集成电路
210[1]、210[n]：驱动通道电路
211、213：输出缓冲器
212：可变电阻
220、220[1]、220[n]：补偿控制电路
221、224：充电源电路
222：模拟数字转换器
223、225：控制器
701、702、801、802：曲线
910：转换器
920：编码器
930：锁存器
940：电平偏移器
1040：数字模拟转换器
ch[1]、ch[1026]、ch[n-1]、ch[n]、ch[n+1]：数据线
dr：数字值
gnd：接地电压
isense：电流源
m1：晶体管
pini：初始化期间
pno：正常操作期间
power：系统电源
res、res[1]、res[2]、res[k-1]、res[k]：电阻
rstb：系统重置信号
s410～s440：步骤
sc[1]、sc[n]：设定值
sw1：重置开关
sw2：充电开关
sw3、sw6：检测开关
sw4、sw5：开关
sw[1]、sw[2]、sw[k-1]、sw[k]：开关
t1：重置时间
t2：充电时间
t2a、t2b：时间
t3：检测时间
v1、v2：电压电平
vo：电压
vref：参考电压
vsense：电压源
具体实施方式
在本申请说明书全文(包括权利要求书)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图2是依照本发明的一实施例的一种驱动集成电路200的电路方块(circuitblock)示意图。驱动集成电路200用以驱动显示面板120的多条数据线，例如图2所示数据线ch[1]～ch[n]。驱动集成电路200包括多个驱动通道电路以及多个补偿控制电路。举例来说，驱动集成电路200包括n个驱动通道电路210[1]～210[n]以及n个补偿控制电路220[1]～220[n]，其中整数n可以依照设计需求来决定。驱动通道电路210[1]～210[n]的输出端可以经由焊垫耦接至显示面板120的数据线ch[1]～ch[n]。在正常操作期间，驱动通道电路210[1]～210[n]可以输出对应的像素电压，以驱动数据线ch[1]～ch[n]及像素单元电路(未绘示)。驱动通道电路210[1]～210[n]内部各自包含补偿元件(容后详述)与其他元件，所述其他元件例如是已知的锁存器(latch)、已知的数字模拟转换器(digital-to-analogconverter，dac)等。
补偿控制电路220[1]～220[n]分别经由焊垫耦接至显示面板120的数据线ch[1]～ch[n]。补偿控制电路220[1]～220[n]可以在初始化期间检测数据线ch[1]～ch[n]的阻抗而获得阻抗信息。依据数据线ch[1]～ch[n]的阻抗信息，补偿控制电路220[1]～220[n]可以对应调整设定值sc[1]～sc[n]。补偿控制电路220[1]～220[n]还分别耦接至驱动通道电路210[1]～210[n]的补偿元件，以输出设定值给补偿元件(容后详述)。所述补偿元件可以依照设定值sc[1]～sc[n]来调整驱动通道电路210[1]～210[n]的输出端的输出电阻值、输出转换率(outputslewrate)或输出时序(outputtiming)。
举例来说(但不限于此)，补偿控制电路220[1]～220[n]可以在初始化期间的重置时间将数据线ch[1]～ch[n]的电压重置为某一预设的重置电压(例如接地电压或是其他固定电压，由设计需求来决定)。在重置时间结束后，补偿控制电路220[1]～220[n]可以在初始化期间的充电时间对数据线ch[1]～ch[n]进行充电，使得数据线ch[1]～ch[n]的电压被拉升。基于数据线ch[1]～ch[n]的阻抗差异，数据线ch[1]～ch[n]的电压的拉升速度可能有所不同。在充电时间结束时，不同的拉升速度会让数据线ch[1]～ch[n]具有不同电压电平。因此，补偿控制电路220[1]～220[n]可以在初始化期间的检测时间去检测数据线ch[1]～ch[n]的电压电平作为所述阻抗信息。依据数据线ch[1]～ch[n]的电压电平(阻抗信息)，补偿控制电路220[1]～220[n]可以对应调整设定值sc[1]～sc[n]。
图3是依照本发明的另一实施例的一种驱动集成电路300的电路方块示意图。驱动集成电路300用以驱动显示面板120的多条数据线，例如图3所示数据线ch[1]～ch[n]。驱动集成电路300包括多个驱动通道电路以及多个补偿控制电路。举例来说，驱动集成电路300包括一个驱动通道电路群组以及一个补偿控制电路220。所述驱动通道电路群组包含n个驱动通道电路210[1]～210[n]，其中整数n可以依照设计需求来决定。驱动通道电路210[1]～210[n]的输出端可以经由焊垫耦接至显示面板120的数据线ch[1]～ch[n]。在正常操作期间，驱动通道电路210[1]～210[n]可以输出对应的像素电压，以驱动数据线ch[1]～ch[n]及像素单元电路(未绘示)。
图3所示补偿控制电路220可以参照图2所示补偿控制电路220[1]～220[n]的相关说明来类推。驱动通道电路210[1]～210[n]可以时分共用补偿控制电路220。补偿控制电路220经由焊垫耦接至显示面板120的数据线ch[1]～ch[n]。补偿控制电路220可以在初始化期间检测数据线ch[1]～ch[n]的阻抗而获得阻抗信息。依据数据线ch[1]～ch[n]的阻抗信息，补偿控制电路220可以对应调整设定值sc[1]～sc[n]。补偿控制电路220还分别耦接至驱动通道电路210[1]～210[n]的补偿元件，以输出设定值给补偿元件(容后详述)。
图4是依照本发明的一实施例说明驱动集成电路200或300的扇出补偿方法的流程示意图。在步骤s410中，补偿控制电路在初始化期间检测数据线的阻抗信息。举例来说，图2所示补偿控制电路220[1]可以在初始化期间检测数据线ch[1]的阻抗而获得阻抗信息，或者，图3所示补偿控制电路220可以在初始化期间检测数据线ch[1]的阻抗而获得阻抗信息。
在步骤s420中，补偿控制电路依据阻抗信息来对应调整设定值。举例来说，图2所示补偿控制电路220[1]可以依据数据线ch[1]的阻抗信息来对应调整设定值sc[1]，或者，图3所示补偿控制电路220可以依据数据线ch[1]的阻抗信息来对应调整设定值sc[1]。
在步骤s430中，补偿控制电路输出该设定值给驱动通道电路，以调整驱动通道电路的输出端的输出电阻值、输出转换率或输出时序。举例来说，图2所示补偿控制电路220[1]可以输出设定值sc[1]给驱动通道电路210[1]，以调整驱动通道电路210[1]的输出端的输出电阻值、输出转换率或输出时序。图3所示补偿控制电路220可以输出设定值sc[1]给驱动通道电路210[1]，以调整驱动通道电路210[1]的输出端的输出电阻值、输出转换率或输出时序。
举例来说，若数据线ch[1]的阻抗较大，则补偿控制电路220[1](或220)可以输出设定值sc[1]给驱动通道电路210[1]，以便将驱动通道电路210[1]的输出端的输出电阻值调小，或将驱动通道电路210[1]的输出端的输出转换率调小，或将驱动通道电路210[1]的输出端的输出时序调快(输出延迟时间调小)。若数据线ch[1]的阻抗较小，则补偿控制电路220[1](或220)可以输出设定值sc[1]给驱动通道电路210[1]，以便将驱动通道电路210[1]的输出端的输出电阻值调大，或将驱动通道电路210[1]的输出端的输出转换率调大，或将驱动通道电路210[1]的输出端的输出时序调慢(输出延迟时间调大)。
在结束初始化期间后，驱动集成电路200或300进入正常操作期间。在步骤s440中，基于经调整的设定值，驱动通道电路的输出端在正常操作期间输出像素电压以驱动显示面板的数据线。举例来说，基于经调整的设定值sc[1]，图2或图3所示驱动通道电路210[1]的输出端在正常操作期间输出像素电压以驱动显示面板120的数据线ch[1]。
图5是依照本发明的一实施例说明图2所示补偿控制电路220[1](或图3所示补偿控制电路220)的电路方块示意图。图2所示其他补偿控制电路可以参照图5的相关说明来类推。图5还绘示了驱动通道电路210[1]与数据线ch[1]。图5所示数据线ch[1]包含了多个寄生电阻与寄生电容。图2所示其他驱动通道电路与其他数据线可以参照图5的相关说明来类推。图3所示其他驱动通道电路与其他数据线也可以参照图5的相关说明来类推。
图5所示驱动通道电路210[1]包括输出缓冲器211、可变电阻212以及开关sw4。依照设计需求，驱动通道电路210[1]内部还可以包含其他元件，所述其他元件例如是已知的锁存器、已知的数字模拟转换器等。所述其他元件(未绘示)可以耦接至输出缓冲器211的输入端。输出缓冲器211的输出端用以输出像素电压。
在图5所示实施例中，可变电阻212可以作为驱动通道电路210[1]的补偿元件。可变电阻212的第一端耦接至输出缓冲器211的输出端。可变电阻212受控于补偿控制电路220[1](或220)的设定值sc[1]而调整可变电阻212的电阻值，亦即图5所示补偿控制电路220[1](或220)可以藉由设定值sc[1]来调整驱动通道电路210[1]的输出端的输出电阻值。开关sw4的第一端耦接至可变电阻212的第二端。开关sw4的第二端耦接至显示面板120的数据线ch[1]。在初始化期间，开关sw4为截止。在正常操作期间，开关sw4为导通。
在图5所示实施例中，补偿控制电路220[1](或220)包括重置开关sw1、充电源电路221、检测开关sw3、模拟数字转换器222以及控制器223。重置开关sw1的第一端用以耦接至显示面板120的数据线ch[1]。重置开关sw1的第二端耦接至重置电压(例如接地电压gnd或是其他固定电压)。充电源电路221用以耦接至显示面板120的数据线ch[1]。在初始化期间的充电时间，充电源电路221对数据线ch[1]充电。在正常操作期间，充电源电路221不影响数据线ch[1]。在图5所示实施例中，充电源电路221包括电流源isense以及充电开关sw2。充电开关sw2的第一端耦接至电流源isense的电流输出端。充电开关sw2的第二端用以耦接至显示面板120的数据线ch[1]。
检测开关sw3的第一端用以耦接至显示面板120的数据线ch[1]。模拟数字转换器222的输入端耦接至检测开关sw3的第二端。控制器223的输入端耦接至模拟数字转换器222的输出端，以接收对应于数据线ch[1]的阻抗信息的数字值dr。控制器223将数字值dr转换为设定值sc[1]，以及输出设定值sc[1]给可变电阻212(驱动通道电路210[1]的补偿元件)。
图6是依照本发明的一实施例说明图5所示电路的信号时序示意图。图6所示横轴表示时间，纵轴表示电压。在系统电源(图6所示power)上电后，驱动集成电路200(或300)进入初始化期间pini。系统重置信号rstb可以定义初始化期间pini。当系统重置信号rstb为低电位时，驱动集成电路200(或300)进入初始化期间pini。当系统重置信号rstb为高电位时，驱动集成电路200(或300)结束初始化期间pini并进入正常操作期间pno。
重置开关sw1、充电开关sw2、检测开关sw3与开关sw4受控于控制器223。在初始化期间pini的重置时间t1，重置开关sw1为导通(turnon)，以及充电开关sw2、检测开关sw3与开关sw4为截止(turnoff)。数据线ch[1]的电压在重置时间t1被下拉至重置电压(例如接地电压gnd)。
在初始化期间pini的充电时间t2，充电开关sw2为导通，而重置开关sw1、检测开关sw3与开关sw4为截止。驱动通道电路210[1]的输出端在充电时间t2被充电，使得驱动通道电路210[1]的输出端的电压vo被拉升。电压vo的拉升速度被数据线ch[1]的阻抗所影响，其中数据线ch[1]的阻抗相依于数据线ch[1]的长度。在初始化期间pini的检测时间t3，检测开关sw3为导通，而重置开关sw1、充电开关sw2与开关sw4为截止。因此，控制器223可以在检测时间t3检测数据线ch[1]的阻抗。
图7是依照本发明的一实施例说明图5所示电压vo在充电时间t2的信号波形示意图。图7所示横轴表示时间，纵轴表示电压。在初始化期间pini的充电时间t2，充电源电路221对驱动通道电路210[1]的输出端充电，因此电压vo被拉升。若数据线ch[1]的阻抗较小，则电压vo的拉升速度较快(如图7所示曲线701)。若数据线ch[1]的阻抗较大，则电压vo的拉升速度较慢(如图7所示曲线702)。在充电时间t2是固定(相同)的情况下，在充电时间t2结束时，不同的拉升速度会让电压vo具有不同电平。例如，在充电时间t2是相同的情况下，在充电时间t2结束时，图7所示曲线701的电压电平是v1，而曲线702的电压电平是v2。控制器223可以在检测时间t3获知电压vo的电平。因为电压vo的拉升速度被数据线ch[1]的阻抗所影响，因此可以依据电压vo的电平来得知数据线ch[1]的阻抗。
图8是依照本发明的另一实施例说明图5所示电压vo在充电时间t2的信号波形示意图。图8所示横轴表示时间，纵轴表示电压。在参考电压vref是固定(相同)的情况下，不同的拉升速度会让电压vo到达参考电压vref所花时间亦有不同。若数据线ch[1]的阻抗较小，则电压vo的拉升速度较快(如图8所示曲线801)。若数据线ch[1]的阻抗较大，则电压vo的拉升速度较慢(如图8所示曲线802)。控制器223可以计数电压vo到达参考电压vref所花时间。例如，图8所示曲线801显示了电压vo到达参考电压vref所花时间为t2a。时间t2a(即充电时间t2)结束后，驱动集成电路200(或300)进入检测时间t3。再例如，图8所示曲线802显示了电压vo到达参考电压vref所花时间为t2b。时间t2b(即充电时间t2)结束后，驱动集成电路200(或300)进入检测时间t3。因为电压vo的拉升速度被数据线ch[1]的阻抗所影响，因此可以依据电压vo到达参考电压vref所花时间来得知数据线ch[1]的阻抗。
请参照图5与图6，在检测时间t3，控制器223可以获知数据线ch[1]的阻抗信息，以及将数据线ch[1]的阻抗信息转换为设定值sc[1]。在检测时间t3结束后，重置开关sw1、充电开关sw2与检测开关sw3为截止，因此补偿控制电路220[1](或220)不会影响驱动通道电路210[1]与数据线ch[1]的操作。在初始化期间pini结束后，驱动集成电路200或300进入正常操作期间pno。在正常操作期间pno，重置开关sw1、充电开关sw2与检测开关sw3为截止，而开关sw4为导通。
图9是依照本发明的一实施例说明图5所示可变电阻212与控制器223的电路方块示意图。图9所示控制器223包括转换器910、编码器920、锁存器930以及电平偏移器940。转换器910的输入端耦接至模拟数字转换器222的输出端，以接收数字值dr。转换器910可以将数字值dr转换为对应阻值，其中所述对应阻值可以表示数据线ch[1]的阻抗。编码器920的输入端耦接至转换器910的输出端，以接收所述对应阻值。编码器920可以对所述对应阻值进行编码，以获得设定值sc[1]。锁存器930的输入端耦接至编码器920的输出端，以接收并锁存设定值sc[1]。电平偏移器940的输入端耦接至锁存器930的输出端，以接收设定值sc[1]。电平偏移器940的输出端耦接至可变电阻212(补偿元件)，以提供设定值sc[1]。
图9所示可变电阻212包括k个开关(如图9所示sw[1]、sw[2]、…、sw[k-1]、sw[k])以及k个电阻(如图9所示res[1]、res[2]、…、res[k-1]、res[k])。所述k为整数，其可依照设计需求来决定。开关sw[1]～sw[k]的控制端耦接至控制器223的电平偏移器940的输出端，以接收设定值sc[1]的不同位。开关sw[1]～sw[k]的第一端共同耦接至输出缓冲器211的输出端。开关sw[1]～sw[k]的第二端以一对一方式分别耦接至电阻res[1]～res[k]的第一端。电阻res[1]～res[k]的第二端共同耦接至开关sw4的第一端。电阻res[1]～res[k]的阻值可以依照设计需求来决定。
图10是依照本发明的另一实施例说明图5所示可变电阻212与控制器223的电路方块示意图。图10所示控制器223包括转换器910、编码器920、锁存器930以及数字模拟转换器1040。转换器910的输入端耦接至模拟数字转换器222的输出端，以接收数字值dr。转换器910可以将数字值dr转换为对应阻值，其中所述对应阻值可以表示数据线ch[1]的阻抗。编码器920的输入端耦接至转换器910的输出端，以接收所述对应阻值。编码器920可以对所述对应阻值进行编码，以获得设定值sc[1]。锁存器930的输入端耦接至编码器920的输出端，以接收并锁存设定值sc[1]。数字模拟转换器1040的输入端耦接至锁存器930的输出端，以接收数字类型的设定值sc[1]。数字模拟转换器1040的输出端耦接至可变电阻212(补偿元件)，以提供模拟类型的设定值sc[1]。
图10所示可变电阻212包括晶体管m1以及电阻res。晶体管m1的控制端(例如栅极)耦接至控制器223的数字模拟转换器1040的输出端，以接收设定值sc[1]。晶体管m1的第一端(例如源极)耦接至输出缓冲器211的输出端。晶体管m1的第二端(例如漏极)耦接至电阻res的第一端。电阻res的第二端耦接至开关sw4的第一端。电阻res的阻值可以依照设计需求来决定。
图11是依照本发明的另一实施例说明图2所示补偿控制电路220[1](或图3所示补偿控制电路220)的电路方块示意图。图2所示其他补偿控制电路可以参照图11的相关说明来类推。图11还绘示了驱动通道电路210[1]与数据线ch[1]。图11所示驱动通道电路210[1]与数据线ch[1]可以参照图5的相关说明来类推，故不再赘述。图2所示其他驱动通道电路与其他数据线可以参照图11的相关说明来类推。图3所示其他驱动通道电路与其他数据线也可以参照图11的相关说明来类推。
在图11所示实施例中，补偿控制电路220[1](或220)包括重置开关sw1、充电源电路224、检测开关sw3、模拟数字转换器222以及控制器223。图11所示补偿控制电路220[1](或220)、重置开关sw1、检测开关sw3、模拟数字转换器222以及控制器223可以参照图5的相关说明来类推，故不再赘述。
充电源电路221用以耦接至显示面板120的数据线ch[1]。在初始化期间的充电时间，充电源电路221对数据线ch[1]充电。在正常操作期间，充电源电路224不影响数据线ch[1]。在图11所示实施例中，充电源电路224包括电压源vsense以及充电开关sw2。图11所示充电源电路224与充电开关sw2可以参照图5至图8的相关说明来类推，故不再赘述。图11所示重置开关sw1、充电开关sw2、检测开关sw3以及开关sw4的操作时序可以参照图6至图8的相关说明。
图12是依照本发明的又一实施例说明图2所示补偿控制电路220[1](或图3所示补偿控制电路220)的电路方块示意图。图2所示其他补偿控制电路可以参照图12的相关说明来类推。图12还绘示了驱动通道电路210[1]与数据线ch[1]。图12所示驱动通道电路210[1]与数据线ch[1]可以参照图5的相关说明来类推，故不再赘述。图2所示其他驱动通道电路与其他数据线可以参照图12的相关说明来类推。图3所示其他驱动通道电路与其他数据线也可以参照图12的相关说明来类推。
图12所示驱动通道电路210[1]包括输出缓冲器213以及开关sw5。依照设计需求，驱动通道电路210[1]内部还可以包含其他元件，所述其他元件例如是已知的锁存器、已知的数字模拟转换器等。所述其他元件(未绘示)可以耦接至输出缓冲器213的输入端。输出缓冲器213的输出端用以在正常操作期间输出像素电压。在图12所示实施例中，输出缓冲器213可以作为驱动通道电路210[1]的补偿元件。开关sw5的第一端耦接至输出缓冲器213的输出端。开关sw5的第二端耦接至显示面板120的数据线ch[1]。
在图12所示实施例中，补偿控制电路220[1](或220)包括检测开关sw6、模拟数字转换器222以及控制器225。检测开关sw6的第一端用以耦接至显示面板120的数据线ch[1]。模拟数字转换器222的输入端耦接至检测开关sw6的第二端。控制器225的输入端耦接至模拟数字转换器222的输出端，以接收对应于数据线ch[1]的阻抗信息的数字值dr。控制器225将数字值dr转换为设定值sc[1]。控制器225输出设定值sc[1]给输出缓冲器213(驱动通道电路210[1]的补偿元件)。在图12所示实施例中，输出缓冲器213、开关sw5与检测开关sw6受控于控制器225。
图13是依照本发明的一实施例说明图12所示电路的信号时序示意图。图13所示横轴表示时间，纵轴表示电压。图13所示系统电源power、系统重置信号rstb、初始化期间pini、正常操作期间pno可以参照图6的相关说明来类推，故不再赘述。
请参照图12与图13，在初始化期间pini的重置时间t1，检测开关sw6为截止，开关sw5为导通，输出缓冲器213的输出端输出重置电压code1至显示面板120的数据线ch[1]。在初始化期间pini的充电时间t2，检测开关sw6为截止，开关sw5为导通，输出缓冲器213的输出端输出充电电荷至显示面板120的数据线ch[1]。因此，驱动通道电路210[1]的输出端的电压vo在充电时间t2会被拉升。若充电时间t2足够长，电压vo可以被拉升至充电电压code2。在图13所示实施例中，电压vo尚未被满充的情况下，充电时间t2便已结束。
基于图7和/或图8的说明，因为电压vo的拉升速度被数据线ch[1]的阻抗所影响，因此可以依据充电时间t2结束时电压vo的电平来得知数据线ch[1]的阻抗。请参照图12与图13，在初始化期间pini的检测时间t3，开关sw5为截止，检测开关sw6为导通，因此，控制器225可以在检测时间t3检测数据线ch[1]的阻抗信息。控制器225可以将数据线ch[1]的阻抗信息转换为设定值sc[1]。在检测时间t3结束后，检测开关sw6为截止，因此补偿控制电路220[1](或220)不会影响驱动通道电路210[1]与数据线ch[1]的操作。
在初始化期间pini结束后，驱动集成电路200或300进入正常操作期间pno。图12所示补偿控制电路220[1](或220)可以输出设定值sc[1]给驱动通道电路210[1]，以调整驱动通道电路210[1]的输出端的输出电阻值、输出转换率或输出时序。在正常操作期间pno，检测开关sw6为截止。在正常操作期间pno的多个扫描线期间的任一个，开关sw5为导通(如图13所示)。
图14是依照本发明的再一实施例说明图2所示补偿控制电路220[1](或图3所示补偿控制电路220)的电路方块示意图。图2所示其他补偿控制电路可以参照图14的相关说明来类推。图14还绘示了驱动通道电路210[1]与数据线ch[1]。图14所示驱动通道电路210[1]与数据线ch[1]可以参照图5的相关说明来类推，故不再赘述。图2所示其他驱动通道电路与其他数据线可以参照图14的相关说明来类推。图3所示其他驱动通道电路与其他数据线也可以参照图14的相关说明来类推。
在图14所示实施例中，补偿控制电路220[1](或220)包括重置开关sw1、充电源电路224、检测开关sw3、模拟数字转换器222以及控制器223。图14所示补偿控制电路220[1](或220)、重置开关sw1、充电源电路224、检测开关sw3、模拟数字转换器222以及控制器223可以参照图11的相关说明来类推，故不再赘述。
在图14所示实施例中，驱动通道电路210[1]包括输出缓冲器211以及开关sw4。依照设计需求，驱动通道电路210[1]内部还可以包含其他元件，所述其他元件例如是已知的锁存器、已知的数字模拟转换器等。所述其他元件(未绘示)可以耦接至输出缓冲器211的输入端。输出缓冲器211的输出端用以输出像素电压。
在图14所示实施例中，输出缓冲器211可以作为驱动通道电路210[1]的补偿元件。输出缓冲器211可以依照补偿控制电路220[1](或220)的设定值sc[1]而来调整输出缓冲器211的输出端的输出转换率或输出时序。开关sw4的第一端耦接至输出缓冲器211的输出端。开关sw4的第二端耦接至显示面板120的数据线ch[1]。图14所示重置开关sw1、充电开关sw2、检测开关sw3以及开关sw4的操作时序可以参照图6至图8的相关说明，故不再赘述。
值得注意的是，在不同的应用情境中，补偿控制电路220[1]、补偿控制电路220和/或控制器223的相关功能可以利用一般的编程语言(programminglanguages，例如c或c++)、硬件描述语言(hardwaredescriptionlanguages，例如veriloghdl或vhdl)或其他合适的编程语言来实现为固件或硬件。可执行所述相关功能的编程语言可以被布置为任何已知的计算机可存取介质(computer-accessiblemedias)，例如磁带(magnetictapes)、半导体(semiconductors)存储器、磁盘(magneticdisks)或光盘(compactdisks，例如cd-rom或dvd-rom)，或者可通过互联网(internet)、有线通信(wiredcommunication)、无线通信(wirelesscommunication)或其它通信介质传送所述编程语言。所述编程语言可以被存放在计算机的可存取介质中，以便于由计算机的处理器来存取/执行所述编程语言的编程码(programmingcodes)。
综上所述，本发明诸实施例所述驱动集成电路及其扇出补偿方法使用了补偿控制电路220[1](或220)。补偿控制电路220[1](或220)可以进行面板负载检测，以获知对应数据线的阻抗信息。补偿控制电路220[1](或220)可以经算法运算后获得对应设定值，以调整驱动集成电路的输出能力或输出时序。依照设计需求，所述输出能力或输出时序的调整可以是调整驱动通道电路的输出端的输出电阻值、输出转换率或输出时序。驱动集成电路的输出能力或输出时序的调整可以补偿因为数据线的阻值差异所造成的延迟差异，以避免面板数据线阻抗不匹配所造成的画面异常。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书界定范围为准。