本发明涉及自发光显示的像素单元电路，尤其涉及oled/led微显示驱动的像素单元电路。
背景技术：
近些年随着ar(augmentedreality，增强现实)/vr((virtualreality，虚拟现实)技术的发展，与之紧密相关的微显示技术也得到了广泛的关注。微显示(microdisplay)技术是显示技术领域的一个分支，一般将显示器对角线尺寸小于1英寸(2.54cm)或者指那些小到需要光学放大的显示器称为微显示器。目前常见的微显示技术有oledos(organiclight-emittingdiodeonsilicon，硅基有机发光)、ledos(lightemittingdiodeonsilicon，硅基二极管发光)、lcos(liquidcrystalonsilicon，硅基液晶)和dmd(digitalmicromirrordevice，数字微镜器件)四种，其中oledos和ledos都属于主动发光，而lcos和dmd则属于被动发光；同时，oledos和ledos还具有低功耗、高对比度以及快速响应的优点，因此它们更适合应用于ar和vr技术中。
oledos和ledos微显示器与常规的利用非晶硅、微晶硅或者低温多晶硅工艺不同，其是以单晶硅芯片为基板，也就是说其可以采用现有成熟的集成电路cmos(complementarymetal-oxide-semiconductor，互补金属氧化物半导体)工艺，因此其不但可以实现显示屏像素的有源寻址矩阵也可以实现扫描链电路、数字模拟转换电路、带隙基准等各种功能的驱动控制电路，从而大大减少了器件的外部连线，增加了可靠性，实现了轻量化。
oledos和ledos的像素单元电路是微显示器显示阵列中实现每个像素点电流大小控制的电路，每个像素电流控制的精确程度直接影响整个微显示器的显示一致性；而目前传统的电压型像素单元电路由于制造工艺的偏差，会导致像素与像素之间驱动管参数的不一致，进而导致各个像素单元之间的电流存在一定的差异。同时，由于oled器件的开启电压一般都在2v或者3v以上，而正常cmos工艺的电源电压最高为3.3v左右，从而不可避免的会用到负电压，因此，像素单元电路的设计也需要考虑过压保护的问题。另外，不同结构的像素单元电路会影响整体驱动方案的设计，由此像素单元电路设计的合理性就显得至关重要。
现有的像素单元电容如图1所示，其属于电压型的像素单元电路，由最基本的2t1c(2个晶体管1个电容)构成。其基本的工作原理是：
(1)数据写入阶段：当wr为高电平的时候，m2管导通，输入的电压信号vdata写入到m1管的栅极和电容c1上；
(2)发光阶段：wr变为低电平，m2管关断，存储到c1上的数据电压驱动m1管产生对应的驱动电流，驱动电流流过oled或者led器件并发光，发光的亮度大小与写入数据电压相对应。
现有技术方案存在的问题：
由于微显示器的分辨率一般在800×600或者以上(1280×1024甚至更高)，因此像素单元电路的数量达到了几十万甚至百万级别。而现有的cmos工艺由于在制造过程中会存在一定的工艺偏差，不同的像素单元电路中的m1管的阈值电压、栅氧厚度或者其他参数会存在一定的不同。因此，像素阵列中各个驱动管(m1)在将输入电压转换为输出电流时存在一定的差异，进而会影响显示的一致性。
此外，图1的像素电路中发光器件为共阴极设计，其不适用于共阳极的器件驱动。
技术实现要素：
针对现有自发光微显示器采用的共阴极电压型像素单元电路存在的显示一致性问题，提供一种新型的共阳极电流型像素单元电路结构。
本发明首先公开了一种适用于共阳极的自发光电流型像素单元电路，它包括：第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、采样保持电容c1、数据信号线idata、开关控制信号线smp_hld、第一输入电压信号线v1和第二输入电压信号线v2、地线gnd、发光器件的阳极电源线vddh、发光器件，
所述发光器件的阳极与电源线vddh相连；
所述发光器件的阴极与第四晶体管m4的源极相连；
所述开关控制信号线smp_hld分别连接第二晶体管m2的栅极、第三晶体管m3的栅极、第四晶体管m4的栅极；
所述数据信号线idata分别连接第二晶体管m2的源极、第三晶体管m3的源极；
所述地线gnd、第一输入电压信号线v1或第二输入电压信号线v2在采样保持电容c1的下极板切换，采样保持电容c1的上极板分别连接第一晶体管m1的栅极、第二晶体管m2的漏极；
所述第一晶体管m1的漏极、第三晶体管m3的漏极、第四晶体管m4的漏极彼此互联；
所述第一晶体管m1的源极连接地线gnd；
第二输入电压信号线v2电压值＞第一输入电压信号线v1电压值。
优选的，所述发光器件为oled或led。
优选的，所述发光器件为共阳极结构，与共阴极结构相比，不需要负电源电压。
优选的，第一晶体管m1、第二晶体管m2和第三晶体管m3均为nmos管，第四晶体管m4为pmos管。
本发明还公开了一种驱动电流的产生方法，基于所述的适用于共阳极的自发光电流型像素单元电路，包括两个工作模式：大电流工作模式和小电流工作模式，大电流工作模式下，采样保持电容c1的下极板直接与地线gnd连接；小电流工作模式下，采样保持电容c1的下极板在不同的工作阶段分别与第一输入电压信号线v1或第二输入电压信号线v2连接。
具体的，所述大电流工作模式包括：
(1)数据采样阶段，开关控制信号线smp_hld处于高电平，第二晶体管m2和第三晶体管m3导通，第四晶体管m4截止，发光器件处于不发光状态；此时第一晶体管m1的栅极和第三晶体管m3的漏极短接在一起，第一晶体管m1构成一个二极管的连接形式；与此同时，第一晶体管m1的电流流过第二晶体管m2和第三晶体管m3，该电流与数据信号线idata的输入电流一致；最终数据信号线idata的电流转化为电压信号vdata保存在采样保持电容c1的上极板即第一晶体管m1的栅极；采样保持电容c1的下极板与地线gnd连接；
(2)发光阶段，开关控制信号线smp_hld处于低电平，第二晶体管m2和第三晶体管m3截止，第四晶体管m4导通，保持在采样保持电容c1的下极板的电压vdata驱动第一晶体管m1生成驱动电流并流过第四晶体管m4、发光器件，发光器件发光；采样保持电容c1的下极板保持与地线gnd连接。
具体的，所述小电流工作模式包括：
(1)数据采样阶段，开关控制信号线smp_hld处于高电平，第二晶体管m2和第三晶体管m3导通，第四晶体管m4截止，发光器件处于不发光状态；此时第一晶体管m1的栅极和第三晶体管m3的漏极短接在一起，第一晶体管m1构成一个二极管的连接形式；与此同时，第一晶体管m1的电流流过第二晶体管m2和第三晶体管m3，该电流与数据信号线idata的输入电流一致；最终数据信号线idata的电流转化为电压信号vdata保存在采样保持电容c1的上极板即第一晶体管m1的栅极；采样保持电容c1的下极板保持与第一输入电压信号线v1连接；
(2)发光阶段，开关控制信号线smp_hld处于低电平，第二晶体管m2和第三晶体管m3截止，第四晶体管m4导通，将采样保持电容c1的上极板的连接信号线由第一输入电压信号线v1切换到第二输入电压信号线v2；此时采样保持电容c1的上极板处于悬空状态，故采样保持电容c1的上极板的电压信号vdata变化为vdata+(v2-v1)，该电压信号驱动第一晶体管m1生成对应的驱动电流并流过第四晶体管m4、发光器件，发光器件发光；此过程中，第一晶体管m1的源极电压gnd不变，第一晶体管m1的栅极电压vdata+(v2-v1)增大，故第一晶体管m1的栅源极电压差减小，进而第一晶体管m1的驱动电流对应减小，从而实现了小电流的驱动。
本发明还公开了一种图像或者视频的显示方法，基于大电流工作模式所述的驱动电流的产生方法，在两个工作阶段的交替运行完成一帧帧的显示数据更新，进而完成图像或者视频的显示。
本发明还公开了一种图像或者视频的显示方法，基于小电流工作模式所述的驱动电流的产生方法，在两个工作阶段的交替运行完成一帧帧的显示数据更新，进而完成图像或者视频的显示。
本发明的有益效果
本专利提出的新型共阳极电流型像素单元驱动电路，与共阴极结构相比，其不需要负电源电压，同时电流型驱动结构解决了像素阵列驱动管由于工艺偏差导致的性能差异，进而提高整个显示器的显示一致性。另外，本像素电路自带过压保护功能，能有效避免采样阶段晶体管的栅氧击穿问题。
附图说明
图1为传统电压型像素单元电路
图2为本发明的电流型像素单元电路
图3为本发明的电流型像素单元电路大电流模式下的采样阶段
图4为本发明的电流型像素单元电路大电流模式下的发光阶段
图5为本发明的电流型像素单元电路小电流模式下的采样阶段
图6为本发明的电流型像素单元电路小电流模式下的发光阶段
图7为本发明的电流型像素单元电路在采样阶段过压保护示意图
图8为本发明的电流型像素单元电路工作时序图
具体实施方式
下面结合实施例对本发明作进一步说明，但本发明的保护范围不限于此：
结合图2，适用于共阳极的自发光电流型像素单元电路，它包括：第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、采样保持电容c1、数据信号线idata、开关控制信号线smp_hld、第一输入电压信号线v1和第二输入电压信号线v2、地线gnd、发光器件的阳极电源线vddh、发光器件，
所述发光器件的阳极与电源线vddh相连；
所述发光器件的阴极与第四晶体管m4的源极相连；
所述开关控制信号线smp_hld分别连接第二晶体管m2的栅极、第三晶体管m3的栅极、第四晶体管m4的栅极；
所述数据信号线idata分别连接第二晶体管m2的源极、第三晶体管m3的源极；
所述地线gnd、第一输入电压信号线v1或第二输入电压信号线v2在采样保持电容c1的下极板切换，采样保持电容c1的上极板分别连接第一晶体管m1的栅极、第二晶体管m2的漏极；
所述第一晶体管m1的漏极、第三晶体管m3的漏极、第四晶体管m4的漏极彼此互联；
所述第一晶体管m1的源极连接地线gnd；
第二输入电压信号线v2电压值＞第一输入电压信号线v1电压值。
其中：所述发光器件可以为oled或led，所述发光器件为共阳极结构，与共阴极结构相比，不需要负电源电压。第一晶体管m1、第二晶体管m2和第三晶体管m3均为nmos管，第四晶体管m4为pmos管。
一种驱动电流的产生方法，基于所述的适用于共阳极的自发光电流型像素单元电路，包括两个工作模式：大电流工作模式和小电流工作模式，大电流工作模式下，采样保持电容c1的下极板直接与地线gnd连接；小电流工作模式下，采样保持电容c1的下极板在不同的工作阶段分别与第一输入电压信号线v1或第二输入电压信号线v2连接。
具体的，所述大电流工作模式包括：
(1)数据采样阶段，结合图3，开关控制信号线smp_hld处于高电平，第二晶体管m2和第三晶体管m3导通，第四晶体管m4截止，发光器件处于不发光状态；此时第一晶体管m1的栅极和第三晶体管m3的漏极短接在一起，第一晶体管m1构成一个二极管的连接形式；与此同时，第一晶体管m1的电流流过第二晶体管m2和第三晶体管m3，该电流与数据信号线idata的输入电流一致；最终数据信号线idata的电流转化为电压信号vdata保存在采样保持电容c1的上极板即第一晶体管m1的栅极；采样保持电容c1的下极板与地线gnd连接；
(2)发光阶段，结合图4，开关控制信号线smp_hld处于低电平，第二晶体管m2和第三晶体管m3截止，第四晶体管m4导通，保持在采样保持电容c1的下极板的电压vdata驱动第一晶体管m1生成驱动电流并流过第四晶体管m4、发光器件，发光器件发光；采样保持电容c1的下极板保持与地线gnd连接。
具体的，所述小电流工作模式包括：
(1)数据采样阶段，结合图5，开关控制信号线smp_hld处于高电平，第二晶体管m2和第三晶体管m3导通，第四晶体管m4截止，发光器件处于不发光状态；此时第一晶体管m1的栅极和第三晶体管m3的漏极短接在一起，第一晶体管m1构成一个二极管的连接形式；与此同时，第一晶体管m1的电流流过第二晶体管m2和第三晶体管m3，该电流与数据信号线idata的输入电流一致；最终数据信号线idata的电流转化为电压信号vdata保存在采样保持电容c1的上极板即第一晶体管m1的栅极；采样保持电容c1的下极板保持与第一输入电压信号线v1连接；
(2)发光阶段，结合图6，开关控制信号线smp_hld处于低电平，第二晶体管m2和第三晶体管m3截止，第四晶体管m4导通，将采样保持电容c1的上极板的连接信号线由第一输入电压信号线v1切换到第二输入电压信号线v2；此时采样保持电容c1的上极板处于悬空状态，故采样保持电容c1的上极板的电压信号vdata变化为vdata+(v2-v1)，该电压信号驱动第一晶体管m1生成对应的驱动电流并流过第四晶体管m4、发光器件，发光器件发光；此过程中，第一晶体管m1的源极电压gnd不变，第一晶体管m1的栅极电压vdata+(v2-v1)增大，故第一晶体管m1的栅源极电压差减小，进而第一晶体管m1的驱动电流对应减小，从而实现了小电流的驱动。
上述驱动方案在将数据信号传递进像素单元电路的时候是电流信号，并且第一晶体管m1栅端的数据电压是通过输入的电流产生，因此其不受晶体管参数变化的影响；另外，由于输入的是电流信号，相对于电压信号来说其抗噪声干扰的能力更强，因此能提高显示器的整体显示效果。
此外，由于第四mos管m4为pmos管，当oled/led的器件的阴极电压为较高时，如图7所示，第四mos管m4的衬底(一般都是接高电平)与发光器件的阴极之间寄生二极管导通，将阴极的电压拉到一个较低的水平，从而避免第四mos管m4的栅极与源极之间存在一个较大的压差。因此，此电路还自带过压保护功能。
本发明还公开了一种图像或者视频的显示方法，基于大电流工作模式所述的驱动电流的产生方法，结合图8，在两个工作阶段的交替运行完成一帧帧的显示数据更新，进而完成图像或者视频的显示。
本发明还公开了一种图像或者视频的显示方法，基于小电流工作模式所述的驱动电流的产生方法，结合图8，在两个工作阶段的交替运行完成一帧帧的显示数据更新，进而完成图像或者视频的显示。
本文中所描述的具体实施例仅仅是对本发明精神做举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。