移位寄存器单元、驱动方法、栅极驱动电路及显示装置与流程

本发明涉及显示
技术领域：
，特别涉及一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。
背景技术：
：移位寄存器通常包括多个级联的移位寄存器单元，每个移位寄存器单元用于驱动一行像素单元，由该多个级联的移位寄存器单元可以实现对显示装置中各行像素单元的逐行扫描驱动，以显示图像。相关技术中，为了驱动移位寄存器单元正常工作，需要在显示基板的外围区域设置多条信号线。例如，需要在显示基板的外围区域设置用于传输时钟信号的信号线、用于传输高电平信号的信号线以及用于传输低电平信号的信号线。但是，由于相关技术中需要在显示基板的外围区域设置多条信号线，该多条信号线占据的空间较大，不利于窄边框显示装置的实现。技术实现要素：本发明提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，可以解决相关技术中由于显示基板的外围区域需要设置多条信号线，而不利于窄边框显示装置实现的问题，所述技术方案如下：一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：移位电路和信号发生电路；所述移位电路包括第一电源信号端、第二电源信号端、第三电源信号端和输出端，所述第一电源信号端与用于传输第一电源信号的第一电源线连接，所述第二电源信号端与用于传输第二电源信号的第二电源线连接，所述第三电源信号端与用于传输无效电位信号的第一节点连接，所述移位电路响应于所述第一电源信号或所述第二电源信号，向所述输出端输出来自所述第一节点的信号；所述信号发生电路分别与所述第一电源线、所述第二电源线和所述第一节点连接，所述信号发生电路用于在所述第一电源信号的电位为有效电位时，向所述第一节点输出所述第二电源信号，以及在所述第二电源信号的电位为有效电位时，向所述第一节点输出所述第一电源信号，所述第一电源信号的电位与所述第二电源信号的电位互补。可选的，所述信号发生电路包括：第一信号发生子电路和第二信号发生子电路；所述第一信号发生子电路分别与所述第一电源线、所述第二电源线和所述第一节点连接，所述第一信号发生子电路用于在所述第一电源信号的电位为有效电位时，向所述第一节点输出所述第二电源信号；所述第二信号发生子电路分别与所述第一电源线、所述第二电源线和所述第一节点连接，所述第二信号发生子电路用于在所述第二电源信号的电位为有效电位时，向所述第一节点输出所述第一电源信号。可选的，所述第一信号发生子电路包括：第一晶体管；所述第一晶体管的栅极与所述第一电源线连接，所述第一晶体管的第一极与所述第二电源线连接，所述第一晶体管的第二极与所述第一节点连接。可选的，所述第二信号发生子电路包括：第二晶体管；所述第二晶体管的栅极与所述第二电源线连接，所述第二晶体管的第一极与所述第一电源线连接，所述第二晶体管的第二极与所述第一节点连接。可选的，所述第一信号发生子电路和所述第二信号发生子电路包括的晶体管均为n型晶体管。可选的，所述移位电路包括：第一下拉子电路和第二下拉子电路；所述第一下拉子电路分别与所述第一电源信号端、所述第三电源信号端和所述输出端连接，所述第一下拉子电路响应于所述第一电源信号，向所述输出端输出来自所述第三电源信号端的信号；所述第二下拉子电路分别与所述第二电源信号端、所述第三电源信号端和所述输出端连接，所述第二下拉子电路响应于所述第二电源信号，向所述输出端输出来自所述第三电源信号端的信号。可选的，所述移位电路还包括时钟信号端、输入信号端和复位信号端，所述时钟信号端与用于传输时钟信号的时钟信号线连接；所述移位电路还响应于来自所述输入信号端的输入信号，向所述输出端输出来自所述时钟信号，以及响应于来自所述复位信号端的复位信号、所述第一电源信号和所述第二电源信号，向所述输出端输出来自所述第一节点的信号。另一方面，提供了一种移位寄存器单元的驱动方法，应用于如上述方面所述的移位寄存器单元，所述方法包括：第一阶段，第一电源线传输的第一电源信号的电位为有效电位，第二电源线传输的第二电源信号的电位为无效电位，信号发生电路响应于所述第一电源信号，向第一节点输出所述第二电源信号，移位电路响应于所述第一电源信号，向输出端输出来自所述第一节点的信号；第二阶段，所述第一电源线传输的第一电源信号的电位为无效电位，所述第二电源线传输的第二电源信号的电位为有效电位，所述信号发生电路响应于所述第二电源信号，向所述第一节点输出所述第一电源信号，所述移位电路响应于所述第二电源信号，向所述输出端输出来自所述第一节点的信号。可选的，所述信号发生电路包括：第一信号发生子电路和第二信号发生子电路，所述第一信号发生子电路包括：第一晶体管，所述第二信号发生子电路包括：第二晶体管；在所述第一阶段中，所述第一电源信号的电位为有效电位，所述第二电源信号的电位为无效电位，所述第一晶体管开启，所述第二电源线通过所述第一晶体管向所述第一节点输出所述第二电源信号；在所述第二阶段中，所述第一电源信号的电位为无效电位，所述第二电源信号的电位为有效电位，所述第二晶体管开启，所述第一电源线通过所述第二晶体管向所述第一节点输出所述第一电源信号。又一方面，提供了一种栅极驱动电路，所述栅极驱动电路包括：至少两个级联的移位寄存器单元；所述至少两个级联的移位寄存器单元中，至少一个移位寄存器单元为如上述方面所述的移位寄存器单元。可选的，所述至少两个级联的移位寄存器单元中，每个移位寄存器单元均为如上述方面所述的移位寄存器单元。可选的，所述至少两个级联的移位寄存器单元中，每相邻的两个移位寄存器单元中的第一移位寄存器单元为如上述方面所述的移位寄存器单元，第二移位寄存器单元包括移位电路；所述第二移位寄存器单元的所述移位电路的第三电源信号端与所述第一移位寄存器单元的第一节点连接。再一方面，提供了一种显示装置，所述显示装置包括：如上述方面所述的栅极驱动电路。本发明提供的技术方案带来的有益效果至少包括：综上所述，本发明实施例提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。该移位寄存器单元包括信号发生电路，该信号发生电路可以在第一电源线向移位电路传输处于有效电位的第一电源信号，以及在第二电源线向移位电路传输处于有效电位的第二电源信号时，向移位电路的第三电源信号端传输处于无效电位的信号。由于无需在外围区域单独设置用于向第三电源信号端传输处于无效电位的信号线，因此可以减少显示基板外围区域所需设置的信号线的数量，有利于窄边框显示装置的实现。附图说明为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本发明实施例提供的一种移位寄存器单元的结构示意图；图2是本发明实施例提供的另一种移位寄存器单元的结构示意图；图3是本发明实施例提供的又一种移位寄存器单元的结构示意图；图4是本发明实施例提供的一种移位电路的结构示意图；图5是本发明实施例提供的一种移位寄存器单元的驱动方法的流程图；图6是本发明实施例提供的一种栅极驱动电路各信号端输出信号的时序图；图7是本发明实施例提供的一种相关技术中的栅极驱动电路各信号端输出信号的时序图；图8是本发明实施例提供的一种栅极驱动电路的结构示意图。具体实施方式为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，将其中源极称为第一极，漏极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本发明实施例所采用的开关晶体管可以包括p型开关晶体管和n型开关晶体管中的任一种，其中，p型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，n型开关晶体管在栅极为高电平时导通，在栅极为低电平时截止。此外，本发明各个实施例中的多个信号都对应有有效电位和无效电位，有效电位和无效电位仅代表该信号的电位有2个不同的状态量，不代表全文中有效电位或无效电位具有特定的数值。随着显示技术的发展，为了减少显示基板外围区域设置的驱动电路的数量，降低显示装置的制造成本，实现窄边框显示装置，移位寄存器单元一般采用阵列基板栅极驱动(gatedriveronarray，goa)技术制成。相关技术中的移位寄存器单元可以包括第一电源信号端、第二电源信号端、第三电源信号端、时钟信号端、输入信号端和复位信号端等信号端，为了驱动移位寄存器单元工作，需要在显示基板的外围区域设置用于向各信号端传输信号的信号线。相关技术中，显示基板的外围区域可以设置用于向第一电源信号端传输第一电源信号的第一电源线、用于向第二电源信号端传输第二电源信号的第二电源线、用于向第三电源信号端传输处于无效电位的第三电源线以及用于向时钟信号端传输时钟信号的时钟信号线。并且为了降低电阻，避免由于电阻较大影响移位寄存器单元的输出端输出信号衰减而影响显示效果的问题，还需要将该各信号线的线宽设置的较宽。由于相关技术中需要在显示基板的外围区域设置数量较多的信号线，且由于各条信号线的线宽较宽，因此该各条信号线可能会占据较多的外围区域的空间，不利于窄边框显示装置的实现，成为窄边框产品发展的瓶颈。本发明实施例提供了一种移位寄存器单元，可以解决相关技术中由于显示基板的外围区域所需设置的信号线数量较多，不利于窄边框显示装置实现的问题。如图1所示，该移位寄存器单元可以包括：移位电路10和信号发生电路20。该移位电路10包括第一电源信号端vddo、第二电源信号端vdde、第三电源信号端vss和输出端out，该第一电源信号端vddo可以与用于传输第一电源信号的第一电源线v1连接，该第二电源信号端vdde可以与用于传输第二电源信号的第二电源线v2连接，该第三电源信号端vss可以与用于传输无效电位信号的第一节点p1连接，移位电路10可以响应于第一电源信号或第二电源信号，向输出端out输出来自第一节点p1的信号。示例的，该移位电路10可以在第一电源线v1传输的第一电源信号的电位为有效电位时，或者在第二电源线v2传输的第二电源信号的电位为有效电位时，向输出端out输出来自第一节点p1的信号。该信号发生电路20可以分别与第一电源线v1、第二电源线v2和第一节点p1连接，信号发生电路20可以在第一电源信号的电位为有效电位时，向第一节点p1输出第二电源信号，以及在第二电源信号的电位为有效电位时，向第一节点p1输出第一电源信号。且该第一电源信号的电位与第二电源信号的电位互补。其中，两个电源信号的电位互补可以是指：在其中一个电源信号的电位为有效电位时，另一个电源信号的电位为无效电位；在其中一个电源信号的电位为无效电位时，另一个电源信号的电位为有效电位。在本发明实施例中，该信号发生电路20可以在第一电源线v1传输的第一电源信号和第二电源线v2传输的第二电源信号的控制下，向第一节点p1输出处于无效电位的信号。也即是，该信号发生电路20可以向移位电路10的第三电源信号端vss传输处于无效电位的信号，因此无需在外围区域单独设置用于传输处于无效电位的第三电源线。综上所述，本发明实施例提供了一种移位寄存器单元，该移位寄存器单元包括信号发生电路。该信号发生电路可以在第一电源线向移位电路传输处于有效电位的第一电源信号，以及在第二电源线向移位电路传输处于有效电位的第二电源信号时，向移位电路的第三电源信号端传输处于无效电位的信号。由于无需在外围区域单独设置用于向第三电源信号端传输处于无效电位的信号线，因此可以减少显示基板外围区域所需设置的信号线的数量，有利于窄边框显示装置的实现。并且还可以使得无需在引出各信号线的集成电路上设置用于引出传输处于无效电位的信号线的引脚。由于集成电路的引脚减少，因此可以降低各信号线与各信号端进行绑定时出现绑定错误的概率，以及可以降低产生静电释放(electro-staticdischarge，esd)现象的风险，提升了显示装置的良率。图2是本发明实施例提供的另一种移位寄存器单元的结构示意图。如图2所示，该信号发生电路20可以包括：第一信号发生子电路201和第二信号发生子电路202。该第一信号发生子电路201可以分别与第一电源线v1、第二电源线v2和第一节点p1连接，该第一信号发生子电路201可以在第一电源信号的电位为有效电位时，向第一节点p1输出第二电源信号。该第二信号发生子电路202可以分别与第一电源线v1、第二电源线v2和第一节点p1连接，该第二信号发生子电路202可以在第二电源信号的电位为有效电位时，向第一节点p1输出第一电源信号。图3是本发明实施例提供的又一种移位寄存器单元的结构示意图。如图3所示，该第一信号发生子电路201可以包括：第一晶体管m1。该第一晶体管m1的栅极可以与第一电源线v1连接，该第一晶体管m1的第一极可以与第二电源线v2连接，该第一晶体管m1的第二极可以与第一节点p1连接。可选的，参考图3，该第二信号发生子电路202可以包括：第二晶体管m2。该第二晶体管m2的栅极可以与第二电源线v2连接，该第二晶体管m2的第一极可以与第一电源线v1连接，该第二晶体管m2的第二极可以与第一节点p1连接。在本发明实施例中，该第一晶体管m1和第二晶体管m2可以均设置在移位寄存器单元预留的闲置(dummy)区域中。由于该第一晶体管m1和第二晶体管m2不会额外占用空间，因此不会增加移位寄存器单元的占用面积。可选的，在本发明实施例中，该第一信号发生子电路201和第二信号发生子电路202包括的晶体管可以均为n型晶体管。相应的，该有效电位相对于无效电位可以为高电位。可选的，图4是本发明实施例提供的一种移位电路10的结构示意图。如图4所示，该移位电路10可以包括：第一下拉子电路101和第二下拉子电路102。该第一下拉子电路101可以分别与第一电源信号端vddo、第三电源信号端vss和输出端out连接，该第一下拉子电路101可以响应于第一电源信号，向输出端out输出来自第三电源信号端vss的信号。示例的，该第一下拉子电路101可以在第一电源信号的电位为有效电位时，向输出端out输出来自第三电源信号端vss的信号。由于该第三电源信号端vss与用于传输处于无效电位信号的第一节点p1连接，因此该第一下拉子电路101可以向输出端out输出处于无效电位的信号，从而实现对移位电路10输出端out的复位。该第二下拉子电路102可以分别与第二电源信号端vdde、第三电源信号端vss和输出端out连接，该第二下拉子电路102可以响应于第二电源信号，向输出端out输出来自第三电源信号端vss的信号。示例的，该第二下拉子电路102可以在第二电源信号的电位为有效电位时，向输出端out输出来自第三电源信号端vss的信号。由于该第三电源信号端vss与用于传输处于无效电位信号的第一节点p1连接，因此该第二下拉子电路102可以向输出端out输出处于无效电位的信号，从而也可以实现对移位电路10输出端out的复位。通过设置两个下拉子电路对移位电路10进行交替复位，相较于相关技术中仅使用一个下拉子电路对移位电路10的输出端进行复位，该使用两个下拉子电路的移位寄存器单元的使用寿命较长。而且由于控制该两个下拉子电路的电源信号端即为传输信号电位互补的第一电源线v1和第二电源线v2，且该第一电源线v1和第二电源线v2可以持续输出电位互补的电源信号，因此信号发生电路20在该第一电源线v1和第二电源线v2的控制下，可以连续向移位电路10的第三电源端vss输出处于无效电位的信号，提高了移位寄存器单元的工作可靠性。可选的，参考图2、图3和图4可以看出，该移位电路10还可以包括时钟信号端clk、输入信号端in和复位信号端rst，该时钟信号端clk可以与用于传输时钟信号的时钟信号线连接，该输入信号端in可以与上一级移位寄存器单元中移位电路10的输出端out连接，该复位信号端rst可以与下一级移位寄存器单元中移位电路10的输出端out连接(图2、图3和图4中均未示出)。该移位电路10还可以响应于来自输入信号端in的输入信号，向输出端out输出时钟信号，以及响应于来自复位信号端rst的复位信号、第一电源信号和第二电源信号，向输出端out输出来自第一节点p1的信号。示例的，该移位电路10中可以包括上拉节点，该移位电路10可以在输入信号端in提供的输入信号的电位为有效电位时对该上拉节点进行充电，进而可以在时钟信号线提供的时钟信号为有效电位时，向输出端out输出时钟信号，从而实现对一行像素的扫描。该移位电路10还可以在复位信号端rst提供的复位信号的电位为有效电位，对该上拉节点进行复位，进而可以在第一电源信号的电位为有效电位，或者第二电源信号的电位为有效电位时，向输出端out输出来自第一节点p1的信号。并且由于当该第一电源信号的电位为有效电位和第二电源信号的电位为有效电位时，来自该第一节点p1的信号的电位均为无效电位，因此即可以实现对输出端out的复位。综上所述，本发明实施例提供了一种移位寄存器单元，该移位寄存器单元包括信号发生电路。该信号发生电路可以在第一电源线向移位电路传输处于有效电位的第一电源信号，以及在第二电源线向移位电路传输处于有效电位的第二电源信号时，向移位电路的第三电源信号端传输处于无效电位的信号。由于无需在外围区域单独设置用于向第三电源信号端传输处于无效电位的信号线，因此可以减少显示基板外围区域所需设置的信号线的数量，有利于窄边框显示装置的实现。并且还可以使得无需在引出各信号线的集成电路上设置用于引出传输处于无效电位的信号线的引脚。由于集成电路的引脚减少，因此可以降低各信号线与各信号端进行绑定时出现绑定错误的概率，以及可以降低产生esd现象的风险，提升了显示装置的良率。图5是本发明实施例提供的一种移位寄存器单元的驱动方法流程图，该方法可以应用于图1至图3任一所示的移位寄存器单元中。如图5所示，该方法可以包括：步骤501、第一阶段，第一电源线传输的第一电源信号的电位为有效电位，第二电源线传输的第二电源信号的电位为无效电位，信号发生电路可以响应于第一电源信号，向第一节点输出第二电源信号，移位电路可以响应于第一电源信号，向输出端输出来自第一节点的信号，从而实现对移位电路输出端的复位。步骤502、第二阶段，第一电源线传输的第一电源信号的电位为无效电位，第二电源线传输的第二电源信号的电位为有效电位，信号发生电路响应于第二电源信号，向第一节点输出第一电源信号，移位电路响应于第二电源信号，向输出端输出来自第一节点的信号，从而实现对移位电路输出端的复位。综上所述，本发明实施例提供了一种移位寄存器单元的驱动方法。在第一阶段中，信号发生电路可以在第一电源信号的控制下，向第一节点(即向移位电路的第三电源信号端)输出处于无效电位的第二电源信号；在第二阶段中，信号发生电路可以在第二电源信号的控制下，向第一节点输出处于无效电位的第一电源信号。由于无需在外围区域单独设置用于向第三电源信号端传输处于无效电位的信号线，因此可以减少外围区域所需设置的信号线的数量，有利于窄边框显示装置的实现。并且还可以使得无需在引出各信号线的集成电路上设置用于引出传输处于无效电位的信号线的引脚，由于集成电路的引脚减少，因此可以降低各信号线与各信号端进行绑定时出现绑定错误的概率，以及可以降低产生esd现象的风险，提升了显示装置的良率。另外，由于无需通过单独设置的信号线向移位电路传输处于无效电位的信号，因此还可以降低驱动移位寄存器单元工作时的功耗，延长移位寄存器单元的使用寿命，进而可以延长显示装置的使用寿命。以图3所示的移位寄存器单元为例，并以移位寄存器单元中各个晶体管为n型晶体管，有效电位相对于无效电位为高电位为例，详细介绍本发明实施例提供的移位寄存器单元的驱动原理。参考图3可以看出，该信号发生电路20包括：第一信号发生子电路201和第二信号发生子电路202，第一信号发生子电路201包括：第一晶体管m1，第二信号发生子电路202包括：第二晶体管m2。图6是本发明实施例提供的一种栅极驱动电路中各个信号端输出信号的时序图。如图6所示，在第一阶段t1中，第一电源线v1传输至第一电源信号端vddo的第一电源信号的电位为有效电位(即vgh)，第一晶体管m1开启；第二电源线v2传输至第二电源信号端vdde的第二电源信号的电位为无效电位(即vgl)，第二晶体管m2关闭。此时，第二电源线v2可以通过该第一晶体管m1向第一节点p1传输处于无效电位的第二电源信号。由于该第一节点p1与移位电路10的第三电源信号端vss连接，因此该信号发生电路20即可以向移位电路10的第三电源信号端vss传输处于无效电位的电源信号。在第二阶段t2中，第一电源线v1传输至第一电源信号端vddo的第一电源信号的电位跳变为无效电位，第一晶体管m1关闭；第二电源线v2传输至第二电源信号端vdde的第二电源信号的电位跳变为有效电位，第二晶体管m2开启。此时，第一电源线v1可以通过该第二晶体管m2向第一节点p1输出处于无效电位的第二电源信号，也即是该信号发生电路20可以向移位电路10的第三电源信号端vss传输处于无效电位的电源信号。示例的，表1示出了信号发生电路20的工作示意图，1代表有效电位，0代表无效电位。从表1即可以看出，当第一电源线v1传输至第一电源信号端vddo的第一电源信号的电位为有效电位时，第二电源线v2传输至第二电源信号端vdde的第二电源信号的电位为无效电位。此时，第一晶体管m1开启，第二晶体管m2关闭。第二电源线v2可以通过该第一晶体管m1向第一节点p1，也即是向第三电源端vss传输处于无效电位的信号。表1vddovddem1m2vss10开启关闭001关闭开启0可选的，参考图6还可以看出，该第一电源信号和第二电源信号的电位可以在相邻两帧图像显示的消隐阶段(blankingtime)t0期间跳变，确保了移位寄存器单元的正常工作。图7是本发明实施例提供的一种相关技术中的栅极驱动电路中各个信号端输出信号的时序图。如图7所示，在第一阶段t1和第二阶段t2中，显示基板的外围区域设置的第三电源线传输至第三电源信号端vss的信号的电位始终为无效电位(即vgl)。对比图6和图7可以看出，在第一阶段t1和第二阶段t2中，本发明实施例提供的信号发生电路20传输至第一节点p1的信号的时序，和相关技术中第三电源线传输至第三电源信号端vss的信号的时序相同。并且，由于第一节点p1与第三电源信号端vss连接，因此本发明实施例提供的移位寄存器单元在显示基板的外围区域未设置第三电源线的情况下也能够正常工作。可选的，栅极驱动电路可以设置有4个时钟信号线clk1至clk4，即栅极驱动电路可以采用四相时钟，图6和图7还示出了在该第一阶段t1和第二阶段t2中，该4个时钟信号线clk1至clk4传输至时钟信号端clk的时钟信号的电位变化示意图。综上所述，本发明实施例提供了一种移位寄存器单元的驱动方法。在第一阶段中，信号发生电路可以在第一电源信号的控制下，向第一节点(即向移位电路的第三电源信号端)输出处于无效电位的第二电源信号；在第二阶段中，信号发生电路可以在第二电源信号的控制下，向第一节点输出处于无效电位的第一电源信号。由于无需在外围区域单独设置用于向第三电源信号端传输处于无效电位的信号线，因此可以减少外围区域所需设置的信号线的数量，有利于窄边框显示装置的实现。并且还可以使得无需在引出各信号线的集成电路上设置用于引出传输处于无效电位的信号线的引脚，由于集成电路的引脚减少，因此可以降低各信号线与各信号端进行绑定时出现绑定错误的概率，以及可以降低产生esd现象的风险，提升了显示装置的良率。另外，由于无需通过单独设置的信号线向移位电路传输处于无效电位的信号，因此还可以降低驱动移位寄存器单元工作时的功耗，延长移位寄存器单元的使用寿命，进而可以延长显示装置的使用寿命。图8是本发明实施例提供的一种栅极驱动电路的结构示意图。如图8所示，该栅极驱动电路均可以包括：至少两个级联的移位寄存器单元。并且该至少两个级联的移位寄存器单元中，至少一个移位寄存器单元为如图1至图3任一所示的移位寄存器单元。在一种可选的实现方式中，该栅极驱动电路中的每个移位寄存器单元可以均为如图1至图3所示的移位寄存器单元。也即是，该栅极驱动电路中的每个移位寄存器单元均可以包括一个移位电路10和信号发生电路20。在另一种可选的实现方式中，参考图8，该至少两个级联的移位寄存器单元中，每相邻的两个移位寄存器单元中的第一移位寄存器单元g1可以为如图1至图3任一所示的移位寄存器单元，也即是第一移位寄存器g1可以包括移位电路10和信号发生电路20。第二移位寄存器单元g2可以为不包含信号发生电路10的移位寄存器单元，也即是该第二移位寄存器单元g2可以仅包括移位电路10。且参考图8可以看出，该第二移位寄存器单元g2的移位电路10的第三电源信号端vss可以与第一移位寄存器单元g1的第一节点p1连接。通过将第一移位寄存器单元g1的第一节点p1连接至不包含信号发生电路20的第二移位寄存器单元g2中的移位电路10的第三电源信号端vss，可以使得每相邻两个移位寄存器单元中，不包含信号发生电路20的第二移位寄存器单元g2中的移位电路10的第三电源信号端vss也可以接收到来自第一移位寄存器单元g1的第一节点p1的信号，因此可以在减少显示基板外围区域设置的信号线的数量同时，减少设置的信号发生电路20的数量，也即是可以简化栅极驱动电路的电路结构，节省生产成本。可选的，参考图8还可以看出，该栅极驱动电路可以设置有4个时钟信号线clk1至clk4，即该栅极驱动电路均可以采用四相时钟。相应的，该栅极驱动电路包括的多个移位寄存器单元可以划分为多组，每组可以包括依次级联的四个移位寄存器单元，每组的四个移位寄存器单元可以依次与该四个时钟信号线clk1、clk2、clk3和clk4连接。另外，本发明实施例还提供一种显示装置，该显示装置可以包括如图8所示的栅极驱动电路。该显示装置可以为：液晶面板、电子纸、oled面板、amoled面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的移位寄存器单元和各电路的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。当前第1页12