补偿子像素单元、制作及驱动方法、像素结构及显示面板与流程

本申请涉及显示技术领域，具体而言，涉及一种补偿子像素单元、补偿子像素单元的制作方法、补偿子像素单元的驱动方法、像素结构及显示面板。

背景技术：

随着自发光显示技术的发展，oled(organiclightemittingdiode，有机发光二极管)显示器以其低能耗、低成本、宽视角、响应速度快等优点，逐渐开始取代传统的lcd(liquidcrystaldisplay，液晶显示器)。

目前，市面上提供了一种具有柔性的amoled(active-matrixorganiclightemittingdiode，有源矩阵有机发光二极管)显示器，也就是说，此amoled显示器可发生形变，以适应用户的不同需求。但amoled显示器在发生形变时，会导致像素分辨率下降。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解，不包括构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本申请的目的在于提供一种补偿子像素单元、补偿子像素单元的制作方法、补偿子像素单元的驱动方法、像素结构及显示面板，以用于解决在显示面板发生形变时导致像素分辨率下降的问题。

本申请第一方面实施例提供了一种补偿子像素单元，其包括：

压电薄膜；

开关晶体管，所述开关晶体管的控制端连接所述压电膜层，所述开关晶体管的第一端连接数据电压信号端；

驱动晶体管，所述驱动晶体管的控制端连接栅极电压信号端，所述驱动晶体管的第一端连接所述开关晶体管的第二端，所述驱动晶体管的第二端连接电源信号端。

在本申请的一种示例性实施例中，所述补偿子像素单元还包括衬底，所述驱动晶体管和所述开关晶体管形成在所述衬底的同一侧；其中，

所述驱动晶体管包括第一有源层、第一栅极、第一源极及第一漏极，所述第一栅极形成为所述驱动晶体管的控制端，所述第一源极形成为所述驱动晶体管的第一端，所述第一漏极形成为所述驱动晶体管的第二端；

所述开关晶体管包括第二有源层、第二栅极、第二源极及第二漏极，所述第二栅极形成为所述开关晶体管的控制端，所述第二源极形成为所述开关晶体管的第一端，所述第二漏极形成为所述开关晶体管的第二端。

在本申请的一种示例性实施例中，所述第一有源层和所述第二有源层同层设置在所述衬底上，且所述第一有源层与所述第二有源层之间具有间隔；

所述衬底上还形成有栅极绝缘层，所述栅极绝缘层覆盖所述第一有源层及所述第二有源层；

所述第一栅极和所述第二栅极同层设置在所述栅极绝缘层上，且所述第一栅极和所述第二栅极之间具有间隔；

所述栅极绝缘层上还形成有层间介质层，所述层间介质层覆盖所述第一栅极及所述第二栅极；

所述第一源极、所述第一漏极、所述第二源极及所述第二漏极同层设置在所述层间介质层上，所述第一漏极与所述第一源极之间具有间隔，且所述第一漏极与所述第一源极依次穿过所述层间介质层及所述栅极绝缘层并与所述第一有源层接触，所述第二漏极与所述第一源极连接并与所述第二源极之间具有间隔，且所述第二源极与所述第二漏极依次穿过所述层间介质层及所述栅极绝缘层并与所述第二有源层接触。

在本申请的一种示例性实施例中，还包括：

钝化层，覆盖所述层间介质层、所述第一源极、所述第一漏极、所述第二源极及所述第二漏极；

第一过孔，设置在所述钝化层及所述层间介质层中，并暴露部分所述第二栅极；

第二过孔，设置在所述钝化层及所述层间介质层中，并暴露部分所述栅极绝缘层；

导电层，覆盖部分所述钝化层并填充在所述第一过孔及第二过孔中，所述导电层通过所述第一过孔与所述第二栅极接触；

导电孔，设置在所述导电层中并位于所述第二过孔内；

其中，所述压电薄膜形成在所述导电孔内并通过所述导电层与所述第二栅极电连接。

在本申请的一种示例性实施例中，所述导电层包括：

金属导电层，其通过所述第一过孔与所述第二栅极接触；

透明导电层，与所述金属导电层电连接并填充在所述第二过孔内，所述透明导电层中设置有所述导电孔。

在本申请的一种示例性实施例中，还包括：

平坦层，覆盖所述钝化层、所述导电层及所述压电薄膜；

阳极层，覆盖部分所述平坦层，并依次穿过所述平坦层及所述钝化层与所述第一漏极接触；

像素定义层，覆盖所述平坦层及所述阳极层；

有机发光层，设置在所述像素定义层中，并与所述阳极层接触；

阴极层，覆盖所述像素定义层和所述有机发光层，并与所述有机发光层接触。

本申请第二方面提供了一种补偿子像素单元的驱动方法，所述补偿子像素单元为上述任一项所述的补偿子像素单元，所述驱动方法包括：

在所述压电薄膜发生形变以产生电压控制信号时，所述开关晶体管在所述电压控制信号的作用下，将所述数据电压信号端提供的数据电压信号传输至所述驱动晶体管的第一端，以使所述驱动晶体管能够处于导通状态。

本申请第三方面提供了一种补偿子像素单元的制作方法，所述制作方法包括：

形成开关晶体管和驱动晶体管，所述开关晶体管的第一端连接数据电压信号端，所述开关晶体管的第二端连接所述驱动晶体管的第一端，所述驱动晶体管的控制端连接栅极电压信号端，所述驱动晶体管的第二端连接电源信号端；

形成压电薄膜，所述压电薄膜与所述开关晶体管的控制端连接。

在本申请的一种示例性实施例中，所述形成所述开关晶体管和所述驱动晶体管，包括：

在衬底的同一侧形成所述开关晶体管和所述驱动晶体管；

其中，

所述驱动晶体管包括第一有源层、第一栅极、第一源极及第一漏极，所述第一栅极形成为所述驱动晶体管的控制端，所述第一源极形成为所述驱动晶体管的第一端，所述第一漏极形成为所述驱动晶体管的第二端；

所述开关晶体管包括第二有源层、第二栅极、第二源极及第二漏极，所述第二栅极形成为所述开关晶体管的控制端，所述第二源极形成为所述开关晶体管的第一端，所述第二漏极形成为所述开关晶体管的第二端。

在本申请的一种示例性实施例中，所述在衬底的同一侧形成所述开关晶体管和所述驱动晶体管，包括：

在所述衬底上形成同层设置的所述第一有源层和所述第二有源层，所述第一有源层与所述第二有源层之间具有间隔；

在所述衬底上形成栅极绝缘层，所述栅极绝缘层覆盖所述第一有源层及所述第二有源层；

在所述栅极绝缘层上形成同层设置的所述第一栅极和所述第二栅极，且所述第一栅极和所述第二栅极之间具有间隔；

在所述栅极绝缘层上形成层间介质层，所述层间介质层覆盖所述第一栅极及所述第二栅极；

在所述层间介质层上形成同层设置的所述第一源极、所述第一漏极、所述第二源极及所述第二漏极，所述第一漏极与所述第一源极之间具有间隔，且所述第一漏极与所述第一源极依次穿过所述层间介质层及所述栅极绝缘层并与所述第一有源层接触，所述第二漏极与所述第一源极连接并与所述第二源极之间具有间隔，且所述第二源极与所述第二漏极依次穿过所述层间介质层及所述栅极绝缘层并与所述第二有源层接触。

在本申请的一种示例性实施例中，在所述形成开关晶体管和驱动晶体管之后，且在所述形成压电薄膜之前，还包括：

形成钝化层，所述钝化层覆盖所述层间介质层、所述第一源极、所述第一漏极、所述第二源极及所述第二漏极；

形成第一过孔和第二过孔，所述第一过孔和所述第二过孔设置在所述钝化层及所述层间介质层中并分别暴露部分所述第二栅极和暴露部分所述栅极绝缘层；

形成导电层，所述导电层覆盖部分所述钝化层并填充在所述第一过孔及第二过孔中，所述导电层通过所述第一过孔与所述第二栅极接触；

形成导电孔，所述导电孔设置在所述导电层中并位于所述第二过孔内，且所述导电孔内能够形成有所述压电薄膜，所述压电薄膜通过所述导电层与所述第二栅极电连接。

在本申请的一种示例性实施例中，所述形成导电层，包括：

形成金属导电层，所述金属导电层通过所述第一过孔与所述第二栅极接触；

形成透明导电层，所述透明导电层与所述金属导电层电连接并填充在所述第二过孔内，所述透明导电层中设置有所述导电孔。

在本申请的一种示例性实施例中，在所述形成所述压电薄膜之后，还包括：

形成平坦层，所述平坦层覆盖所述钝化层、所述导电层及所述压电薄膜；

形成阳极层，所述阳极层覆盖部分所述平坦层，并依次穿过所述平坦层及所述钝化层与所述第一漏极接触；

形成像素定义层，所述像素定义层覆盖所述平坦层及所述阳极层；

形成有机发光层，所述有机发光层设置在所述像素定义层中，并与所述阳极层接触；

形成阴极层，所述阴极层覆盖所述像素定义层和所述有机发光层，并与所述有机发光层接触。

本申请第四方面提供了一种像素结构，其包括：多个像素单元，各所述像素单元中包括显示子像素单元和如上述任一项实施例所述的补偿子像素单元，其中，所述显示子像素单元以及所述补偿子像素单元的形状包括矩形、菱形、圆形、椭圆形、三角形的一种或多种。

在本申请的一种示例性实施例中，所述像素单元包括第一子像素组及第二子像素组，

所述第一子像素组包括面积相同且同列依次设置的第一显示子像素单元、第二补偿子像素单元及第三显示子像素单元，

所述第二子像素组包括面积相同且同列依次设置的第一补偿子像素单元、第二显示子像素单元及第三补偿子像素单元，

其中，所述第一显示子像素单元与所述第一补偿子像素单元同行设置，所述第二显示子像素单元与所述第二补偿子像素单元同行设置，所述第三显示子像素单元与所述第三补偿子像素单元同行设置，

所述第一显示子像素单元、所述第二显示子像素单元及所述第三显示子像素单元均为所述显示子像素单元，

所述第一补偿子像素单元、所述第二补偿子像素单元及所述第三补偿子像素单元均为所述补偿子像素单元。

在本申请的一种示例性实施例中，所述像素单元包括第一子像素组、第二子像素组及第三子像素组，

所述第一子像素组、所述第二子像素组及所述第三子像素组均包括面积相同且同列依次设置的第一子像素单元、第二子像素单元及第三子像素单元，所述第一子像素单元及所述第二子像素单元为所述显示子像素单元，所述第三子像素单元包括面积相同且同列设置的所述显示子像素单元及所述补偿子像素单元，

其中，所述第一子像素组的第一子像素单元、所述第二子像素组的第三子像素单元及所述第三子像素组的第二子像素单元同行且依次设置，

所述第一子像素组的第二子像素单元、所述第二子像素组的第一子像素单元及所述第三子像素组的第三子像素单元同行且依次设置，

所述第一子像素组的第三子像素单元、所述第二子像素组的第二子像素单元及所述第三子像素组的第一子像素单元同行且依次设置。

在本申请的一种示例性实施例中，所述像素单元包括第一子像素组、第二子像素组及第三子像素组，

所述第一子像素组包括同列依次设置的第一显示子像素单元、第二显示子像素单元及第三补偿子像素单元，

所述第二子像素组包括同列依次设置的第二补偿子像素单元、第一显示子像素单元及第三显示子像素单元，

所述第三子像素组包括同列依次设置的第三显示子像素单元、第二显示子像素单元及第一补偿子像素单元，

所述第一显示子像素单元、所述第二显示子像素单元及所述第三显示子像素单元均为所述显示子像素单元，且所述第二显示子像素单元及所述第三显示子像素单元的面积均为所述第一显示子像素单元的面积的二分之一，

所述第一补偿子像素单元、所述第二补偿子像素单元及所述第三补偿子像素单元均为所述补偿子像素单元，且所述第二补偿子像素单元及所述第三补偿子像素单元的面积均为所述第一补偿子像素单元的面积的二分之一，

其中，所述第一显示子像素单元与所述第一补偿子像素单元面积相同，所述第二显示子像素单元与所述第二补偿子像素单元面积相同，

所述第三显示子像素单元与所述第三补偿子像素单元面积相同。

在本申请的一种示例性实施例中，所述像素单元包括第一子像素组、第二子像素组以及分别与所述第一子像素组及所述第二子像素组错位设置的第三子像素组和第四子像素组，

所述第一子像素组和所述第二子像素组均包括同行且交错设置的第一显示子像素单元及第二显示子像素单元，所述第一显示子像素单元和所述第二显示子像素单元为所述显示子像素单元，所述第一显示子像素单元的面积大于第二显示子像素单元的面积，

所述第三子像素组和所述第四子像素组均包括同行且交错设置的第三显示子像素单元及所述补偿子像素单元，所述第三显示子像素单元为所述显示子像素单元，所述补偿子像素单元的面积与所述第三显示子像素单元的面积相同；

其中，

所述第一子像素组中的第一显示子像素单元与所述第二子像素组中的第二显示子像素单元同列设置，所述第一子像素组中的第二显示子像素单元与所述第二子像素组中的第一显示子像素单元同列设置；

所述第三子像素组中的第三显示子像素单元与所述第四子像素组中的补偿子像素单元同列设置，所述第三子像素组中的补偿子像素单元与所述第四子像素组中的第三显示子像素单元同列设置，所述第三显示子像素单元及所述补偿子像素单元分别位于相邻所述第一显示子像素单元及所述第二显示子像素单元之间。

本申请第五方面提供了一种显示面板，其包括：上述任一项所述的像素结构。

本申请提供的技术方案可以达到以下有益效果：

本申请所提供的补偿子像素单元、补偿子像素单元的制作方法、补偿子像素单元的驱动方法、像素结构及显示面板，通过使显示面板中像素结构的补偿子像素单元中的驱动晶体管的一端连接一由压电薄膜控制其导通或非导通的开关晶体管，以用于在显示面板形变时，使压电薄膜发生形变并产生控制电压信号，该控制电压信号可传输至开关晶体管的控制端，以使开关晶体管能够处于导通状态；在开关晶体管处于导通状态时，驱动晶体管可变成导通状态并能够驱动补偿子像素单元正常发光，以对变形后的显示面板的像素分辨率进行补偿，即：使得显示面板在形变时的像素分辨率保持不变。此外，在显示面板未发生形变时，压电薄膜不发生挤压，因此没有控制电压信号产生，此时开关晶体管处于非导通状态；由于开关晶体管处于非导通状态，因此，驱动晶体管处于非导通状态并不能够驱动补偿子像素单元发光，这样可降低未形变时的显示面板的耗电量。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例所述的补偿子像素单元的电路示意图；

图2至图11为本申请一实施例所述的补偿子像素单元的制作方法的分步示意图；

图12为本申请一实施例所述的补偿子像素单元的制作方法的流程图；

图13为图12中步骤s100的流程示意图；

图14为本申请另一实施例所述的补偿子像素单元的制作方法的部分流程示意图；

图15为图14中步骤s1012的流程示意图；

图16为本申请又一实施例所述的补偿子像素单元的制作方法的部分流程示意图；

图17和图18为本申请一实施例所述的像素结构在不同情况时，其各显示子像素单元与各补偿子像素单元的排布示意图；

图19和图20为本申请另一实施例所述的像素结构在不同情况时，其各显示子像素单元与各补偿子像素单元的排布示意图；

图21和图22为本申请又一实施例所述的像素结构在不同情况时，其各显示子像素单元与各补偿子像素单元的排布示意图；

图23和图24为本申请又一实施例所述的像素结构在不同情况时，其各显示子像素单元与各补偿子像素单元的排布示意图。

附图标记说明：

图1至图11及图17至图22中：

1、压电薄膜；2、开关晶体管；20、第二有源层；21、第二栅极；22、第二源极；23、第二漏极；3、驱动晶体管；30、第一有源层；31、第一栅极；32、第一源极；33、第一漏极；4、数据电压信号端；5、栅极电压信号端；6、电源信号端；70、衬底；71、栅极绝缘层；72、层间介质层；73、钝化层；74、第一过孔；75、第二过孔；760、金属导电层；761、透明导电层；77、导电孔；78、平坦层；79、阳极层；80、像素定义层；81、有机发光层；82、阴极层；83、第一配合孔；84、第二配合孔；85、第三配合孔；86、第四配合孔；87、第五配合孔；88、第六配合孔；89第七配合孔；90、红色显示子像素单元；91、蓝色显示子像素单元；92、绿色显示子像素单元；93、红色补偿子像素单元；94、蓝色补偿子像素单元；95、绿色补偿子像素单元。

具体实施例

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本申请将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”、“第三”、“第四”、“第五”、“第六”及“第七”等仅作为标记使用，不是对其对象的数量限制。

目前，市面上提供了一种具有柔性的amoled(active-matrixorganiclightemittingdiode，有源矩阵有机发光二极管)显示器，也就是说，此amoled显示器可发生形变，以适应用户的不同需求。但amoled显示器在发生形变时，会导致像素分辨率下降。

为解决上述技术问题，本申请实施例提供了一种补偿子像素单元，此补偿子像素单元可具有一定的柔性，并能够应用于具有柔性的显示面板的像素结构中。其中，此处提到的显示面板可为amoled显示面板。

如图1所示，本实施例中的补偿子像素单元可包括压电薄膜1、开关晶体管2及驱动晶体管3；其中，

压电薄膜1可为pvdf(polyvinylidenefluoride，聚偏氟乙烯)高分子膜，此压电薄膜1在自身发生形变时(即：压电薄膜1在受到拉伸力或弯曲力时)能够产生控制电压信号。

开关晶体管2的控制端连接压电膜层，此压电膜层产生的控制电压信号可输入至开关晶体管2的控制端；开关晶体管2的第一端连接数据电压信号端4，此数据电压信号端4用于向开关晶体管2的第一端提供数据电压信号。其中，开关晶体管2能够在控制电压信号的控制下将数据电压信号端4提供的数据电压信号输入至开关晶体管2的第二端，也就是说，在开关晶体管2的控制端及第一端分别输入有控制电压信号及数据电压信号时，此开关晶体管2能够处于导通状态。

驱动晶体管3的控制端连接栅极电压信号端5，此栅极电压信号端5用于向驱动晶体管3的控制端提供栅极电压信号；驱动晶体管3的第一端连接开关晶体管2的第二端，此开关晶体管2的第二端能够将数据电压信号端4提供的数据电压信号传输至此驱动晶体管3的第一端；驱动晶体管3的第二端连接电源信号端6，此电源信号端6用于向驱动晶体管3的第二端提供电源信号。其中，在驱动晶体管3的控制端及第一端分别输入有栅极电压信号及数据电压信号时，此驱动晶体管3能够处于导通状态。

本实施例中，通过使补偿子像素单元中的驱动晶体管3的一端连接一由压电薄膜1控制其导通或非导通的开关晶体管2，以用于在显示面板形变时，使压电薄膜1发生形变并产生控制电压信号，该控制电压信号可传输至开关晶体管2的控制端，以使开关晶体管2能够处于导通状态；在开关晶体管2处于导通状态时，驱动晶体管3可变成导通状态并能够驱动补偿子像素单元正常发光，以对变形后的显示面板的像素分辨率进行补偿，即：使得显示面板在形变时的像素分辨率保持不变。此外，在显示面板未发生形变时，压电薄膜1不发生挤压，因此没有控制电压信号产生，此时开关晶体管2处于非导通状态；由于开关晶体管2处于非导通状态，因此，驱动晶体管3处于非导通状态并不能够驱动补偿子像素单元发光，这样可降低未形变时的显示面板的耗电量。

下面结合附图对本实施例中的补偿子像素单元的结构进行具体地阐述：

补偿子像素单元除了包括前述提到的驱动晶体管3、开关晶体管2及压电薄膜1之外，还可包括衬底70。此衬底70可为柔性衬底，且此衬底70还可为透明衬底，比如为玻璃衬底、塑料衬底等。

其中，前述提到的驱动晶体管3可形成在衬底70上，且驱动晶体管3可包括第一有源层30、第一栅极31、第一源极32及第一漏极33。此第一栅极31可形成为驱动晶体管3的控制端，第一源极32可形成为驱动晶体管3的第一端，第一漏极33可形成为驱动晶体管3的第二端。

而开关晶体管2也可形成在衬底70上，且开关晶体管2可包括第二有源层20、第二栅极21、第二源极22及第二漏极23。此第二栅极21可形成为开关晶体管2的控制端，此第二源极22可形成为开关晶体管2的第一端，第二漏极23可形成为开关晶体管2的第二端。

举例而言，驱动晶体管3和开关晶体管2可形成在衬底70的同一侧，以降低补偿子像素单元的加工难度。

具体地，驱动晶体管3和开关晶体管2之间的结构关系如下：

如图2至图11所示，第一有源层30和第二有源层20可同层设置在衬底70上，且第一有源层30与第二有源层20之间具有间隔；其中，第一有源层30和第二有源层20的材质可为多晶硅或氧化物半导体材质。

衬底70上还可形成有栅极绝缘层71，此栅极绝缘层71可覆盖第一有源层30及第二有源层20，换言之，栅极绝缘层71可同时覆盖衬底70、第一有源层30及第二有源层20；其中，此栅极绝缘层71的材质可以为二氧化硅、氮化硅、氮氧化硅、氧化铝中的一种或多种。

第一栅极31和第二栅极21可同层设置在栅极绝缘层71上，且第一栅极31和第二栅极21之间具有间隔；举例而言，此第一栅极31和第二栅极21的材质可包括铝、铝合金、铜、铜合金、钼、钼合金中的一种或多种。

栅极绝缘层71上还可形成有层间介质(英文：interlayerdielectric；简称：ild)层72，此层间介质层72可覆盖第一栅极31及第二栅极21，换言之，层间介质层72可同时覆盖栅极绝缘层71、第一栅极31及第二栅极21；其中，此层间介质层72的材质可以为二氧化硅、氮化硅、氮氧化硅中的一种或多种。

第一源极32、第一漏极33、第二源极22及第二漏极23可同层设置在层间介质层72上，具体地，此第一漏极33与第一源极32之间具有间隔，且第一漏极33与第一源极32依次穿过层间介质层72及栅极绝缘层71并与第一有源层30接触，第二漏极23与第一源极32连接，连接后的第二漏极23和第一源极32可称为源漏极，且该第二漏极23与第二源极22之间具有间隔，该第二源极22与第二漏极23依次穿过层间介质层72及栅极绝缘层71并与第二有源层20接触。举例而言，此第一源极32、第一漏极33、第二源极22及第二漏极23的材质可以采用依次叠加的金属钛、金属铝和金属钛所形成的金属材质。

本实施例中，通过将第一有源层30和第二有源层20同层设置在衬底70上，将第一栅极31和第二栅极21同层设置在栅极绝缘层71上，以及将第一源极32、第一漏极33、第二源极22及第二漏极23同层设置在层间介质层72上，可简化补偿子像素单元的结构，以及还可降低补偿子像素的加工难度。

如图3至图11所示，本实施例的补偿子像素单元还可包括钝化层73(也称为pvx)、第一过孔74、第二过孔75、导电层及导电孔77，其中：

钝化层73可覆盖层间介质层72、第一源极32、第一漏极33、第二源极22及第二漏极23，此钝化层73的材质可以为二氧化硅、氮化硅、氮氧化硅中的一种或多种。

第一过孔74设置在钝化层73及层间介质层72中，并暴露部分第二栅极21。

第二过孔75设置在钝化层73及层间介质层72中，并暴露部分栅极绝缘层71。

导电层覆盖部分钝化层73并填充在第一过孔74及第二过孔75中，导电层通过第一过孔74与第二栅极21接触；

导电孔77设置在导电层中并位于第二过孔75内；其中，压电薄膜1形成在导电孔77内并通过导电层与第二栅极21电连接。

由于像素结构在受到竖向压力时，基本不会发生形变，从而对像素结构的分辨率影响较小，因此，不需要点亮补偿子像素单元；但像素结构在受到横向压力时，会产生较大的变形，从而会造成像素结构的分辨率降低，因此，为了保证像素结构的分辨率不变，需要点亮补偿子像素单元。本实施例中，通过将压电薄膜1设置在导电孔77内，可使压电薄膜1对横向压力感应较为敏感，竖向压力感应相对较小，以保证补偿子像素单元在受到横向压力时被点亮，在受到竖向压力时不被点亮，降低未形变时的耗电量。

可选地，如图6至图11所示，前述提到的导电层可包括金属导电层760及透明导电层761，金属导电层760可通过第一过孔74与第二栅极21接触；而此透明导电层761可为氧化铟锡ito层，此透明导电层761可与金属导电层760电连接并填充在第二过孔75内，且透明导电层761中设置有导电孔77。这样设计在保证压电薄膜1与第二栅极21之间电连接稳定性的同时，还可保证导电层的透光率。

如图8至图11所示，本实施例的补偿子像素单元还可包括平坦层78、阳极层79、像素定义层80(英文：pixeldefinitionlayer；简称：pdl)、有机发光层81及阴极层82，其中：

平坦层78可覆盖钝化层73、导电层及压电薄膜1；此平坦层78的材质可以为丙烯酸树脂或者环氧树脂等有机物材质。

阳极层79可覆盖部分平坦层78，并依次穿过平坦层78及钝化层73与第一漏极33接触；此阳极层79的材质可以为金属铝、金属铜、金属钼中的一种或多种。

像素定义层80可覆盖平坦层78及阳极层79；此像素定义层80的材质可以为有机物材料，例如：氟化聚酰亚胺、氟化聚甲基丙烯酸甲酯或聚硅氧烷。

有机发光层81可设置在像素定义层80中，并与阳极层79接触。

阴极层82可覆盖像素定义层80和有机发光层81，并与有机发光层81接触；此阴极层82的材料可以为具有导电性的透明材料，例如：可以为氧化铟锡(英文：indiumtinoxide；简称：ito)。

本实施例中，在压电薄膜1发生形变并产生控制电压信号时，开关晶体管2可在控制电压信号的作用下，将数据电压信号端4提供的数据电压信号传输至第一源极32(即：驱动晶体管3的第一端)，以使驱动晶体管3能够处于导通状态，从而能够驱动有机发光层81发光，即：点亮补偿子像素单元。

举例而言，还可在阴极层82上继续形成触摸电路(图中未示出)，该触摸电路不受影响。

本申请实施例还提供了一种补偿子像素单元的驱动方法，该补偿子像素单元的驱动方法应用于图1示出的补偿子像素单元中，该驱动方法可包括：

在压电薄膜1发生形变以产生电压控制信号时，开关晶体管2在电压控制信号的作用下，将数据电压信号端4提供的数据电压信号传输至驱动晶体管3的第一端，以使驱动晶体管3能够处于导通状态。

而在压电薄膜1未发生形变时，驱动晶体管3处于非导通状态。

需要说明的是，本实施例所产生的技术效果可以参考上述补偿子像素单元的结构的实施例，在此不再赘述。

本申请还提供了一种补偿子像素单元的制作方法，如图12所示，此制作方法可包括：

步骤s100，形成开关晶体管2和驱动晶体管3，开关晶体管2的第一端连接数据电压信号端4，开关晶体管2的第二端连接驱动晶体管3的第一端，驱动晶体管3的控制端连接栅极电压信号端5，驱动晶体管3的第二端连接电源信号端6；

步骤s102，形成压电薄膜1，此压电薄膜1与开关晶体管2的控制端连接，如图1所示。

综上所述，本申请实施例的补偿子像素单元的制作方法，通过使压电薄膜1与开关晶体管2的控制端连接，使得开关晶体管2能够在压电薄膜1发生形变时处于导通状态，从而可使驱动晶体管3处于导通状态，继而可驱动补偿子像素单元正常发光，以对变形后的显示面板的像素分辨率进行补偿，即：使得显示面板在形变时的像素分辨率保持不变。此外，开关晶体管2在压电薄膜1未发生形变时处于非导通状态，从而驱动晶体管3处于非导通状态，继而不能够驱动补偿子像素单元发光，这样可降低未形变时的显示面板的耗电量。

举例而言，形成开关晶体管2和驱动晶体管3，可包括：

在衬底70的同一侧形成开关晶体管2和驱动晶体管3；

其中，如图3至图11所示，驱动晶体管3可包括第一有源层30、第一栅极31、第一源极32及第一漏极33，第一栅极31可形成为驱动晶体管3的控制端，第一源极32可形成为驱动晶体管3的第一端，第一漏极33可形成为驱动晶体管3的第二端；

开关晶体管2可包括第二有源层20、第二栅极21、第二源极22及第二漏极23，第二栅极21可形成为开关晶体管2的控制端，第二源极22可形成为开关晶体管2的第一端，第二漏极23可形成为开关晶体管2的第二端。

综上可知，驱动晶体管3和开关晶体管2可形成在衬底70的同一侧，以降低补偿子像素单元的加工难度。

在本申请实施例中，在衬底70的同一侧形成开关晶体管2和驱动晶体管3，如图13所示，可包括如下几个步骤：

步骤s1001，在衬底70上形成同层设置的第一有源层30和第二有源层20，第一有源层30与第二有源层20之间具有间隔。

示例的，可以在衬底70上通过沉积、涂敷、溅射等多种方式中的任一种形成非晶硅层，对形成有非晶硅层的衬底70基板进行激光退火处理后，可以将非晶硅层转换为多晶硅层，然后对该多晶硅层执行一次构图工艺以形成第一有源层30和第二有源层20，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。

步骤s1002，在衬底70上形成栅极绝缘层71，此栅极绝缘层71覆盖第一有源层30及第二有源层20。

示例的，可在形成有第一有源层30及第二有源层20的衬底70上通过沉积、涂覆、溅射等多种方式中的任一种形成栅极绝缘层71。

步骤s1003，在栅极绝缘层71上形成同层设置的第一栅极31和第二栅极21，且第一栅极31和第二栅极21之间具有间隔。

示例的，可在栅极绝缘层71上通过沉积、涂覆、溅射等多种方式中的任一种形成栅极薄膜，然后对该栅极薄膜执行一次构图工艺以形成第一栅极31和第二栅极21，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。

步骤s1004，在栅极绝缘层71上形成层间介质层72，此层间介质层72覆盖第一栅极31及第二栅极21；

示例的，可在形成有第一栅极31及第二栅极21的栅极绝缘层71上通过沉积、涂覆、溅射等多种方式中的任一种形成层间介质层72，然后对该层间介质层72及栅极绝缘层71执行一次构图工艺以形成贯穿该层间介质层72及栅极绝缘层71的第一配合孔83、第二配合孔84、第三配合孔85及第四配合孔86，此第一配合孔83及第二配合孔84暴露部分第一有源层30，第三配合孔85及第四配合孔86暴露部分第二有源层20，如图2所示。其中，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。

步骤s1005，在层间介质层72上形成同层设置的第一源极32、第一漏极33、第二源极22及第二漏极23，第一漏极33与第一源极32之间具有间隔，且第一漏极33与第一源极32依次穿过层间介质层72及栅极绝缘层71并与第一有源层30接触，第二漏极23与第一源极32连接并与第二源极22之间具有间隔，且第二源极22与第二漏极23依次穿过层间介质层72及栅极绝缘层71并与第二有源层20接触。

示例的，可以在层间介质层72上通过沉积、涂覆、溅射等多种方式中的任一种形成导电薄膜，然后对该导电薄膜执行一次构图工艺以形成第一源极32、第一漏极33、第二源极22及第二漏极23，此第一源极32及第一漏极33分别通过所述第一配合孔83及第二配合孔84与第一有源层30的两边接触，第二源极22及第二漏极23分别通过第三配合孔85及第四配合孔86与第二有源层20的两边接触。其中，此一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。

需要说明的是，在形成层间介质层72后，可通过掺杂工艺将第一有源层30及第二有源层20的两边进行导体化，然后在进行步骤s1005，使得第一漏极33与第一源极32分别与第一有源层30的两边接触，以及使得第二漏极23与第二源极22分别与第二有源层20的两边接触。

本实施中，在所述形成开关晶体管2和驱动晶体管3之后，且在所述形成压电薄膜1之前，如图14所示，补偿子像素单元的制作方法还可包括以下几个步骤：

步骤s1010，形成钝化层73，此钝化层73覆盖层间介质层72、第一源极32、第一漏极33、第二源极22及第二漏极23，如图3所示。

示例的，可在形成有第一源极32、第一漏极33、第二源极22及第二漏极23的层间介质层72上通过沉积、涂覆、溅射等多种方式中的任一种形成钝化层73。

步骤s1011，形成第一过孔74和第二过孔75，此第一过孔74和第二过孔75设置在钝化层73及层间介质层72中并分别暴露部分第二栅极21和暴露部分栅极绝缘层71，如图4所示。

示例的，由于第二过孔75的深度大于第一过孔74的深度，因此，需对形成有钝化层73的衬底70执行两次构图工艺以分别形成第一过孔74及第二过孔75，以避免第一过孔74蚀刻过度或第二过孔75蚀刻不足的情况。此两次构图工艺均可包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。

步骤s1012，形成导电层，此导电层覆盖部分钝化层73并填充在第一过孔74及第二过孔75中，且此导电层通过第一过孔74与第二栅极21接触，以实现导电层与第二栅极21之间的电连接。

步骤s1013，形成导电孔77，此导电孔77设置在导电层中并位于第二过孔75内，如图6所示。

示例的，对部分导电层执行一次构图工艺以形成导电孔77，此一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。

其中，如图7所示，此导电孔77内能够形成有压电薄膜1，此压电薄膜1通过导电层与第二栅极21电连接。也就是说，在执行完步骤s1013之后，可执行步骤s102，即：形成压电薄膜1，此压电薄膜1沉积在导电孔77中，并与导电层接触，因此可通过导电层与第二栅极21电连接。

举例而言，如图15所示，形成导电层，可包括步骤s10121及步骤s10122，其中：

在步骤s10121中，形成金属导电层760，此金属导电层760通过第一过孔74与第二栅极21接触，如图5所示。

示例的，可以在部分钝化层73及第一通孔中通过沉积、涂覆、溅射等多种方式中的任一种形成金属导电层760。

需要说明的是，在执行步骤s10121之后，还可对钝化层73执行一次构图工艺以形成贯穿钝化层73的第五配合孔87，此第五配合孔87暴露部分第一漏极33。

在步骤s10122中，形成透明导电层761，此透明导电层761与金属导电层760电连接并填充在第二过孔75内。

示例的，可以在部分钝化层73、金属导电层760及第二通孔中通过沉积、涂覆、溅射等多种方式中的任一种形成透明导电层761。

在执行完步骤s10122之后，可执行步骤s1013。

示例的，可对透明导电层761执行一次构图工艺以形成导电孔77，如图6所示，此一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。

举例而言，在另一实施例中，在形成钝化层73之前，可先对层间介质层72进行蚀刻以形成两过孔，再形成钝化层73，然后对钝化层73上与这两个过孔相对的部位进行蚀刻，以形成第一过孔74及第二过孔75。

在所述形成所述压电薄膜1之后，如图16所示，补偿子像素单元的制作方法还可包括以下几个步骤：

步骤s103，形成平坦层78，此平坦层78覆盖钝化层73、导电层及压电薄膜1。

示例的，可以在形成有导电层及压电薄膜1的钝化层73上通过沉积、涂敷、溅射等多种方式中的任一种形成平坦层78，然后对平坦层78执行一次构图工艺以形成贯穿平坦层78的第六配合孔88，此第六配合孔88暴露部分第一漏极33，如图8所示。其中，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。

步骤s104，形成阳极层79，此阳极层79覆盖部分平坦层78，并依次穿过平坦层78及钝化层73与第一漏极33接触。

示例的，可以在部分平坦层78上通过沉积、涂敷、溅射等多种方式中的任一种形成阳极层79，此阳极层79可通过第六配合孔88与第一漏极33接触，如图9所示。

步骤s105，形成像素定义层80，此像素定义层80覆盖平坦层78及阳极层79。

示例的，可以在形成有阳极层79的平坦层78上通过沉积、涂敷、溅射等多种方式中的任一种形成像素定义层80，然后对像素定义层80执行一次构图工艺以形成贯穿像素定义层80的第七配合孔89，此第七配合孔89暴露部分阳极层79，如图10所示。其中，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。

步骤s106，形成有机发光层81，该有机发光层81设置在像素定义层80中，并与阳极层79接触。

示例的，可以采用喷墨打印技术在第七配合孔89中形成有机发光层81，该有机发光层81与阳极层79接触。

步骤s107，形成阴极层82，阴极层82覆盖像素定义层80和有机发光层81，并与有机发光层81接触，如图11所示。

示例的，可通过蒸镀的方式将阴极层82蒸镀在像素定义层80和有机发光层81层上。

本申请实施例还提供了一种像素结构，该像素结构可具有一定的柔性，并能够应用于柔性的显示面板中。且该像素结构可包括多个像素单元，各像素单元中包括显示子像素单元和上述任一实施例所描述的补偿子像素单元。其中，所述显示子像素单元以及所述补偿子像素单元的形状包括矩形、菱形、圆形、椭圆形、三角形的一种或多种。

在一实施例中，像素单元可包括第一子像素组及第二子像素组，第一子像素组包括面积相同且同列依次设置的第一显示子像素单元、第二补偿子像素单元及第三显示子像素单元，第二子像素组包括面积相同且同列依次设置的第一补偿子像素单元、第二显示子像素单元及第三补偿子像素单元。其中，第一显示子像素单元与第一补偿子像素单元同行设置，第二显示子像素单元与第二补偿子像素单元同行设置，第三显示子像素单元与第三补偿子像素单元同行设置。第一显示子像素单元、第二显示子像素单元及第三显示子像素单元均为显示子像素单元，第一补偿子像素单元、第二补偿子像素单元及第三补偿子像素单元均为补偿子像素单元。

示例的，如图17和图18所示，第一显示子像素单元可为红色显示子像素单元90，第三显示子像素单元可为蓝色显示子像素单元91，第二显示子像素单元可为绿色显示子像素单元92；第一补偿子像素单元为红色补偿子像素单元93、第三补偿子像素单元为蓝色补偿子像素单元94、第二补偿子像素单元为绿色补偿子像素单元95。其中，该第一显示子像素单元、第二显示子像素单元、第三显示子像素单元、第一补偿子像素单元、第二补偿子像素单元及第三补偿子像素单元的形状可为图17和图18所示的矩形，但不仅仅限于矩形，也可为其他形状，例如：圆形、椭圆形、菱形等，视具体情况而定。

如图17所示，在像素结构未发生形变时，红色显示子像素单元90、蓝色显示子像素单元91、绿色显示子像素单元92正常发光，而红色补偿子像素单元93、蓝色补偿子像素单元94、绿色补偿子像素单元95未被点亮，以降低未形变时的像素结构的耗电量；如图18所示，在像素结构发生形变时，红色显示子像素单元90、蓝色显示子像素单元91、绿色显示子像素单元92正常发光，且红色补偿子像素单元93、蓝色补偿子像素单元94、绿色补偿子像素单元95被点亮(即：正常发光)，以对变形后的像素结构的像素分辨率进行补偿，即：使得像素结构在形变时的像素分辨率保持不变。

在另一实施中，如图19和图20所示，像素单元包括第一子像素组、第二子像素组及第三子像素组，第一子像素组、第二子像素组及第三子像素组均包括面积相同且同列依次设置的第一子像素单元、第二子像素单元及第三子像素单元，第一子像素单元及第二子像素单元为显示子像素单元，第三子像素单元包括面积相同且同列设置的显示子像素单元及补偿子像素单元。其中，第一子像素组的第一子像素单元、第二子像素组的第三子像素单元及第三子像素组的第二子像素单元同行且依次设置，第一子像素组的第二子像素单元、第二子像素组的第一子像素单元及第三子像素组的第三子像素单元同行且依次设置，第一子像素组的第三子像素单元、第二子像素组的第二子像素单元及第三子像素组的第一子像素单元同行且依次设置。

示例的，如图19和图20所示，第一子像素单元可为红色显示子像素单元90，第二子像素单元可为蓝色显示子像素单元91，而第三子像素单元可包括绿色显示子像素单元92和绿色补偿子像素单元95。其中，第一子像素单元、第二子像素单元、第三子像素单元的形状可为图19和图20所示的矩形，但不仅仅限于矩形，也可为其他形状，例如：圆形、椭圆形、菱形等，视具体情况而定。

如图19所示，在像素结构未发生形变时，红色显示子像素单元90、蓝色显示子像素单元91、绿色显示子像素单元92正常发光，而绿色补偿子像素单元95未被点亮，以降低未形变时的像素结构的耗电量；如图20所示，在像素结构发生形变时，红色显示子像素单元90、蓝色显示子像素单元91、绿色显示子像素单元92正常发光，且绿色补偿子像素单元95被点亮(即：正常发光)，以对变形后的像素结构的像素分辨率进行补偿，即：使得像素结构在形变时的像素分辨率保持不变。

在又一实施例中，如图21和图22所示，像素单元包括第一子像素组、第二子像素组及第三子像素组，第一子像素组包括同列依次设置的第一显示子像素单元、第二显示子像素单元及第三补偿子像素单元，第二子像素组包括同列依次设置的第二补偿子像素单元、第一显示子像素单元及第三显示子像素单元，第三子像素组包括同列依次设置的第三显示子像素单元、第二显示子像素单元及第一补偿子像素单元。第一显示子像素单元、第二显示子像素单元及第三显示子像素单元均为显示子像素单元，且第二显示子像素单元及第三显示子像素单元的面积均为第一显示子像素单元的面积的二分之一；第一补偿子像素单元、第二补偿子像素单元及第三补偿子像素单元均为补偿子像素单元，且第二补偿子像素单元及第三补偿子像素单元的面积均为第一补偿子像素单元的面积的二分之一。其中，第一显示子像素单元与第一补偿子像素单元面积相同，第二显示子像素单元与第二补偿子像素单元面积相同，第三显示子像素单元与第三补偿子像素单元面积相同。

示例的，如图21和图22所示，第一显示子像素单元可为蓝色显示子像素单元91，第二显示子像素单元可为绿色显示子像素单元92，第三显示子像素单元可为红色显示子像素单元90，第一补偿子像素单元可为蓝色补偿子像素单元94，第二补偿子像素单元可为绿色补偿子像素单元95，第三补偿子像素单元可为红色补偿子像素单元93。其中，第一显示子像素单元、第二显示子像素单元、第三显示子像素单元、第一补偿子像素单元、第二补偿子像素单元及第三补偿子像素单元的形状可为图21和图22所示的矩形，但不仅仅限于矩形，也可为其他形状，例如：圆形、椭圆形、菱形等，视具体情况而定。

如图21所示，在像素结构未发生形变时，红色显示子像素单元90、蓝色显示子像素单元91、绿色显示子像素单元92正常发光，而红色补偿子像素单元93、蓝色补偿子像素单元94、绿色补偿子像素单元95未被点亮，以降低未形变时的像素结构的耗电量；如图22所示，在像素结构发生形变时，红色显示子像素单元90、蓝色显示子像素单元91、绿色显示子像素单元92正常发光，且红色补偿子像素单元93、蓝色补偿子像素单元94、绿色补偿子像素单元95被点亮(即：正常发光)，以对变形后的像素结构的像素分辨率进行补偿，即：使得像素结构在形变时的像素分辨率保持不变。

在再一实施例中，如图23和图24所示，像素单元包括第一子像素组、第二子像素组以及分别与第一子像素组及第二子像素组错位设置的第三子像素组和第四子像素组。第一子像素组和第二子像素组均包括同行且交错设置的第一显示子像素单元及第二显示子像素单元，第一显示子像素单元和第二显示子像素单元为显示子像素单元，第一显示子像素单元的面积大于第二显示子像素单元的面积，第三子像素组和第四子像素组均包括同行且交错设置的第三显示子像素单元及补偿子像素单元，第三显示子像素单元为显示子像素单元，补偿子像素单元的面积与第三显示子像素单元的面积相同。

其中，第一子像素组中的第一显示子像素单元与第二子像素组中的第二显示子像素单元同列设置，第一子像素组中的第二显示子像素单元与第二子像素组中的第一显示子像素单元同列设置；第三子像素组中的第三显示子像素单元与第四子像素组中的补偿子像素单元同列设置，第三子像素组中的补偿子像素单元与第四子像素组中的第三显示子像素单元同列设置，第三显示子像素单元及补偿子像素单元分别位于相邻第一显示子像素单元及第二显示子像素单元之间。需要说明的时，本实施例中，补偿子像素单元和第三显示子像素单元的个数之和大于第一显示子像素单元与第二子像素单元的个数之和，补偿子像素单元和第三显示子像素单元为单独显示不参与借用，即，一个像素中的第一显示子像素单元与第二显示子像素单元可与其他像素的第一显示子像素单元和第二显示子像素单元共用，但补偿子像素单元和第三显示子像素单元不参与共用。

示例的，如图23和图24所示，第一显示子像素单元可为蓝色显示子像素单元91，第二显示子像素单元可为红色显示子像素单元90，第三显示子像素单元可为绿色显示子像素单元92，补偿子像素单元可为绿色补偿子像素单元95。其中，第一显示子像素单元和第二显示子像素单元可为图23和图24所示的菱形，但不仅仅限于菱形，也可为其他形状，例如：圆形、椭圆形、矩形等，视具体情况而定；第三显示子像素单元与补偿子像素单元的形状可为图23和图24所示的椭圆形，但不仅仅限于椭圆形，也可为其他形状，例如：圆形、矩形、菱形等，视具体情况而定。

如图23所示，在像素结构未发生形变时，红色显示子像素单元90、蓝色显示子像素单元91、绿色显示子像素单元92正常发光，而绿色补偿子像素单元95未被点亮，以降低未形变时的像素结构的耗电量；如图24所示，在像素结构发生形变时，红色显示子像素单元90、蓝色显示子像素单元91、绿色显示子像素单元92正常发光，且绿色补偿子像素单元95被点亮(即：正常发光)，以对变形后的像素结构的像素分辨率进行补偿，即：使得像素结构在形变时的像素分辨率保持不变。

本实施中，通过将每组显示子像素组中各显示子像素单元与每组补偿子像素组中各补偿子像素单元交错排布，这样可缓解各补偿子像素单元在显示面板未形变时干扰像素结构的显示效果的情况，提高了显示效果。

需要说明的是，在图17至图24中，补偿子像素单元呈虚线框则表示该补偿子像素单元未被点亮(即：没有发光)的情况；而补偿子像素单元呈实现框则表示补偿子像素单元被点亮的情况，并与显示子像素单元相匹配以形成一rgb像素。此外，显示子像素单元的颜色及补偿子像素单元的颜色不仅仅限于前述提到的三种颜色，还可有其他颜色，视具体情况而定。

本申请实施例还可提供了一种显示面板，该显示面板可为具有柔性的amoled显示面板，该显示面板可包括上述任一实施例所描述的像素结构。该显示面板可应用于手机、平板电脑等任何具有显示功能的产品或部件。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由所附的权利要求指出。