源极驱动电路和包括该源极驱动电路的显示装置的制作方法

本申请要求2017年11月20日提交给韩国知识产权局的韩国专利申请no.10-2017-0155124的优先权，其公开内容通过引用其全部合并于此。

本发明构思的示例性实施例一般而言涉及一种半导体集成电路，更具体地，涉及一种源极驱动电路和包括该源极驱动电路的显示装置。

背景技术：

随着包括在显示装置中的显示面板的分辨率增加，用于驱动显示面板的源极驱动电路的操作频率增加。随着源极驱动电路的操作频率增加，源极驱动电路的源极稳定时间缩短。另外，随着显示面板的尺寸和分辨率增加，源极驱动电路的负载增加，并且负载的增加是可能导致源极稳定时间增加的因素之一。源极稳定时间表示在显示面板中的相应像素位置处，从源极驱动电路输出的数据电压或驱动电压必须稳定在特定电压电平的阈值时间间隔。为了缩短源极稳定时间，可以增加来自源极驱动电路的数据电压的转换率。然而，存在某些限制与增加源极驱动电路的驱动电容或驱动电压电平以增加转换率相关。

此外，数据电压的较快转换率导致较高的电流峰值，较高的电流峰值导致显示装置中的电磁干扰和电容噪声。

技术实现要素：

本发明构思的一些示例实施例可以提供一种源极驱动电路和包括源极驱动电路的显示装置，其能够有效地减小源极稳定时间。

根据本发明构思的一些示例实施例，显示装置的源极驱动电路可以包括：多个单元驱动电路，其构造为驱动连接到所述显示装置的显示面板的多个连接节点。所述多个单元驱动电路中的每个包括多个驱动电路和多个输出开关。多个驱动电路构造为对多个数字数据信号执行模拟转换和放大操作，以产生多个模拟数据信号，使得多个连接节点中的每个连接节点由所述多个驱动电路中的一个以上驱动电路来驱动。多个输出开关在多个驱动电路和多个连接节点中的相应的连接节点之间并联连接。多个输出开关将所述多个模拟数据信号交替地传送到相应的连接节点。

在本发明构思的一些实施例中，包括在每个输入开关组中的输入开关交替导通。

根据本发明构思的一些示例实施例，显示装置的源极驱动电路可以包括多个驱动电路，所述多个驱动电路具有第一驱动电路和第二驱动电路，所述第一驱动电路构造为对通过第一输入节点接收到的第一数字数据信号执行模拟转换和放大操作，以通过第一输出节点输出第一模拟数据信号，所述第二驱动电路构造为对通过第二输入节点接收到的第二数字数据信号执行模拟转换和放大操作，以通过第二输出节点输出第二模拟数据信号。第一输出开关连接在所述第一输出节点和与所述显示装置的显示面板连接的连接节点之间；并且第二输出开关连接在第二输出节点和所述连接节点之间；其中，所述连接节点由多个驱动电路中的两个或更多个驱动电路来驱动。

根据本发明构思的一些示例实施例，显示装置可以包括：显示面板，其包括连接到多条数据线和多条栅线的多个像素；以及源极驱动电路，其包括被构造为驱动连接到所述显示面板的多个连接节点的多个单元驱动电路。所述多个单元驱动电路中的每个包括：多个驱动电路，其构造为对多个数字数据信号执行模拟转换和放大操作，以输出多个模拟数据信号；以及多个输出开关，其并联连接在所述多个驱动电路和所述多个连接节点之中的相应的连接节点之间。所述多个输出开关将所述多个模拟数据信号交替地传送到相应的连接节点，使得所述多个连接节点中的每个连接节点由所述多个驱动电路中的一个以上驱动电路来驱动。

根据本发明构思的示例实施例的源驱动电路和包括源极驱动电路的显示装置可以通过将多个单元驱动电路设置至每个连接节点，来减少源极稳定时间并增强显示装置的性能。一个单元驱动电路可以对与一个像素数据相对应的数字数据信号执行模拟转换和放大操作，同时另一个单元驱动电路将与其他像素数据相对应的模拟数据信号输出到连接节点，可以缩短源极稳定时间。

附图说明

通过以下结合附图的详细描述，本领域普通技术人员将更好地理解本发明构思的示例实施例。

图1是示出根据本发明构思的示例实施例的显示装置的框图。

图2是示出包括在图1的显示装置中的单元驱动电路的示例实施例的示图。

图3是示出图2的单元驱动电路的操作的时序图。

图4是示出根据本发明构思的示例实施例的显示装置的框图。

图5a和图5b是包括在图4中的显示面板中的电路图。

图6是示出根据本发明构思的示例实施例的源极驱动电路的框图。

图7是示出图4中的显示面板的像素布局的示例的示图。

图8是示出与图7的像素布局对应的单元驱动电路的示例实施例的示图。

图9是示出图8的单元驱动电路的操作的时序图。

图10是示出图4中的显示面板的像素布局的示例的示图。

图11是示出与图10的像素布局对应的单元驱动电路的示例实施例的示图。

图12是示出图11的单元驱动电路的操作的时序图。

图13是示出与图7的像素布局对应的单元驱动电路的示例实施例的示图。

图14是示出图13的单元驱动电路的操作的时序图。

图15是示出根据本发明构思的示例实施例的驱动显示装置的方法的流程图。

图16是用于描述源极驱动电路的源极稳定时间的波形图。

图17a、图17b、图17c和图18是用于描述根据本发明构思的示例实施例的源极稳定时间的减少的示图。

图19是示出根据本发明构思的示例实施例的系统的框图。

具体实施方式

以下将参照附图更全面地描述本发明构思的各种示例实施例，附图中示出了一些示例实施例。在附图中，相同的标号始终表示相同的元件。为了避免重复，如果在先前的实施例中讨论了这些元件，则在后续实施例中可以省略对元件的讨论。

图1是示出根据本发明构思的示例实施例的显示装置的框图。

参照图1，显示装置10可包括显示面板20和源极驱动电路30。

图1仅示出了显示装置10中的与根据本发明构思的示例实施例的源极驱动相关联的一部分。下面将参照图4至图6描述整体构造和操作。

显示面板20和源极驱动电路30通过多个连接节点nc1至ncl连接。连接节点nc1至ncl可以包括显示面板20的数据焊盘pp1至ppl和/或源极驱动电路30的数据焊盘ps1至psl。如下所述，每个连接节点可以对应于(或者可以被分配给)多条数据线，因此连接节点nc1至ncl的数量可以小于显示面板20的数据线的数量。

源极驱动电路30可以包括被构造为驱动连接到显示面板20的连接节点nc1至ncl的多个单元驱动电路50。单元驱动电路50可以包括多个驱动电路组drg1至drgl和多个输出开关组swog1至swogl

(例如，输出开关组40)。驱动电路组drg1至drgl被构造为对多个数字数据信号ds11至dslk执行模拟转换和放大操作，以产生多个模拟数据信号as11至aslk。

第一单元驱动电路包括第一驱动电路组drg1和第一输出开关组swog1，第二单元驱动电路包括第二驱动电路组drg2和第二输出开关组swog2，并且以这种方式，第l单元驱动电路包括第l驱动电路组drcl和第l输出开关组swogl。

继续参照图1，第一驱动电路组drg1对第一数字数据信号ds11至ds1k执行模拟转换和放大操作，以产生第一模拟数据信号as11至as1k，第二驱动电路组drg2对第二数字数据信号ds21至ds2k执行模拟转换和放大操作，以产生第二模拟数据信号as21至as2k，以这样的方式，第l驱动电路组drgl对第l数字数据信号dsl1至dslk执行模拟转换和放大操作，以产生第l模拟数据信号asl1至aslk。对于这种模拟转换和放大操作，第一驱动电路组至第l驱动电路组中的每一个包括多个驱动电路dr1至drk。

第一输出开关组swog1并联连接在第一连接节点nc1和第一驱动电路组drg1的驱动电路dr1至drk之间。第一输出开关组swog1被构造为将第一模拟信号as11至as1k交替地传送到第一连接节点nc1作为第一输出信号sout1。第二输出开关组swog2并联连接在第二连接节点nc2和第二驱动电路组drg2的各驱动电路dr1至drk之间。第二输出开关组swog2被构造为将第二模拟信号as21至as2k交替地传送到第二连接节点nc2作为第二输出信号sout2。另外，第l输出开关组swogl并联连接在第l连接节点ncl和第l驱动电路组drgl的各驱动电路dr1至drk之间。第l输出开关组swogl被构造为将第l模拟信号asl1至aslk交替地传送到第l连接节点ncl作为第l输出信号soutl。对于这样的切换操作，输出开关组swog1至swogl中的每个可以包括多个输出开关swo1至swok。

因此，根据本发明构思的示例实施例的源极驱动电路和包括源极驱动电路的显示装置可以通过将多个单元驱动电路设置到每个连接节点来减少源极稳定时间并增强显示装置的性能。

在下文中，将基于一个单元驱动电路对应于一个连接节点来描述本发明构思的示例实施例。然而，技术人员应该理解并意识到，关于本发明构思的实施例，用于驱动多个连接节点的多个单元驱动电路可以具有与参照图1描述的相同的构造。另外，为了便于说明和描述，将基于单元驱动电路包括两个驱动电路和两个输出开关来描述示例实施例。技术人员应该理解并意识到，示例实施例可以应用于其他构造，例如，每个单元驱动电路包括三个或更多个驱动电路和三个或更多个输出开关的构造。

图2是示出包括在图1的显示装置中的单元驱动电路的示例实施例的示图。

参照图2，单元驱动电路70可包括第一驱动电路71、第二驱动电路72、第一输出开关swo1和第二输出开关swo2。

第一驱动电路71可以对通过第一输入节点ni1接收的第一数字数据信号ds1执行模拟转换和放大操作，以通过第一输出节点no1产生第一模拟数据信号as1。此外，第二驱动电路72可以对通过第二输入节点ni2接收的第二数字数据信号ds2执行模拟转换和放大操作，以通过第二输出节点no2产生第二模拟数据信号as2。

第一输出开关swo1连接到第一输出节点no1并连接到与显示面板连接的连接节点nc。第二输出开关swo2连接到第二输出节点no2和连接节点nc。例如，第一输出开关swo1和第二输出开关swo2并联连接在连接节点nc与第一驱动电路71和第二驱动电路72之间。

第一驱动电路71和第二驱动电路72中的每一个包括解码器dec和源极放大器amp。解码器dec可以从伽马电压产生电路(未示出)接收伽马电压，并从图1中的数字电路60接收数字数据信号ds1和ds2。数字数据信号ds1和ds2中的每个可以包括与显示面板20中的各像素相对应的像素数据，下面将参照图3对其进行描述。解码器dec可以基于接收到的像素数据来输出各伽马电压中的一个。源极放大器amp可以放大来自解码器dec的电压，以产生模拟数据信号as1和as2中的每个。解码器dec和源极放大器amp可以以各种构造实现。

第一输出开关swo1可以响应于第一输出使能信号oen1执行开关操作，并且第二输出开关swo2可以响应于第二输出使能信号oen2执行开关操作。如下面将参照图3描述的，第一输出使能信号oen1和第二输出信号oen2可以被交替地激活，因此第一输出开关swo1和第二输出开关swo2可以交替导通。换句话说，单元驱动电路70可以交替地提供第一模拟数据信号as1和第二模拟数据信号as2，作为输出信号sout以驱动连接节点nc。

如将后续参照图6描述的，解码器dec可以包括在解码器电路133中，源极放大器amp可以被包括在放大电路134中，并且输出开关swo1和swo2可以包括在输出开关电路135中。在一个实施例中，输出开关电路可以是开关阵列。可替换地，输出开关电路135可以包括布置成多个组的多个开关。

图3是示出图2的单元驱动电路的操作的时序图。

现在参照图2和图3，在时间点t1至t8处，第一输出使能信号oen1和第二输出使能信号oen2可以被交替地切换或激活。响应于接收到第一输出使能信号oen1和第二输出使能信号oen2，第一输出开关swo1和第二输出开关swo2可以交替导通。

第一数字数据信号ds1和第二数字数据信号ds2可以包括分别与包括在显示面板中的像素相对应的像素数据pd1至pd8。例如，如图3中所示，第一数字数据信号ds1可以顺序地包括奇数像素数据pd1、pd3、pd5和pd7，第二数字数据信号ds2可以顺序地包括偶数像素数据pd2、pd4、pd6和pd8。第一数字数据信号ds1的数据改变时间点对应于第二输出使能信号oen2的激活时间点t2、t4、t6和t8。另外，第二数字信号ds2的数据改变时间点对应于第一输出使能信号oen1的激活时间点t1、t3、t5和t7。下面将参照图8和图9描述数字数据信号ds1和ds2的产生。

第一驱动电路71对第一数字数据信号ds1执行模拟转换和放大操作，以产生第一模拟数据信号as1。第二驱动电路72对第二数字信号ds2执行模拟转换和放大操作，以产生第二模拟数据信号as2。如图3所示，第一模拟数据信号as1和第二模拟数据信号as2分别包括与第一数字数据信号ds1和第二数字数据信号ds2的数模转换相对应的像素数据pd1至pd8。

模拟转换和放大操作利用了延迟时间td，延迟时间td与诸如开关电路的数字电路的延迟时间相比是相当大的。因此，在距离接收到第一数字数据信号ds1和第二数字数据信号ds2的像素数据的时间点达延迟时间td之后，第一模拟数据信号as1和第二模拟数据信号as2可以具有与像素数据相对应的稳定电压电平。如果第一驱动电路71和第二驱动电路72的输出(例如，模拟数据信号as1和as2)被直接提供给相应的连接节点，则延迟时间td可能成为显示装置的源极稳定时间增加的原因。

根据本发明构思的示例实施例，第一驱动电路71和第二驱动电路72中的每一个可以接收第一数字数据信号ds1和第二数字数据信号ds2中相应的数字数据信号，以在将相应的模拟数据信号传送到相应的连接节点nc之前，预先生成第一模拟数据信号as1和第二模拟数据信号as2中的相应的模拟数据信号。

例如，当第二输出使能信号oen2被激活时，第一驱动电路71可以在第二时间点t2预先接收第三像素数据pd3，以对第三像素数据pd3执行模拟转换和放大操作，并且第一驱动电路71可以在延迟时间td之后，将第一模拟数据信号as1稳定到与第三像素数据pd3对应的电压电平。此后，在第三时间点t3，第一输出开关swo1导通，并且对应于第三数据pd3的电压可以迅速输出到连接节点nc。

类似于第一驱动电路71的操作，在第一输出使能信号oen1被激活时，第二驱动电路72可以在第二时间点t3预先接收第四像素数据pd4，以对第四像素数据pd4执行模拟转换和放大操作，并且第二驱动电路72可以在延迟时间td之后，将第二模拟数据信号as2稳定到与第四像素数据pd4对应的电压电平。此后，在第四时间点t4，第二输出开关swo2导通，并且对应于第四数据pd4的电压可以迅速输出到连接节点nc。

因此，根据本发明构思的示例实施例的源极驱动电路和包括源极驱动电路的显示装置可以通过，使用一个单元驱动电路对一个像素数据执行模拟转换和放大操作，同时另一个单元驱动电路将对应于其他像素数据的模拟数据信号输出到连接节点，来有效地减少源极稳定时间。

图4是示出根据本发明构思的示例实施例的显示装置的框图。图5a和图5b是包括在图4中的显示面板中的电路图。

参照图4，显示装置100包括显示面板(dpn)110和驱动电路。驱动电路包括时序控制器(tcon)120、数据驱动电路或源极驱动电路(sdrv)130、栅极驱动电路(gdrv)140和伽马电压发生器(vlt)150。虽然未在图4中示出，但是显示装置100还可包括其他组件，诸如用于存储待显示的图像数据的缓冲器、背光单元等。

显示面板110包括沿行方向dr1延伸的多条栅线gl1至glm、多条数据线(未示出)以及耦接至栅线gl1至glm和数据线的多个像素px。例如，像素px可以以m行和n列的矩阵形式布置。

数据线(未示出)可以连接到多个连接节点nc1至ncl，并且源极驱动电路130的上述单元驱动电路可以通过连接节点nc1至ncl驱动数据线。如下所述，两条或更多条数据线可以连接到连接节点nc1至ncl中的每个。

在本发明构思的一些示例实施例中，图4中的显示面板110可包括电致发光像素，例如，图5a所示的有机发光二极管(oled)。

参照图5a，像素pxa可以包括开关晶体管st、存储电容器cst、驱动晶体管dt和oled。开关晶体管st具有连接到数据线dl或源极线的第一源/漏极端子、连接到存储电容器cst的第二源极/漏极端子、以及连接到栅线gl或扫描线的栅极端子。开关晶体管st响应于从栅极驱动电路140接收的栅极驱动信号，将从数据线dl接收到的数据信号传输到存储电容器cst。存储电容器cst具有连接到高电源电压elvdd的第一端子和连接到驱动晶体管dt的第二端子。存储电容器cst存储通过开关晶体管st传输的数据信号。驱动晶体管dt具有连接到高电源电压elvdd的第一源/漏端子、连接到oled的第二源/漏端子、以及连接到存储电容器cst的栅极端子。根据存储电容器cst中存储的数据信号，驱动晶体管dt可以导通或关断。oled具有连接到驱动晶体管dt的阳极和连接到低电源电压elvss的阴极。当驱动晶体管dt导通时，oled可以基于从高电源电压elvdd流到低电源电压elvss的电流而发光。每个像素pxa的结构(或包括两个晶体管st和dt以及一个电容器cst的2t1c结构)仅是适合于大尺寸显示装置的像素结构的一个非限制性示例。技术人员应该理解并意识到，本发明构思的实施例可以具有与所示像素构造不同的像素构造。

例如，图5a中所示的像素pxa的结构没有将显示面板的示例实施例限制于所示的构造。根据本发明构思的一些示例实施例，显示面板可以利用各种构造的电致发光像素。

在本发明构思的一些示例实施例中，图4中示出的显示面板110包括液晶显示器(lcd)像素，其包括如图5b所示的液晶电容器cl。

参照图5b，像素pxb可以包括开关晶体管st、液晶电容器cl和存储电容器cst。响应于通过相应的栅线gl传输的栅极驱动信号，开关晶体管st将电容器cl和cst连接到对应的数据线dl。液晶电容器cl连接在开关晶体管st和公共电压vcom之间。存储电容器cst连接在开关晶体管st和地电压vgnd之间。液晶电容器cl可以根据存储在存储电容器cst中的数据来调节透射光的量。

技术人员应该理解并意识到，图5b的像素pxb的结构不限于显示面板的示例实施例。例如，根据本发明构思的一些示例实施例，各种构思的lcd像素可以用于显示面板。

返回参照图4，显示面板110中的各像素通过连接节点nc1至ncl连接到源极驱动电路130，并通过栅线gl1至glm连接到栅极驱动电路140。

源极驱动电路130通过连接到连接节点nc1至ncl的数据线向显示面板110提供数据信号或数据电压。栅极驱动电路140通过用于控制各行像素的栅线gl1至glm提供栅极驱动信号。时序控制器120控制显示装置100的整体操作。时序控制器120可以提供控制信号cont1和cont2以分别控制栅极驱动电路140和源极驱动电路130，从而控制显示面板110。在一个实施例中，时序控制器120、源极驱动电路130和栅极驱动电路140可以实现为单个集成电路(ic)。在另一示例实施例中，时序控制器120、源极驱动电路130和栅极驱动电路140可以实现为两个或更多个ic。

伽马电压产生电路150产生伽马电压vgref，并将伽马电压vgref提供给源极驱动电路130。伽马电压vgref具有对应于显示数据data的电压电平。例如，伽马电压产生电路150可以包括电阻器串电路，使得多个电阻器可以串联耦接在电源电压和地电压之间，以提供分电压作为伽马电压vgref。在示例实施例中，伽马电压产生电路150可以包括在源极驱动电路130中。伽马电压产生电路150可以产生与各个颜色对应的伽马电压vgref。

图6是示出根据本发明构思的示例实施例的源极驱动电路的框图。

参照图6，源极驱动电路130可以包括移位寄存器131、锁存电路132、解码器电路133、放大电路134和输出开关电路135。技术人员应该理解并意识到，出于解释的目的，本发明构思的实施例不限于图6中所示的电路的布置。

移位寄存器131可以从图4中的时序控制器120接收时钟信号clk和控制信号cont2，可以基于时钟信号clk产生多个锁存时钟信号lclk。锁存时钟信号lclk中的每一个可以将锁存电路132的锁存时间点确定为特定周期的时钟信号。

锁存电路132可以响应于由移位寄存器131提供的锁存时钟信号lclk来存储像素数据。锁存电路132可以响应于来自图4中的时序控制器120的控制信号，将存储的像素数据作为多个数字数据信号ds输出到解码器电路133。解码器电路133可以使用伽马电压vgref对数字数据信号ds执行模拟转换操作，以产生模拟数据电压。

放大电路134可以对从解码器电路133输出的数据电压执行放大操作，以生成多个放大的模拟数据信号as。输出开关电路135可以交替地将模拟数据信号as传送到连接到图4中的显示面板110的多个连接节点nc1至ncl。

参照图1和图2，解码器电路133可以包括分别包括在多个单元驱动电路中的多个解码器dec，放大电路134可以包括分别包括在多个单元驱动电路中的多个放大器amp，并且输出开关电路135可以包括分别包括在多个单元驱动电路中的多个输出开关swo1至sw0k。另外，如下面参照图8所述，锁存电路132可以包括分别包括在源极驱动电路中的多个输入开关和多个锁存器。

图7是示出图4中的显示面板的像素布局的示例的示图。

参照图7，显示面板可包括连接到多条栅线gl1至gl5和多条数据线dl1至dl7的多个像素。各像素可包括例如红色像素r、绿色像素g和蓝色像素b。各条栅线gl1至gl5沿第一方向延伸，各数据线dl1至dl7沿垂直于第一方向的第二方向延伸。各像素可以被分组为沿第二方向排列的多个像素行或沿第一方向排列的多个像素列。

如图7所示，每个像素行可以具有红色像素r、绿色像素g和蓝色像素b交替布置的结构，其可以被称为rgb条带结构。在rgb条带结构的一个非限制性示例中，如图8所示，可以通过一个连接节点驱动六个像素。

尽管图7示出了相同像素行中的各像素连接到同一条栅线，并且同一像素列中的各像素连接到同一数据线，但是技术人员应该理解并意识到示例实施例不限于此。在一些示例实施例中，相邻像素行中的各像素可以以z字形图案连接到同一栅线，并且/或者相邻像素列中的各像素可以以z字形图案连接到同一数据线。

图8是示出与图7的像素布局对应的单元驱动电路的示例实施例的示图。

在图8的下部示出包括在用于驱动连接节点nc的源极驱动电路sdrv中的单元驱动电路300的示例实施例，在图8的上部示出了与六条数据线(例如，包括在显示面板dpn中的第一数据线dl1至第六数据线dl6)相对应的构造的示例实施例。

参照图8，第一列开关swc1至第六列开关swc6可以并联连接在连接节点nc与第一数据线dl1至第六数据线dl6之间。第一列开关swc1至第六列开关swc6可以分别响应于第一列选择信号cs1至第六列选择信号cs6来执行开关操作。如下面将参照图9所述，第一列选择信号cs1至第六列选择信号cs6可以一个接一个地交替激活，因此第一列开关swc1至第六列开关swc6可以一个接一个地交替导通。通过连接节点nc提供的输出信号soutj的数据电压(或像素数据)可以通过导通的列开关而被施加到相应的数据线。

为了便于说明，图8仅示出了连接至与激活的栅极信号sgi相对应的栅线gli的第一像素px1至第六像素px6。例如，第一像素px1和第四像素px4可以是红色像素r，第二像素px2和第五像素px5可以是绿色像素g，第三像素px3和第六像素px6可以是蓝色像素，如参照图7所述。

单元驱动电路300可包括第一驱动电路310、第二驱动电路320、第一输出开关swo1、第二输出开关swo2、第一输入开关组330、第二输入开关组340、第一锁存器组350和第二锁存器组360。

第一驱动电路310对通过第一输入节点ni1接收到的第一数字数据信号ds1执行模拟转换和放大操作，以通过第一输出节点no1产生第一模拟数据信号as1。第二驱动电路320对通过第二输入节点ni2接收到的第二数字数据信号ds2执行模拟转换和放大操作，以通过第二输出节点no2产生第二模拟数据信号as2。

第一输出开关swo1连接到第一输出节点no1和与显示面板dpn连接的连接节点nc。第二输出开关swo2连接到第二输出节点no2和连接节点nc。例如，第一输出开关swo1和第二输出开关swo2并联连接在连接节点nc与第一驱动电路310和第二驱动电路320之间。

第一驱动电路310和第二驱动电路320中的每一个包括解码器dec和源极放大器amp。解码器dec可以从图4中的伽马电压产生电路150接收伽马电压vgref，并通过第一输入开关组330和第二输入开关组340接收数字数据信号ds1和ds2。数字数据信号ds1和ds2中的每个可以包括与显示面板dpn中的各像素相对应的像素数据。解码器dec可以基于接收到的像素数据来输出伽马电压中的一个。源极放大器amp可以放大来自解码器dec的电压，以产生模拟数据信号as1和as2中的每一个。解码器dec和源极放大器amp可以以各种构造实现。

第一输出开关swo1可以响应于第一输出使能信号oen1执行开关操作，并且第二输出开关swo2可以响应于第二输出使能信号oen2执行开关操作。如下面将参照图9描述，第一输出使能信号oen1和第二输出信号oen2可以被交替激活，因此第一输出开关swo1和第二输出开关swo2可以交替导通。换句话说，单元驱动电路300可以交替地提供第一模拟数据信号as1和第二模拟数据信号as2作为输出信号soutj，以驱动连接节点nc。

第一输入开关组330可以包括第一输入开关swi1、第二输入开关swi2和第三输入开关swi3，第二输入开关组340可以包括第四输入开关swi4、第五输入开关swi5和第六输入开关swi6。第一输入开关swi1至第六输入开关swi6可以分别关于第一输入选择信号mx1至第六输入选择信号mx6执行开关操作。第一锁存器组350可以包括第一锁存器lt1、第二锁存器lt2和第三锁存器lt3，第二锁存器组360可以包括第四锁存器lt4、第五锁存器lt5和第六锁存器lt6。

第一输入开关组330的输入开关swi1、swi2和swi3共同连接到第一输入节点ni1，并将第一组像素数据pd1、pd2和pd3作为第一数字数据信号ds1输出到第一输入节点ni1，其中第一组像素数据pd1、pd2和pd3用于驱动连接到显示面板dpn的同一栅线gli的第一组像素px1、px2和px3。第二输入开关组340的输入开关swi4、swi5和swi6共同连接到第二输入节点ni2，并将第二组像素数据pd4、pd5和pd6作为第二数字数据信号ds2输出到第二输入节点ni2，其中提供第二组像素数据pd4、pd5和pd6用于驱动连接到同一栅线gli的第二组像素px4、px5和px6。

因此，多个输入开关swi1至swi6可以被分组为多个第一输入开关组330和第二输入开关组340，它们分别提供多个数字数据信号ds1和ds2。另外，多个锁存器lt1至lt6可以被分组为多个第一锁存器组350和第二锁存器组360，它们分别提供数字数据信号ds1和ds2的像素数据pd1至pd6。

如下面将参照图9所述，第一输入选择信号mx1至第三输入选择信号mx3可以被交替激活，因此第一输入开关swi1至第三输入开关swi3可以交替导通。相应地，由第一锁存器lt1至第三锁存器lt3锁存的第一像素数据pd1至第三像素数据pd3可以作为第一数字数据信号ds1而被提供给第一驱动电路310。另外，第四输入选择信号mx4至第六输入选择信号mx6可以被交替激活，因此第四输入开关swi4至第六输入开关swi6可以交替导通。因此，由第四锁存器lt4至第六锁存器lt6锁存的第四像素数据pd4至第六像素数据pd6可以作为第二数字数据信号ds2而被提供给第二驱动电路320。

图9是示出图8的单元驱动电路的操作的时序图。

图9示出了例如针对一个水平周期1h，与被施加到选中栅线gli的栅极信号sgi的激活时间间隔相对应的操作。在与下一个栅极信号sgi+1相对应的水平周期1h期间将执行相同的操作，并且以这种方式，可以对显示面板dpn的所有行重复该驱动操作。

参照图8和图9，在时间点t1至t8处，第一列选择信号cs1至第六列选择信号cs6可以被交替激活。响应于这样的列选择信号cs1至cs6，第一列开关swc1至第六列开关swc6可以一个接一个地交替导通。

在时间点t1至t8处，第一输出使能信号oen1和第二输出使能信号oen2可以被交替地切换或激活。响应于第一输出使能信号oen1和第二输出使能信号oen2，第一输出开关swo1和第二输出开关swo2可以交替导通。

当第二输出使能信号oen2被激活时，第一输入开关组330中的第一输入开关swi1、第二输入开关swi2和第三输入开关swi3在时间点t2、t4和t6处顺序导通。当第一输出使能信号oen1被激活时，第二输入开关组340中的第四输入开关swi4、第五输入开关swi5和第六输入开关swi6在时间点t1、t3和t5处顺序导通。

第一数字数据信号ds1和第二数字数据信号ds2可以分别包括与包括在显示面板中的各像素对应的像素数据pd1至pd6。例如，第一输入开关swi1、第二输入开关swi2和第三输入开关swi3可以顺序导通，使得第一数字数据信号ds1可以顺序地包括第一像素数据pd1、第二像素数据pd2和第三像素数据pd3，第四输入开关swi4、第五输入开关swi5和第六输入开关swi6可以顺序导通，使得第二数字数据信号ds2可以顺序地包括第四像素数据pd4、第五像素数据pd5和第六像素数据pd6。第一数字数据信号ds1的数据改变时间点对应于第一输入选择信号mx1、第二输入选择信号mx2和第三输入选择信号mx3的激活时间点，例如，对应于第二输出使能信号oen2的激活时间点t2、t4和t6。另外，第二数字数据信号ds2的数据改变时间点对应于第四输入选择信号mx4、第五输入选择信号mx5和第六输入选择信号mx6的激活时间点，例如，对应于第一输出使能信号oen1的激活时间点t1、t3和t5。

第一驱动电路310对第一数字数据信号ds1执行模拟转换和放大操作，以产生第一模拟数据信号as1。第二驱动电路320对第二数字信号ds2执行模拟转换和放大操作，以产生第二模拟数据信号as2。

第一驱动电路310和第二驱动电路320中的每一个接收第一数字数据信号ds1和第二数字数据信号ds2中的相应的数字数据信号，以在将第一模拟数据信号as1和第二模拟数据信号as2中的相应的模拟数据信号传送到相应的连接节点nc之前，预先产生相应的模拟数据信号。换句话说，在连接到相应的驱动电路的输出开关导通以将与一个像素相对应的模拟数据信号传送至相应的连接节点之前，每个输入开关导通以将所述一个像素数据通过相应的数字数据信号提供给相应的驱动电路。因为第一驱动电路310和第二驱动电路320可以在将相应的模拟数据信号传送到相应的连接节点nc之前产生相应的模拟数据，所以这种操作减少了源极稳定时间。

对于这样的操作，分别在第一输入开关组330和第二输入开关组340中包括两个这样的输入开关，其具有这两个输入开关同时导通的时间间隔。例如，当第一输入选择信号mx1和第四输入选择信号mx4同时被激活时，第一输入开关组330的第一输入开关swi1和第二输入开关组340的第四输入开关swi4可以在时间间隔t1至t2期间同时导通。

例如，参照图3，当第二输入选择信号mx2被激活时，第一驱动电路310可以在第二时间点t2处预先接收到第二像素数据pd2，以对第二像素数据pd2执行模拟转换和放大操作，并且第一驱动电路310可以在延迟时间td之后将第一模拟数据信号as1稳定到与第二像素数据pd2相对应的电压电平。此后，在第一输出使能信号oen1被激活的第三时间点t3处，第一输出开关swo1导通，并且与第二像素数据pd2相对应的电压可以作为输出信号soutj迅速输出到连接节点nc。

根据输入选择信号mx1至mx6和输出使能信号oen1和oen2的顺序激活，输出信号soutj可以包括按顺序的像素数据pd1、pd4、pd2、pd5、pd3、pd6和pd1'。如果第一列选择信号cs1至第六列选择信号cs6被顺序激活，则输出信号soutj中的像素数据可以被顺序地提供给第一像素px1至第六像素px6。

因此，根据本发明构思的示例实施例的源极驱动电路和包括源极驱动电路的显示装置可以通过，使用一个单元驱动电路对一个像素数据执行模拟转换和放大操作，同时另一个单元驱动电路将对应于其他像素数据的模拟数据信号输出到连接节点，来有效地减少源极稳定时间。

图10是示出图4中所示的显示面板的像素布局的示例的示图。

参照图10，显示面板可包括连接到多条栅线gl1至gl5和多条数据线dl1至dl7的多个像素。各像素可包括红色像素r、绿色像素g和蓝色像素b。栅线沿gl1至gl5第一方向延伸，数据线dl1至dl7沿垂直于第一方向的第二方向延伸。各像素可以被分组为沿第二方向排列的多个像素行或沿第一方向排列的多个像素列。

如图10所示，每个像素行可以具有rg像素对和bg像素对交替布置的结构，其可以被称为pentile结构。在pentile结构中，可以通过一个连接节点驱动四个像素，如图11所示。

图11是示出与图10的像素布局对应的单元驱动电路的示例实施例的示图，图12是示出图11的单元驱动电路的操作的时序图。在下文中，可以省略这些附图的与图8和图9的部分重复的一些描述。

在图11的下部示出包括在用于驱动连接节点nc的源极驱动电路sdrv中的单元驱动电路400的示例实施例。在图11的上部示出了与四条数据线(即，包括在显示面板dpn中的第一数据线dl1至第四数据线dl4)相对应的构造的示例实施例。

参照图11，第一列开关swc1至第四列开关swc4可以并联连接在连接节点nc与第一数据线dl1至第四数据线dl4之间。第一列开关swc1至第四列开关swc4可以分别响应于第一列选择信号cs1至第四列选择信号cs4执行开关操作。如下面将参照图12所述，第一列选择信号cs1至第四列选择信号cs4可以一个接一个地交替激活，因此第一列开关swc1至第四列开关swc1至swc4可以一个接一个地交替导通。通过连接节点nc提供的输出信号soutj的数据电压(或像素数据)可以通过导通的列开关而被施加到相应的数据线。

为了便于说明，图11仅示出与激活的栅极信号sgi对应的栅线gli连接的第一像素px1至第四像素px4。例如，第一像素px1和第四像素px2可以是rg像素对，第三像素px3和第四像素px4可以是bg像素对，如参照图10所述。

单元驱动电路400可包括第一驱动电路410、第二驱动电路420、第一输出开关swo1、第二输出开关swo2、第一输入开关组430、第二输入开关组440、第一锁存器组450和第二锁存器组460。

第一驱动电路410对通过第一输入节点ni1接收到的第一数字数据信号ds1执行模拟转换和放大操作，以通过第一输出节点no1产生第一模拟数据信号as1。第二驱动电路420对通过第二输入节点ni2接收到的第二数字数据信号ds2执行模拟转换和放大操作，以通过第二输出节点no2产生第二模拟数据信号as2。

第一输出开关swo1连接到第一输出节点no1和与显示面板dpn连接的连接节点nc。第二输出开关swo2连接到第二输出节点no2和连接节点nc。例如，第一输出开关swo1和第二输出开关swo2并联连接在连接节点nc与第一驱动电路410和第二驱动电路420之间。

第一驱动电路410和第二驱动电路420中的每一个包括解码器dec和源极放大器amp。解码器dec可以从图4中的伽马电压产生电路150接收伽马电压vgref，并且通过第一输入开关组430和第二输入开关组440接收数字数据信号ds1和ds2。数字数据信号ds1和ds2中的每一个可以包括与显示面板dpn中的各像素相对应的像素数据。解码器dec可以基于接收到的像素数据输出伽马电压中的一个。源极放大器amp可以放大来自解码器dec的电压，以产生模拟数据信号as1和as2中的一个。解码器dec和源极放大器amp可以以各种构造实现。

第一输出开关swo1可以响应于第一输出使能信号oen1执行开关操作，并且第二输出开关swo2可以响应于第二输出使能信号oen2执行开关操作。如下面将参照图12所述，第一输出使能信号oen1和第二输出使能信号oen2可以被交替激活，因此第一输出开关swo1和第二输出开关swo2可以交替导通。换句话说，单元驱动电路400可以交替地提供第一模拟数据信号as1和第二模拟数据信号as2作为输出信号soutj，以驱动连接节点nc。

第一输入开关组430可以包括第一输入开关swi1和第二输入开关swi2，第二输入开关组440可以包括第三输入开关swi3和第四输入开关swi4。第一输入开关swi1至第四输入开关swi4分别关于第一输入选择信号mx1至第四输入选择信号mx4执行开关操作。第一锁存器组450可以包括第一锁存器lt1和第二锁存器lt2，第二锁存器组460可以包括第三锁存器lt3和第四锁存器lt4。

第一输入开关组430的第一输入开关swi1和第二输入开关swi2共同连接到第一输入节点ni1，并将第一组像素数据pd1和pd2输出到第一输入节点ni1作为第一数字数据信号ds1，其中第一组像素数据pd1和pd2用于驱动连接到显示面板dpn的同一栅线gli的第一组像素px1和px2。第二输入开关组440的第三输入开关swi3和第四输入开关swi4共同连接到第二输入节点ni2，并将第二组像素数据pd3和pd4输出到第二输入节点ni2作为第二数字数据信号ds2，其中第二组像素数据pd3和pd4用于驱动连接到同一栅线gli的第二组像素px3和px4。

这样，多个输入开关swi1至swi4可以被布置成多个输入开关组430和440，其分别提供多个数字数据信号ds1和ds2。以相同的方式，多个锁存器lt1至lt4可以被布置成多个第一锁存器组450和第二锁存器组460，其分别提供数字数据信号ds1和ds2的像素数据pd1至pd4。

如图12所示，第一输入选择信号mx1和第二输入选择信号mx2可以被交替激活，因此第一输入开关swi1和第二输入开关swi2可以交替导通。因此，由第一锁存器lt1和第二锁存器lt2锁存的第一像素数据pd1和第二像素数据pd2可以作为第一数字数据信号ds1而被提供给第一驱动电路410。另外，第三输入选择信号mx3和第四输入选择信号mx4可以被交替地激活，因此第三输入开关swi3和第四输入开关swi4可以交替地导通。因此，由第三锁存器lt3和第四锁存器lt4锁存的第三像素数据pd3和第四像素数据pd4可以作为第二数字数据信号ds2而被提供给第二驱动电路420。

根据输入选择信号mx1至mx4和输出使能信号oen1和oen2的顺序激活，输出信号soutj可以包括按照顺序的像素数据pd1、pd3、pd2、pd4和pd1'。如果第一列选择信号cs1至第四列选择信号cs4被顺序激活，则可以将输出信号soutj中的像素数据顺序提供给第一像素px1至第四像素px4。

因此，根据本发明构思的示例实施例的源极驱动电路和包括源极驱动电路的显示装置可以通过，使用一个单元驱动电路对一个像素数据执行模拟转换和放大操作，同时另一个单元驱动电路将与其他像素数据相对应的模拟数据信号输出到连接节点，来有效地减少源极稳定时间。

可以根据显示面板的像素布置结构来选择性地采用图8和图9的示例性实施例或图11和图12的示例性实施例。在图7的rgb条带结构的情况下，每个输入开关组可以包括例如三个输入开关和六个列开关，并且在该示例中，六条数据线可以连接到每个连接节点。在图10的pentile结构的情况下，每个输入开关组可以包括两个输入开关和四个列开关，并且四条数据线可以连接到每个连接节点。

图13是示出与图7的像素布局相对应的单元驱动电路的示例实施例的示图，图14是示出图13的单元驱动电路的操作的时序图。在下文中，可以从图13和图14的讨论中省略关于图8和图9的已经讨论的描述。

图13的单元驱动电路500可包括第一驱动电路510、第二驱动电路520、第一输出开关swo1、第二输出开关swo2、第一输入开关组530、第二输入开关组540、第一锁存器组550、第二锁存器组560、第一模式开关swm1和第二模式开关swm2。除了第一模式开关swm1和第二模式开关swm2之外，图13的单元驱动电路500与图8的单元驱动电路300基本相同。

第一模式开关swm1连接在连接节点nc和第二输出开关swo2之间。在本发明构思的其他示例实施例中，第一模式开关swm1可以连接在连接节点nc和第一输出开关swo1之间。第二模式开关swm2连接在第一输入节点ni1和第二输入节点ni2之间。第一模式开关swm1和第二模式开关swm2可以分别响应于模式信号md和反相模式信号mdb而导通。

在第一操作模式中，第一模式开关swm1可以导通，并且第二模式开关swm2可以关断。在这种情况下，单元驱动电路500可以与图8的单元驱动电路300相同，因此，单元驱动电路500可以如参照图9所述的那样操作。

在第二操作模式中，第一模式开关swm1可以关断，并且第二模式开关swm2可以导通。结果，在第二操作模式中，一个驱动电路(例如，第一驱动电路510)可以驱动六条数据线dl1至dl6，如图14所示。

在第二操作模式中，第一输出使能信号oen1可以保持激活状态，如图14所示。第二输出使能信号oen2可以保持去激活状态，并且驱动电路520可以被禁用。

在第二操作模式中，第一输入开关swi1至第六输入开关swi6作为一组来操作，并且第一锁存器lt1至第六锁存器lt6也可以作为一组来操作。因此，第一输入选择信号mx1至第六输入选择信号mx6可以被顺序激活，并且输出信号soutj可以按顺序包括像素数据pd1、pd2、pd3、pd4、pd5、pd6和pd1'。如果第一列选择信号cs1至第六列选择信号cs6被顺序激活，则输出信号soutj中的像素数据可以被顺序地提供给第一像素px1至第六像素px6。

因此，使用模式开关swm1和swm2，在第一操作模式下两个驱动电路可以驱动每个连接节点，并且在第二操作模式下一个驱动电路可以驱动每个连接节点。

图15是示出根据本发明构思的示例实施例的驱动显示装置的方法的流程图。

参照图15，在操作(s100)处，将多个驱动电路分配给连接到显示面板的连接节点。

在操作(s200)处，多个输出开关并联连接在连接节点和多个驱动电路之间。在操作(s300)处，通过使用多个驱动电路对多个数字数据信号执行模拟转换和放大操作，产生多个模拟数据信号。在操作(s400)处，使用多个输出开关将多个模拟数据信号交替地传送到连接节点。

图16是用于描述源极驱动电路的源极稳定时间的波形图，并且图17a、图17b、图17c和图18是用于描述根据示例实施例的源极稳定时间的减少的示图。

图16示出了探针位置xp相对于输入信号inp的电压波形。随着输入信号inp的探针位置xp的负载增加，上升稳定时间tr和下降稳定时间tf增加。

图17a示出了理想的信号传送路径。图17a示出沿多个探针位置xp1至xp5的电阻负载r1至r4和电容负载c1至c4。随着探针位置远离输入信号inp的施加位置，上升稳定时间tr和下降稳定时间tf增加。图17b示出了第二操作模式，其中使用一个放大器amp利用输入信号inp驱动每个连接节点，如参照图13和图14所述，图17c示出了第一操作模式，其中使用两个放大器amp1和amp2利用输入信号inp1和inp2驱动每个连接节点，如参照图7至图9所述。rco表示内部负载。

图18示出了关于与图17a对应的第一种情况case1、与图17b对应的第二种情况case2、与图17c对应的第三种情况case3，在第一探针位置至第五探针位置的以微秒(us)为单位的上升稳定时间tr和下降稳定时间tf的模拟结果。如果源极稳定时间设置在9us内，则第二种情况case2不能满足第四探针位置xp4和第五探针位置xp5处的参数(specout)。相反，第三种情况case3满足所有探针位置xp1至xp5处的参数(specin)。

根据本发明构思的示例实施例的源极驱动电路和包括源极驱动电路的显示装置可以通过将多个单元驱动电路设置到每个连接节点来减少源极稳定时间，并增强显示装置的性能。

图19是示出根据本发明构思的示例实施例的系统的框图。

参照图19，系统700包括处理器710、存储器件720、存储器设备730、输入/输出(i/o)装置740、电源750和显示装置760。处理器710可以执行各种计算功能或任务。处理器710可以是任何处理单元，例如微处理器或中央处理单元(cpu)，或基于arm的处理器。处理器710可以经由地址总线、控制总线、数据总线等连接到其他组件。此外，处理器710可以耦接到扩展总线，例如外围组件互连(pci)总线。

存储器件720和存储器设备730可以存储用于系统700的操作的数据。i/o设备740可以是例如输入设备(诸如键盘、小键盘、鼠标、触摸屏幕)和/或输出设备(诸如打印机、扬声器等)。电源750可以提供用于操作系统700的电力。显示装置760可以经由总线或其他通信链路与其他组件通信。

如上面参照图1至图18所述，根据本发明构思的示例实施例的显示装置760可以通过将多个单元驱动电路设置到每个连接节点来减少源极稳定时间，并增强显示装置的性能。

本发明构思的示例实施例可以应用于显示装置或包括显示装置的任何系统。例如，示例实施例可以应用于蜂窝电话、智能电话、平板电脑、个人数字助理(pda)、便携式多媒体播放器(pmp)、数码相机、音乐播放器、便携式游戏机、导航系统、视频电话、个人计算机(pc)、服务器计算机、工作站、平板计算机、膝上型计算机等，仅举几个可能的应用程序。

前述内容是对本发明构思的示例实施例的说明，而不应被解释为对其进行限制。尽管已经描述了一些示例实施例，但是技术人员将理解，在不实质上脱离所附权利要求的范围的情况下，可以对本文描述的示例实施例进行许多修改。