显示装置的制作方法

示例性实施方式总体涉及栅极驱动装置和具有该栅极驱动装置的显示装置，并且更具体地，涉及向显示面板提供处于不同相位处的多个栅极时钟信号的栅极驱动装置。

背景技术：

近年来，技术的进步使得平板显示(fpd)装置激增，以实现更高的分辨率、更好的图像质量、降低的功耗、纤薄的轮廓和降低了成本的制造进步。fpd装置的示例包括液晶显示(lcd)装置、场发射显示(fed)装置、等离子体显示面板(pdp)装置和有机发光显示(oled)装置。

fpd装置包括显示图像的显示面板和驱动显示面板的驱动器。例如，lcd装置可包括液晶显示面板，该液晶显示面板包括形成在多个数据线和多个栅极线的交叉区域中的像素、向栅极线输出栅极信号的栅极驱动电路以及向数据线输出数据信号的数据驱动电路。

近来，为了减小显示面板的尺寸并且为了提高生产力，使用将栅极驱动电路集成在衬底上的方法。可通过在显示面板的衬底上直接形成栅极驱动电路来减少显示装置的部件的数量、体积和生产成本。

技术实现要素：

公开了具有能够相对于传统显示装置改善显示质量的栅极驱动装置的显示装置的实施方式。

根据一方面，显示装置可包括显示面板、电压发生器、栅极控制器、栅极驱动器、数据驱动器和时序控制器，其中：显示面板包括多个栅极线、与栅极线交叉的多个数据线以及联接至栅极线和数据线的多个像素；电压发生器配置成生成在栅极导通电压与栅极截止电压之间变化的栅极驱动电压；栅极控制器配置成基于栅极驱动电压和栅极控制信号生成栅极时钟信号；栅极驱动器配置成基于栅极时钟信号生成栅极信号并将栅极信号提供至栅极线；数据驱动器配置成将数据信号提供至数据线；时序控制器配置成将栅极控制信号提供至栅极控制器，并将数据控制信号提供至数据驱动器。栅极控制信号可包括第一控制信号和时钟控制信号，第一控制信号和时钟控制信号的每个均在高电平与低电平之间变化。当第一控制信号和时钟控制信号均以低电平提供至栅极控制器时，栅极控制器可输出具有栅极截止电压的电压电平的栅极时钟信号。

在各种示例性实施方式中：

时钟控制信号可包括第一时钟控制信号和第二时钟控制信号，并且栅极控制器可基于栅极驱动电压和第一控制信号生成栅极启动信号，基于栅极驱动电压和第一时钟控制信号生成第一时钟信号和第一时钟条信号，并基于栅极驱动电压和第二时钟控制信号生成第二时钟信号和第二时钟条信号。

当第一控制信号、第一时钟控制信号和第二时钟控制信号以低电平被提供至栅极控制器时，栅极控制器可输出具有栅极截止电压的电压电平的第一时钟信号、第一时钟条信号、第二时钟信号和第二时钟条信号。

栅极控制器可包括第一或门和第二或门，其中，第一或门配置成执行第一时钟控制信号和第二时钟控制信号的逻辑运算；第二或门配置成执行第一控制信号和第一或门的输出信号的逻辑运算。

栅极控制器可在帧的消隐时段中输出具有栅极截止电压的电压电平的第一时钟信号、第一时钟条信号、第二时钟信号和第二时钟条信号。

当时序控制器在故障模式中进行操作时，栅极控制器可以以栅极截止电压的电压电平输出第一时钟信号、第一时钟条信号、第二时钟信号和第二时钟条信号。

栅极控制器可在帧的消隐时段中基于具有低电平的消隐信号输出具有栅极截止电压的电压电平的第一时钟信号、第一时钟条信号、第二时钟信号和第二时钟条信号。

栅极驱动器可基于第一时钟信号、第一时钟条信号、第二时钟信号和第二时钟条信号生成栅极信号。

第一时钟信号、第一时钟条信号、第二时钟信号和第二时钟条信号中的每个可在栅极导通电压与栅极截止电压之间摆动。

栅极控制器可在帧的消隐时段中输出具有栅极截止电压的电压电平的栅极时钟信号。

当时序控制器在故障模式中进行操作时，栅极控制器可以以栅极截止电压的电压电平输出栅极时钟信号。

根据一方面，栅极驱动装置可包括电压发生器、栅极控制器和栅极驱动器，其中：电压发生器配置成生成包括栅极导通电压和栅极截止电压的栅极驱动电压；栅极控制器配置成基于栅极驱动电压和栅极控制信号生成栅极时钟信号；栅极驱动器配置成基于栅极时钟信号生成栅极信号。栅极控制信号可包括第一控制信号和时钟控制信号。当具有低电平的第一控制信号和时钟控制信号被提供至栅极控制器时，栅极控制器输出具有栅极截止电压的电压电平的栅极时钟信号。

因此，栅极驱动装置和具有该栅极驱动装置的显示装置可包括生成栅极信号的栅极驱动器和生成控制栅极驱动器的栅极时钟信号的栅极控制器。当第一控制信号和时钟控制信号以低电平被提供至栅极控制器时，栅极控制器可以以栅极截止电压的电压电平输出栅极时钟信号，以防止因栅极导通电压和栅极截止电压的电荷共享而导致的栅极时钟信号的电压电平增加。因此，可改善显示装置的显示质量。

在另一方面，栅极控制器可包括：(i)检测电路，该检测电路配置成检测消隐时段和故障模式中的至少一个的开始并提供指示消隐时段和故障模式中的至少一个的开始的输出信号；以及(ii)栅极时钟设置电路，该栅极时钟设置电路配置成响应于通过其接收的控制信号生成多个栅极时钟信号。如果输出信号表示消隐时段或故障模式已经开始，则栅极时钟设置电路可将栅极时钟信号中的每个设置为栅极截止电压电平。

附图说明

通过以下结合附图的详细描述，将更清楚地理解说明性的非限制性示例性实施方式，其中，相同的附图标记表示相同的元件或相同的操作，在附图中：

图1是示出了根据示例性实施方式的显示装置的框图。

图2是示出了用于描述现有技术装置中包括的栅极控制器的操作的时序图。

图3是示出了包括在图1的显示装置中的栅极驱动器的示例的图。

图4a是示出了可包括在图1中所示的栅极控制器内的检测电路的示例的图。

图4b是示出了图1的栅极控制器内的示例性电路的框图。

图5a和图5b是示出了包括在图1的显示装置中的栅极控制器的操作的示例的相应时序图。

图6是示出了用于描述包括在图1的显示装置中的栅极控制器的操作的另一示例的时序图。

图7是示出了包括图1的显示装置的电子装置的框图。

图8是示出了图7的电子装置被实施为智能电话的示例性实施方式的图。

具体实施方式

在下文中，将参考附图详细解释本发明构思。

图1是示出了根据示例性实施方式的显示装置的框图。图2是示出了现有技术中的栅极控制器的操作的时序图。图3是示出了包括在图1的显示装置中的栅极驱动器的示例的图。

参照图1，显示装置100可包括显示面板110、电压发生器120、栅极控制器130、栅极驱动器140、数据驱动器150和时序控制器160。电压发生器120、栅极控制器130和栅极驱动器140一起构成根据发明构思的栅极驱动装置的示例。

显示面板110可包括多个数据线dl、多个栅极线gl和多个像素px。栅极线gl可均在第一方向d1上延伸，并在大致垂直于第一方向d1的第二方向d2上相对于彼此布置。数据线dl可在第二方向d2上延伸并在第一方向d1上进行布置。虽然为了清楚地示出，示出了单个栅极线gl、单个数据线dl和单个像素px，但是可存在n个栅极线gl、m个数据线dl和均电连接至栅极线gl的一个和数据线dl的一个的m×n个像素px，其中，m和n是针对具体的显示面板配置而设定的整数。第一方向d1可与显示面板110的长边平行，并且第二方向d2可与显示面板110的短边平行。像素px中的每个可形成在数据线dl和栅极线gl的交叉区域中。在一些示例性实施方式中，像素px中的每个可包括电联接至栅极线gl和数据线dl的薄膜晶体管、液晶电容器和联接至薄膜晶体管的储存电容器。因此，显示面板110可以是液晶显示面板，并且显示装置100可以是液晶显示装置。在其它示例性实施方式中，像素px中的每个可包括电联接至栅极线gl和数据线dl的薄膜晶体管、联接至薄膜晶体管的储存电容器、联接至储存电容器的驱动晶体管和联接至驱动晶体管的有机发光二极管。因此，显示面板110可以是有机发光显示面板，并且显示装置100可以是有机发光显示装置。显示面板110可包括显示区da和非显示区nda。多个像素px可形成在显示区da中。显示区da中的像素px可显示图像。用于生成或提供驱动像素px的信号的电路和线可形成在非显示区nda中。

电压发生器120可从外部装置接收直流(dc)电压vdd并且生成用于驱动显示面板110的多个电压。电压发生器120可生成提供至栅极控制器130的栅极驱动电压dvg、提供至数据驱动器150的数据驱动电压dvd以及提供至显示面板110的面板驱动电压dvp。栅极驱动电压dvg可在栅极导通电压和栅极截止电压之间摆动。栅极驱动电压dvg是生成施加至栅极线gl的栅极信号的驱动电压。电压发生器120可生成包括模拟电力电压、数字电力电压等数据驱动电压dvd，并将数据驱动电压dvd提供至数据驱动器150。模拟电力电压和/或数字电力电压可构成驱动电压以生成施加至数据线dl的数据信号ds。电压发生器120可生成包括公共电压、储存电压等面板驱动电压dvp，并将面板驱动电压dvp提供至显示面板110。公共电压可以是施加至在像素px中包括的液晶电容器的驱动电压，并且储存电压可以是施加至像素px中包括的储存电容器的驱动电压。公共电压和储存电压可以是相同电平的电压。

栅极控制器130可基于栅极驱动电压dvg和栅极控制信号ctlg生成栅极时钟信号ckg。栅极控制器130可从电压发生器120接收栅极驱动电压dvg，栅极驱动电压dvg在栅极导通电压与栅极截止电压之间摆动。栅极控制器130可接收栅极控制信号ctlg，栅极控制信号ctlg包括第一控制信号(即，竖直启动信号)和时钟控制信号。栅极控制器130可响应于从时序控制器160提供的第一控制信号，使用栅极导通电压和栅极截止电压生成栅极启动信号。

栅极控制器130可响应于从时序控制器160提供的时钟控制信号，使用栅极导通电压和栅极截止电压生成时钟信号和时钟条信号。栅极控制器130可从时序控制器160接收至少一个时钟控制信号。例如，栅极控制器130可从时序控制器160接收第一时钟控制信号和第二时钟控制信号。可选地，栅极控制器130可包括信号发生器，从时序控制器160接收一个时钟控制信号，并通过信号发生器生成第一时钟控制信号和第二时钟控制信号。第二时钟控制信号可以是从第一时钟控制信号延迟的信号。

栅极控制器130可响应于第一时钟控制信号使用栅极导通电压和栅极截止电压来生成第一时钟信号和第一“时钟条”信号(第一时钟信号的反相信号)。栅极控制器130可响应于第二时钟控制信号使用栅极导通电压和栅极截止电压生成第二时钟信号和第二“时钟条”信号(第二时钟信号的反相信号)。第一时钟信号、第一时钟条信号、第二时钟信号和第二时钟条信号中的每个可在栅极导通电压与栅极截止电压之间摆动。第一时钟信号和第二时钟信号可在相位上偏移，并且可被用于驱动显示面板不同的相应栅极线区域。由于数据信号到达显示面板的不同区域的不同的传播延迟，这允许栅极信号与数据信号更好的同步。应注意的是，在其它实施方式中，可生成更多数量的栅极时钟信号，诸如用于驱动四个相应的栅极线区域的四个栅极时钟信号(以及四个栅极时钟条信号)。

参照图2，栅极启动信号stvp可在帧的起始时序处激活，其中，帧的起始时序与该帧的活跃时段ap的起始一致。在活跃时段ap期间，当栅极线gl经由栅极时钟信号ckg被顺序地激活时，数据电压被逐行地施加至像素px。栅极启动信号stvp是响应于第一控制信号stv而具有栅极导通电压h2的脉冲信号。栅极启动信号stvp可以在活跃时段ap的其余时段期间以及在整个帧的消隐时段bp期间具有栅极截止电压l2。这里，栅极截止电压l2可低于第一控制信号stv的低电平l1，并且栅极导通电压h2可高于第一控制信号stv的高电平h1。

第一时钟控制信号cpv1和第二时钟控制信号cpv2可在活跃时段ap期间在高电平h1与低电平l1之间摆动，并且在消隐时段bp期间具有低电平l1。在活跃时段ap期间，第一时钟信号ckv1和第一时钟条信号ckvb1可响应于第一时钟控制信号cpv1在栅极导通电压h2与栅极截止电压l2之间摆动。这里，第一时钟信号ckv1和第一时钟条信号ckvb1可具有相反的相位。在活跃时段ap期间，第二时钟信号ckv2和第二时钟条信号ckvb2可响应于第二时钟控制信号cpv2在栅极导通电压h2与栅极截止电压l2之间摆动。这里，第二时钟信号ckv2和第二时钟条信号ckvb2可具有相反的相位。

缩写词

在下文中，为了解释的简洁和清楚，可使用以下相应短语的缩写：

ckv1-“第一时钟信号ckv1”；

ckvb1-“第一时钟条信号ckvb1”；

ckv2-“第二时钟信号ckv2”；

ckvb2-“第二时钟条信号ckvb2”；

ckv信号-“第一时钟信号ckv1、第一时钟条信号ckvb1、第二时钟信号ckv2和第二时钟条信号ckvb2”；

cpv1-“第一时钟控制信号cpv1”；

cpv2-“第二时钟控制信号cpv2”；

stv-“第一控制信号stv”；

l1-“低电平l1”；

h1-“高电平h1”；

l2-“栅极截止电压l2”；

h2-“栅极导通电压h2”；

vout-“输出信号vout”；

stvp-“栅极启动信号stvp”。

仍然参照图2，ckv信号的栅极截止电压l2可低于cpv1和cpv2的低电平l1。ckv信号的栅极导通电压h2可高于cpv1和cpv2的高电平h1。

如图2中的区域“a”中所示，在消隐时段bp期间，在现有技术中，ckv信号可均具有在该时段期间连续斜升的时变电压电平。该电压变化是由于在进行消隐时段bp的时刻栅极控制器130中的栅极导通电压h2和栅极截止电压l2的电荷共享而产生的。当ckv信号的电压电平斜升超过特定水平时，栅极驱动器140可响应于该ckv信号而被无意地操作。因此，不需要的电压可能被施加至像素px，从而导致在消隐时段bp中显示缺陷被显示在显示面板110上。

如下面详细描述的，根据发明构思的实施方式的显示装置100可通过输出包括具有栅极截止电压l2的ckv信号的栅极时钟信号ckg来防止在消隐时段bp中显示缺陷被显示在显示面板110上。即，当第一控制信号stv、第一时钟控制信号cpv1和第二时钟控制信号cpv2中的每个下降至低电平l1时，ckv信号保持成栅极截止电压l2，这种情况发生在消隐时段bp的开始时或发生在稍后讨论的“故障模式”期间。

因此，如稍后将结合图5a所见，例如，当处于低电平l1处的stv、cpv1和cpv2中的每个被提供至栅极控制器130时，栅极控制器130可输出具有栅极截止电压l2的ckv信号。栅极控制器130可具有如下面结合图4a所述的用于检测该情况的合适电路。

暂时参照图5a，在实施方式中，在帧的消隐时段bp中，处于低电平l1处的stv、cpv1和cpv2中的每个可被提供至栅极控制器130。栅极控制器130可在下一活跃时段ap开始之前的消隐时段bp期间基于具有低电平l1的stv、cpv1和cpv2生成具有栅极截止电压l2的ckv信号。

暂时参照图5b，在另一实施方式或操作条件中，当时序控制器160在因活跃时段ap中的频率变化、静电放电(esd)等而导致的故障模式中操作时，stv、cpv1和cpv2中的每个可在低电平l1处被提供至栅极控制器130。在这种情况下，栅极控制器130可在stv、cpv1和cpv2全部上升到高电平h1之前，基于处于低电平l1处的stv、cpv1和cpv2生成具有栅极截止电压l2的ckv信号。在另一实施方式中(在图6中示出)，栅极控制器130可在消隐时段bp中基于具有低电平l1的消隐信号输出具有栅极截止电压l2的ckv信号。例如，消隐信号可从时序控制器160提供。此外，消隐信号可将ckv信号掩码为栅极截止电压l2。下面，将参照图4a至图6详细描述栅极控制器130。

栅极驱动器140可基于栅极时钟信号ckg生成栅极信号，并通过栅极线gl将栅极信号提供至像素px。栅极驱动器140可形成在显示面板110的非显示区nda中。栅极驱动器140可顺序输出与栅极启动信号stvp、第一时钟信号ckv1、第一时钟条信号ckvb1、第二时钟信号ckv2和第二时钟条信号ckvb2同步的多个栅极信号。

参照图3，栅极驱动器140可包括多个级，例如，第一级142、第二级144和第三级146。每个级可接收包括栅极启动信号stvp、第一时钟信号ckv1、第一时钟条信号ckvb1、第二时钟信号ckv2和第二时钟条信号ckvb2的栅极时钟信号ckg。第一级142、第二级144和第三级146中的每个可电联接至栅极线gl的一个端子。第一级142可响应于stvp、ckv1和ckv2生成提供至第一栅极线gl1的第一栅极信号gs1。第二级144可响应于从第一级142提供的进位信号、ckvb1和ckvb2生成提供至第二栅极线gl2的第二栅极信号gs2。第三级146可响应于从第二级144提供的进位信号、ckv1和ckv2生成提供至第三栅极线gl3的第三栅极信号gs3。栅极驱动器140的其它级(未示出，直到第n级，其中n是任何整数)可使用相同的方法顺序地提供栅极信号。

这里应注意的是，在图1中，电压发生器120、栅极控制器130和栅极驱动器140被示出为单独的元件。在实施方式中，电压发生器120、栅极控制器130和栅极驱动器140可被集成至公共的栅极驱动装置(例如，集成电路)。

数据驱动器150可通过数据线dl将数据信号ds提供至像素px。数据驱动器150可基于从时序控制器160提供的数据控制信号ctld和第二图像数据rgb2生成数据信号ds。数据控制信号ctld可包括水平启动信号和数据时钟信号。数据驱动器150可响应于从时序控制器160提供的水平启动信号和数据时钟信号，将与第二图像数据rgb2对应的数据信号ds输出至显示面板110的数据线dl。

时序控制器160可生成控制栅极控制器130的栅极控制信号ctlg和控制数据驱动器150的数据控制信号ctld。时序控制器160可将从外部装置提供的第一图像数据rgb1转换成第二图像数据rgb2，并生成控制第一图像数据rgb1的驱动时序的栅极控制信号ctlg和数据控制信号ctld。时序控制器160可从外部装置接收控制信号con，并生成包括stv、cpv1和cpv2的栅极控制信号ctlg。此外，时序控制器160可生成包括水平启动信号和数据时钟信号的数据控制信号ctld。时序控制器160可将包括stv、cpv1和cpv2的栅极控制信号ctlg提供至栅极控制器130，并将包括水平启动信号和数据时钟信号的数据控制信号ctld提供至数据驱动器150。

如上所述，图1的显示装置100可包括生成栅极信号的栅极驱动器140和生成控制栅极驱动器140的栅极时钟信号ckg的栅极控制器130。当具有低电平l1的第一控制信号stv、第一时钟控制信号cpv1和第二时钟控制信号cpv2被提供至栅极控制器130时，栅极控制器130可输出具有栅极截止电压l2的栅极时钟信号ckg。因此，可防止因栅极导通电压h2和栅极截止电压l2的电荷共享而导致的栅极时钟信号ckg的ckv信号的电压电平的斜升。因此，可改善显示面板110的显示质量。

图4a是示出了图1的显示装置100中的栅极控制器130内包括的检测电路400的示例的图。检测电路400可配置成基于stv、cpv1和cpv2的值输出具有逻辑电平的输出信号vout。当stv、cpv1和cpv2中的全部都处于逻辑低电平l1处时，检测电路400将该条件检测为消隐时段bp或故障模式的起始，并以第一逻辑电平(例如，逻辑低)输出vout。否则，vout以相反的逻辑电平输出。

检测电路400可包括第一或(or)门132和第二或门134。第一或门132可对cpv1和cpv2执行逻辑运算。即，第一或门132可在cpv1和cpv2中的每个都是逻辑低(l1)时输出具有低电平的信号，并在cpv1和cpv2中的至少一个处于逻辑高(例如，h1)处时输出具有高电平的信号。如上文所提及的，在其它实施方式中，n个时钟信号(例如，四个时钟信号)可提供至显示面板的不同栅极线区域。在这种情况下，第一或门132可接收第一时钟控制信号至第n时钟控制信号。第一或门132可在第一时钟控制信号至第n时钟控制信号具有低电平时输出具有低电平的信号，并在第一时钟控制信号至第n时钟控制信号中的至少一个具有高电平时输出具有高电平的信号。

第二或门134可执行第一控制信号stv和第一或门132的输出信号的逻辑运算。即，第二或门134可在第一控制信号stv和第一或门132的输出信号具有低电平时输出具有低电平的信号作为输出信号vout，并在第一控制信号stv和第一或门132的输出信号中的至少一个具有高电平时输出具有高电平的信号作为输出信号vout。当第二或门134的输出信号vout为低电平时，栅极控制器130可以以栅极截止电压l2的电压电平输出ckv信号。

应注意的是，可使用其它逻辑门配置来实现检测电路400的输入-输出逻辑结果。例如，可用采用不同类型的逻辑门(诸如，与(and)门、与非(nand)门或者或非(nor)门)的逻辑电路来替换。

图4b是示出了图1的栅极控制器130内的示例性电路的框图。栅极控制器130可包括消隐时段/故障模式起始检测电路410，消隐时段/故障模式起始检测电路410检测消隐时段bp或者故障模式中的任一个的起始，并提供具有表示消隐时段bp或者故障模式中的任一个的起始的电压电平的输出信号vout。消隐时段/故障模式起始检测电路410的一个示例是检测电路400。消隐时段/故障模式起始检测电路410接收stv、cpv1和cpv2作为输入。如针对检测电路400所解释的，当stv、cpv1和cpv2全部都处于低电平l1时vout可以是第一逻辑电平，否则，vout可以是第二逻辑电平。输出电压vout可被提供至ckv信号设置电路420，ckv信号设置电路420还接收stv、cpv1和cpv2作为输入。如果vout表示消隐时段bp或故障模式已经开始，则ckv信号设置电路420将ckv1、ckvb1、ckv2和ckvb2中的每个的电平设置成栅极截止电压l2。只要vout处于第一逻辑电平处(即，只要stv、cpv1和cpv2都处于低电平l1处)，则ckv信号设置电路420将这些电平保持在栅极截止电压l2处。如果stv、cpv1和cpv2中的任一个处于高电平h1处，则ckv信号设置电路420基于stv、cpv1和cpv2以其正常电平输出ckv信号。

图5a和图5b是用于描述栅极控制器130的相应操作的示例的时序图。在图5a和图5b的示例中，当以低电平l1将第一控制信号stv、第一时钟控制信号cpv1和第二时钟控制信号cpv2提供至栅极控制器130时，栅极控制器130可以以栅极截止电压l2输出ckv信号，即，以栅极截止电压l2输出第一时钟信号ckv1、第一时钟条信号ckvb1、第二时钟信号ckv2和第二时钟条信号ckvb2。

在图5a中，stv、cpv1、cpv2和stvp具有与上文针对图2描述的相同的波形。栅极控制器130可响应于第一控制信号stv生成具有栅极导通电压h2和栅极截止电压l2的栅极启动信号stvp，响应于cpv1生成在栅极导通电压h2与栅极截止电压l2之间摆动的ckv1和ckvb1，并响应于cpv2生成在栅极导通电压h2与栅极截止电压l2之间摆动的ckv2和ckvb2。stv、cpv1和cpv2可在帧的消隐时段bp中以低电平l1提供至栅极控制器130。在如上文针对图2描述的现有技术显示装置中，ckv信号的电压电平可能在进行提供具有低电平l1的cpv1和cpv2的时刻因栅极导通电压h2和栅极截止电压l2的电荷共享而斜升。然而，根据发明构思，如图5a中所示，栅极控制器130可在消隐时段bp期间生成具有栅极截止电压l2的ckv信号。因此，可在消隐时段bp期间防止因ckv信号的电压电平的斜升而导致的栅极驱动器的操作。此后，栅极控制器130可生成与cpv1对应的ckv1和ckvb1，并在消隐时段bp之后响应于具有高电平h1的第一控制信号stv生成与cpv2对应的ckv2和ckvb2。

参照图5b，具有高电平h1的第一控制信号stv以及在高电平h1与低电平l1之间摆动的第一时钟控制信号cpv1和第二时钟控制信号cpv2可在帧的活跃时段ap中被提供至栅极控制器130。当时序控制器160由于帧频率的变化或外部冲击(例如，静电放电)而在故障模式中操作时，具有低电平l1的第一时钟控制信号cpv1和第二时钟控制信号cpv2可被提供至栅极控制器130。在现有技术的显示装置中，ckv信号的电压电平可在进行提供具有低电平l1的第一时钟控制信号cpv1和第二时钟控制信号cpv2时刻由于栅极导通电压h2和栅极截止电压l2的电荷共享而斜升。根据发明构思，如图5b中所示，当stv、cpv1和cpv2全部以低电平l1被提供至栅极控制器130时，栅极控制器130可生成具有栅极截止电压l2的ckv信号。因此，在以低电平l1提供stv、cpv1和cpv2的故障模式期间可防止因ckv信号的电压电平的斜升而导致的栅极驱动器140的操作。此后，栅极控制器130可在提供在高电平h1与低电平l1之间摆动的cpv1和cpv2时(即，故障模式之后)生成在栅极导通电压h2与栅极截止电压l2之间摆动的ckv信号。

如上所述，根据示例性实施方式的显示装置100可在第一控制信号stv、第一时钟控制信号cpv1和第二时钟控制信号cpv2具有低电平l1时，生成具有栅极截止电压l2的第一时钟信号ckv1、第一时钟条信号ckvb1、第二时钟信号ckv2和第二时钟条信号ckvb2，从而可防止ckv信号的斜升以及因ckv信号的斜升而导致的栅极驱动器的操作。因此，显示缺陷可不被显示在显示面板上。

图6是示出了用于描述包括在图1的显示装置中的栅极控制器的操作的另一示例的时序图。

参照图6，栅极控制器130可在活跃时段ap中接收具有高电平h1的消隐信号blank，并在消隐时段bp中接收具有低电平l1的消隐信号blank。可选地，栅极控制器130可包括信号发生器并生成消隐信号blank。栅极控制器130可在活跃时段ap中响应于第一控制信号stv生成具有栅极导通电压h2和栅极截止电压l2的栅极启动信号stvp，响应于第一时钟控制信号cpv1生成在栅极导通电压h2与栅极截止电压l2之间摆动的第一时钟信号ckv1和第一时钟条信号ckvb1，并且响应于第二时钟控制信号cpv2生成在栅极导通电压h2与栅极截止电压l2之间摆动的第二时钟信号ckv2和第二时钟条信号ckvb2。栅极控制器130可在消隐时段bp期间接收具有低电平l1的stv、cpv1、cpv2和消隐信号blank。栅极控制器130可在将具有高电平h1的消隐信号blank提供至栅极控制器130的活跃时段ap期间响应于stv生成具有栅极导通电压h2和栅极截止电压l2的栅极启动信号stvp，响应于cpv1生成在栅极导通电压h2与栅极截止电压l2之间摆动的ckv1和ckvb1，并且响应于cpv2生成在栅极导通电压h2与栅极截止电压l2之间摆动的ckv2和ckvb2。栅极控制器130可在消隐时段bp期间响应于具有低电平l1的消隐信号blank生成具有栅极截止电压l2的ckv信号。例如，消隐信号blank可以是将ckv信号掩码成栅极截止电压l2的掩码信号。栅极控制器130可在消隐时段bp期间基于具有低电平l1的消隐信号blank输出具有栅极截止电压l2的ckv信号，以使得可防止栅极驱动器130的响应于电压电平斜升的ckv信号的操作。

图7是示出了包括图1的显示装置的电子装置的框图。图8是示出了图7的电子装置被实施为智能电话的示例性实施方式的图。

参照图7和图8，电子装置200可包括处理器210、存储器装置220、储存器装置230、输入/输出(i/o)装置240、电源装置250和显示装置260。这里，显示装置260可与图1的显示装置100对应。此外，电子装置200还可包括用于与视频卡、声卡、存储器卡、通用串行总线(usb)装置、其它电子装置等通信的多个端口。应注意的是，智能电话300仅是电子装置200可被使用的许多类型的电子装置的一个示例。

处理器210可执行各种运算功能。处理器210可以是微处理器、中央处理单元(cpu)等。处理器210可经由地址总线、控制总线、数据总线等联接至其它部件。此外，处理器210可联接至扩展总线，诸如，周围的部件互连(pci)总线。存储器装置220可存储用于电子装置200的操作的数据。例如，存储器装置220可包括至少一个非易失性存储器装置和/或至少一个易失性存储器装置，其中，至少一个非易失性存储器装置诸如可擦除可编程只读存储器(eprom)装置、电可擦除可编程只读存储器(eeprom)装置、闪速存储器装置、相变随机存取存储器(pram)装置、电阻式随机存取存储器(rram)装置、纳米浮栅存储器(nfgm)装置、聚合物随机存取存储器(poram)装置、磁性随机存取存储器(mram)装置、铁电随机存取存储器(fram)装置等，至少一个易失性存储器装置诸如动态随机存取存储器(dram)装置、静态随机存取存储器(sram)装置、移动dram装置等。储存器装置230可以是固态驱动(ssd)装置、硬盘驱动(hdd)装置、cd-rom装置等。

i/o装置240可以是诸如键盘、小键盘、触摸板、触摸屏、鼠标等输入装置以及诸如打印机、扬声器等输出装置。在一些示例性实施方式中，显示装置260可包括在i/o装置240中。电源装置250可以为电子装置200的操作提供电力。显示装置260可以通过总线或其它通信链接与其它部件进行通信。

如上所述，显示装置260可包括显示面板、电压发生器、栅极控制器、栅极驱动器、数据驱动器和时序控制器。显示面板可包括多个数据线、多个栅极线和多个像素。电压发生器可接收直流电并生成操作显示面板所需要的多个电压。电压发生器可生成提供至栅极控制器的栅极驱动电压、提供至数据驱动器的数据驱动电压以及提供至显示面板的面板驱动电压。电压发生器可生成包括栅极导通电压和栅极截止电压的栅极驱动电压，并将栅极驱动电压提供至栅极控制器。电压发生器可生成包括模拟电力电压、数字电力电压等数据驱动电压，并将数据驱动电压提供至数据驱动器。栅极控制器可基于栅极驱动电压和栅极控制信号生成栅极时钟信号。栅极控制器可接收包括栅极导通电压和栅极截止电压的栅极驱动电压。栅极控制器可接收包括第一控制信号和时钟控制信号的栅极控制信号。栅极控制器可响应于从时序控制器提供的第一控制信号，使用栅极导通电压和栅极截止电压生成栅极启动信号。栅极控制器可响应于从时序控制器提供的时钟控制信号，使用栅极导通电压和栅极截止电压生成时钟信号和时钟条信号。栅极控制器可在第一控制信号、第一时钟控制信号和第二时钟控制信号以低电平被提供至栅极控制器时输出具有栅极截止电压的第一时钟信号、第一时钟条信号、第二时钟信号和第二时钟条信号。例如，栅极控制器可包括执行第一时钟控制信号和第二时钟控制信号的逻辑运算的第一或门以及执行第一控制信号和第一或门的输出信号的逻辑运算的第二或门。在一些示例性实施方式中，栅极控制器可在帧的消隐时段中基于具有低电平的第一控制信号、第一时钟控制信号和第二时钟控制信号生成具有栅极截止电压的第一时钟信号、第一时钟条信号、第二时钟信号和第二时钟条信号。在其它示例性实施方式中，当时序控制器因在帧的活跃时段中的帧频率的变化、静电放电等而导致在故障模块中进行操作时，栅极控制器可在故障模式中基于具有低电平的第一控制信号、第一时钟控制信号和第二时钟控制信号生成具有栅极截止电压的第一时钟信号、第一时钟条信号、第二时钟信号和第二时钟条信号。在其它示例性实施方式中，栅极控制器可在帧的消隐时段中基于具有低电平的消隐信号输出具有栅极截止电压的第一时钟信号、第一时钟条信号、第二时钟信号和第二时钟条信号。栅极驱动器可基于栅极时钟信号生成栅极信号，并将栅极信号提供至栅极线。数据驱动器可通过数据线将数据信号提供至像素。时序控制器可生成控制栅极控制器的栅极控制信号和控制数据驱动器的数据控制信号。

如上所述，图7的电子装置200可包括具有栅极控制器的显示装置260，其中，栅极控制器在提供具有低电平的第一控制信号和时钟控制信号时输出具有栅极截止电压的栅极时钟信号。因此，显示装置260可防止因栅极导通电压和栅极截止电压的电荷共享而导致的栅极时钟信号的电压电平的增加。因此，可改善包括在电子装置200中的显示装置260的显示质量。

本发明构思可被应用于显示装置和具有该显示装置的电子装置。例如，本发明构思可被应用于计算机监视器、膝上型电脑、数码相机、蜂窝电话、智能电话、智能平板、电视、个人数字助理(pda)、便携式多媒体播放器(pmp)、mp3播放器、导航系统、游戏机、视频电话等。

上述电压发生器、时序控制器、栅极控制器、栅极驱动器和数据驱动器中的每个都包括硬件电路。正因如此，这些元件中的每个可以可选地被称为电路。这些元件中的任一个可包括存储器和至少一个处理器，该处理器从存储器读取指令以执行其相应的功能。

前述内容是示例性实施方式的说明，并且不应解释为对示例性实施方式的限制。虽然已描述了一些示例性实施方式，但是本领域技术人员将容易理解的是，在不实质上背离本发明构思的新颖教导和有益效果的情况下，可在示例性实施方式中作出许多修改。因此，所有这些修改旨在被包括在如权利要求中限定的本发明构思的范围内。