显示面板及其驱动方法、显示装置与流程

本公开的实施例涉及一种显示面板及其驱动方法、显示装置。

背景技术：

随着显示技术的发展，各种显示面板得到了越来越广泛的应用。这些显示面板能为用户提供丰富多彩的画面和良好的视觉体验。显示面板主要包括液晶显示(liquidcrystaldisplay,lcd)面板和有机发光二极管(organiclightemittingdiode,oled)显示面板，可以应用于手机、电视机、笔记本电脑、数码相机、仪器仪表、虚拟现实(virtualreality,vr)设备、增强现实(augmentedreality,ar)设备等多种具有显示功能的电子装置中。

技术实现要素：

本公开至少一个实施例提供一种显示面板，包括信号施加电路，所述信号施加电路包括输入电路和分路电路；其中，所述输入电路包括多个第一输入子电路和多个第二输入子电路，所述分路电路包括多个第一分路子电路和多个第二分路子电路，所述第一输入子电路与所述第一分路子电路对应连接，配置为接收第一数据信号和第二数据信号，且响应于第一控制信号和第二控制信号，将所述第一数据信号和所述第二数据信号之一传输至所述第一分路子电路，所述第二输入子电路与所述第二分路子电路对应连接，配置为接收第三数据信号，且响应于第三控制信号将所述第三数据信号传输至所述第二分路子电路，所述第一分路子电路包括第一输出端和第二输出端，配置为接收所述第一数据信号或所述第二数据信号，且响应于分路控制信号将来自所述第一输入子电路的所述第一数据信号或所述第二数据信号传输至所述第一输出端，或者，响应于所述分路控制信号将来自所述第一输入子电路的所述第一数据信号或所述第二数据信号传输至所述第二输出端，所述第二分路子电路包括第三输出端和第四输出端，配置为接收所述第三数据信号，且响应于所述分路控制信号将来自所述第二输入子电路的所述第三数据信号传输至所述第三输出端或所述第四输出端。

例如，在本公开一实施例提供的显示面板还包括像素阵列，其中，所述像素阵列包括多个第一颜色子像素、多个第二颜色子像素和多个第三颜色子像素，奇数行子像素以所述第一颜色子像素、所述第三颜色子像素、所述第二颜色子像素和所述第三颜色子像素的顺序循环排布，偶数行子像素以所述第二颜色子像素、所述第三颜色子像素、所述第一颜色子像素和所述第三颜色子像素的顺序循环排布。

例如，在本公开一实施例提供的显示面板还包括多条数据线，其中，所述多条数据线与所述像素阵列的多列子像素对应连接，所述第一输出端与第4n-3列子像素对应的数据线连接，配置为向第4n-3列子像素提供所述第一数据信号或所述第二数据信号，所述第二输出端与第4n-1列子像素对应的数据线连接，配置为向第4n-1列子像素提供所述第一数据信号或所述第二数据信号，所述第三输出端与第4n-2列子像素对应的数据线连接，配置为向第4n-2列子像素提供所述第三数据信号，所述第四输出端与第4n列子像素对应的数据线连接，配置为向第4n列子像素提供所述第三数据信号，n为大于0的整数。

例如，在本公开一实施例提供的显示面板中，所述第一颜色子像素为蓝色子像素，所述第二颜色子像素为红色子像素，所述第三颜色子像素为绿色子像素。

例如，在本公开一实施例提供的显示面板中，所述第一输入子电路包括第一晶体管和第二晶体管；所述第一晶体管的栅极配置为和第一控制信号端连接以接收所述第一控制信号，所述第一晶体管的第一极配置为和第一数据信号端连接以接收所述第一数据信号，所述第一晶体管的第二极配置为和所述第一分路子电路连接；所述第二晶体管的栅极配置为和第二控制信号端连接以接收所述第二控制信号，所述第二晶体管的第一极配置为和第二数据信号端连接以接收所述第二数据信号，所述第二晶体管的第二极配置为和所述第一晶体管的第二极连接。

例如，在本公开一实施例提供的显示面板中，所述第二输入子电路包括第三晶体管；所述第三晶体管的栅极配置为和第三控制信号端连接以接收所述第三控制信号，所述第三晶体管的第一极配置为和第三数据信号端连接以接收所述第三数据信号，所述第三晶体管的第二极配置为和所述第二分路子电路连接。

例如，在本公开一实施例提供的显示面板中，所述分路控制信号包括第一分路控制信号和第二分路控制信号，所述第一分路子电路响应于所述第一分路控制信号和所述第二分路控制信号，将来自所述第一输入子电路的所述第一数据信号或所述第二数据信号传输至所述第一输出端，或者，将来自所述第一输入子电路的所述第一数据信号或所述第二数据信号传输至所述第二输出端，所述第二分路子电路响应于所述第一分路控制信号和所述第二分路控制信号，将来自所述第二输入子电路的所述第三数据信号传输至所述第三输出端或所述第四输出端。

例如，在本公开一实施例提供的显示面板中，所述第一分路子电路包括第四晶体管和第五晶体管；所述第四晶体管的栅极配置为和第一分路控制信号端连接以接收所述第一分路控制信号，所述第四晶体管的第一极配置为和所述第一输入子电路连接，所述第四晶体管的第二极配置为和所述第一输出端连接；所述第五晶体管的栅极配置为和第二分路控制信号端连接以接收所述第二分路控制信号，所述第五晶体管的第一极配置为和所述第四晶体管的第一极连接，所述第五晶体管的第二极配置为和所述第二输出端连接。

例如，在本公开一实施例提供的显示面板中，所述第二分路子电路包括第六晶体管和第七晶体管；所述第六晶体管的栅极配置为和第一分路控制信号端连接以接收所述第一分路控制信号，所述第六晶体管的第一极配置为和所述第二输入子电路连接，所述第六晶体管的第二极配置为和所述第三输出端连接；所述第七晶体管的栅极配置为和第二分路控制信号端连接以接收所述第二分路控制信号，所述第七晶体管的第一极配置为和所述第六晶体管的第一极连接，所述第七晶体管的第二极配置为和所述第四输出端连接。

例如，在本公开一实施例提供的显示面板还包括至少一个栅极驱动电路，其中，所述至少一个栅极驱动电路配置为提供多个栅极扫描信号以对所述像素阵列进行行扫描。

例如，在本公开一实施例提供的显示面板中，所述显示面板为有机发光二极管显示面板或液晶显示面板。

本公开至少一个实施例还提供一种显示装置，包括本公开任一实施例所述的显示面板。

本公开至少一个实施例还提供一种如本公开任一实施例所述的显示面板的驱动方法，包括：提供所述第一控制信号、所述第二控制信号、所述第一数据信号和所述第二数据信号，使得所述第一输入子电路响应于所述第一控制信号和所述第二控制信号将所述第一数据信号和所述第二数据信号分别在不同的时刻传输至所述第一分路子电路，提供所述分路控制信号，使得所述第一分路子电路响应于所述分路控制信号将来自所述第一输入子电路的所述第一数据信号或所述第二数据信号传输至所述第一输出端，或者，使得所述第一分路子电路响应于所述分路控制信号将来自所述第一输入子电路的所述第一数据信号或所述第二数据信号传输至所述第二输出端，提供栅极扫描信号，使得所述第一数据信号被写入第一颜色子像素，使得所述第二数据信号被写入第二颜色子像素；提供所述第三控制信号和所述第三数据信号，使得所述第二输入子电路响应于所述第三控制信号将所述第三数据信号传输至所述第二分路子电路，所述第二分路子电路响应于所述分路控制信号将来自所述第二输入子电路的所述第三数据信号传输至所述第三输出端或所述第四输出端，在所述栅极扫描信号的控制下，所述第三数据信号被写入第三颜色子像素。

例如，在本公开一实施例提供的显示面板的驱动方法中，所述分路控制信号包括第一分路控制信号和第二分路控制信号，所述第一分路控制信号和所述第二分路控制信号的波形相同且相位不同。

例如，在本公开一实施例提供的显示面板的驱动方法中，所述栅极扫描信号的有效脉宽区间包括第一子区间、第二子区间和第三子区间，与所述第一子区间对应的第一分路控制信号为所述第一分路子电路和所述第二分路子电路的无效电平，与所述第一子区间对应的第二分路控制信号为所述第一分路子电路和所述第二分路子电路的有效电平，与所述第二子区间对应的第一分路控制信号为所述第一分路子电路和所述第二分路子电路的无效电平，与所述第二子区间对应的第二分路控制信号为所述第一分路子电路和所述第二分路子电路的无效电平，与所述第三子区间对应的第一分路控制信号为所述第一分路子电路和所述第二分路子电路的有效电平，与所述第三子区间对应的第二分路控制信号为所述第一分路子电路和所述第二分路子电路的无效电平。

例如，在本公开一实施例提供的显示面板的驱动方法中，提供给所述显示面板的像素阵列的相邻行子像素的栅极扫描信号的有效脉宽区间彼此之间有间隙区间。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为一种显示面板的信号施加电路的示意图；

图2为图1所示的信号施加电路的信号时序图；

图3为本公开一些实施例提供的一种显示面板的信号施加电路的示意框图；

图4为本公开一些实施例提供的一种显示面板的像素阵列与信号施加电路的连接示意图；

图5为图4所示的信号施加电路的一种具体实现示例的电路图；

图6为图5所示的信号施加电路的信号时序图；

图7为本公开一些实施例提供的另一种显示面板的信号施加电路的一种具体实现示例的电路图；

图8为图7所示的信号施加电路的信号时序图；以及

图9为本公开一些实施例提供的一种显示装置的示意框图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在显示面板(例如oled显示面板)的制备过程中，需要对已成盒的屏幕进行单元检测(celltest，ct)。在执行单元检测时，例如采用在阵列基板上制作的ct单元向像素阵列提供数据信号，以实现红(red，r)、绿(green，g)、蓝(blue，b)、灰阶(gray)等简单画面的屏幕点亮测试，从而及时发现并排除不良品。在将不良品排除后，良品继续进行后续工艺，以此来控制良率及成本。

在通常的显示面板中，对源信号线(数据线)应用多路复用器(multiplexer，mux)单元来施加数据信号，可以减少单元检测所需要的信号线的数量，有效降低生产成本，并且有利于减小显示面板的下边框尺寸。对于mux单元连接于像素阵列和ct单元之间的显示面板，在进行单元检测时，mux单元的信号与ct单元的信号需要配合工作，从而导致信号复杂，信号时序紧张。由于ct单元的驱动能力有限，信号线电压的变化需要一定的时间，但单元检测时信号数量过多，信号先后顺序及其上升沿和下降沿需要相互避让，导致信号线电压变化的时间不足，从而导致可操作区(activearea，aa区，或称为显示区)内的子像素的像素信号写入不足，使得单元检测过程中画面显示异常，进而会影响良品和不良品的区分判定，不利于控制良率及成本。

图1为一种显示面板的信号施加电路的示意图。例如，如图1所示，信号施加电路包括输入电路1和分路电路2，显示面板的aa区中的像素阵列3包括多行和多列子像素，子像素可以为rgb子像素。输入电路1例如为ct单元，分路电路2例如为mux单元。输入电路1包括多个输入子电路4，分路电路2包括多个分路子电路5，多个输入子电路4和多个分路子电路5一一对应连接。每个分路子电路5与两条数据线dl1和dl2连接，从而为aa区中的像素阵列3中相邻的两列子像素提供数据信号。数据线dl1和dl2通过分路电路2合并为一条源信号线sl，从而实现了精简走线数量的目的。

在单元检测过程中，每个输入子电路4会接收到第一至第三数据信号ctdb、ctdr和ctdg，通过第一分路控制信号mux1、第二分路控制信号mux2和第一至第三控制信号ctswrb、ctswbr、ctswg以及栅极扫描信号gout1-gout4的控制，第一至第三数据信号ctdb、ctdr和ctdg被写入对应的子像素，从而实现对每个子像素的独立控制。这里，为了简化说明，仅示出了4个栅极扫描信号gout1-gout4，但是应当理解，栅极扫描信号的数量不限于此。

图2为图1所示的信号施加电路的信号时序图。如图1和图2所示，行扫描阵列(例如goa电路，图中未示出)使用一对时钟信号gck、gcb以及触发信号gstv产生逐行依次开启的栅极扫描信号gout1-gout4。例如，当栅极扫描信号gout1为低电平时，栅极扫描信号gout1为开启状态，aa区中像素阵列3的相应的第一行子像素处于信号写入阶段。此时，第一行子像素中每一个子像素的驱动晶体管的栅极会被写入对应的数据线dl1或dl2上的数据信号。当栅极扫描信号gout1变为高电平后，即变为关闭状态后，数据信号的电压高低决定了相应的子像素的发光亮度。当像素阵列3对应的所有栅极扫描信号依次开启一次之后，栅极扫描信号gout1会再次开启，以刷新第一行子像素驱动晶体管的栅极的电压，如此循环，从而显示画面。

下面以显示单色红画面为例，对图1所示的信号施加电路的工作原理进行简单说明。如图1和图2所示，在单色红画面下，像素阵列3中所有红色子像素r发光，对应的驱动晶体管的栅极例如需要写入低电压，同时所有蓝色子像素b和绿色子像素g对应的驱动晶体管的栅极例如需要写入高电压。在栅极扫描信号gout1开启时，数据线dl1上为高电压从而将高电压写入蓝色子像素b，数据线dl2上为高电压从而将高电压写入绿色子像素g。在栅极扫描信号gout2开启时，数据线dl1上为低电压从而将低电压写入红色子像素r，数据线dl2上为高电压从而将高电压写入绿色子像素g。奇偶行子像素如此循环。

为了使数据线dl1和dl2上的电压按照上述方式变化，需要使第二数据信号ctdr保持低电平，第一数据信号ctdb和第三数据信号ctdg保持高电平，第一分路控制信号mux1、第二分路控制信号mux2及第一至第三控制信号ctswrb、ctswbr、ctswg如图2所示。关于上述各个信号对该信号施加电路的具体控制方式可以参考常规设计，此处不再详述。

每条源信号线sl对应三种数据信号(即第一至第三数据信号ctdb、ctdr和ctdg)，同时还对应两条数据线dl1和dl2，与数据线dl1和dl2对应的两列子像素包含三种颜色的子像素，因此信号相对复杂，信号时序紧张。

由于单元检测时使用的信号驱动能力有限，信号延迟较大。在实际的电路中，图2中所有信号的上升沿和下降沿都不是绝对垂直的(图2为了清晰而将上升沿和下降沿画为垂直)，各个信号开启时段之间需要留出一定间隔，如图2中的第一间隙区间marg1、第二间隙区间marg2和第三间隙区间marg3。第一间隙区间marg1和第三间隙区间marg3需要足够大，才能确保第一分路控制信号mux1开启时第二分路控制信号mux2已完全关闭，或者第二分路控制信号mux2开启时第一分路控制信号mux1已完全关闭，从而使得数据线dl1和dl2互不干扰。这里，“开启”是指相应的信号变为有效电平，而“关闭”是指相应的信号变为无效电平，下文与此相同，不再赘述。第一间隙区间marg1和第二间隙区间marg2的宽度之和需要足够大，以确保数据线dl1上的电压在栅极扫描信号开启前完成转变。各个子像素实际有效的数据写入时间受到了各个间隙区间的限制，间隙区间太小或太大都会引起ct画面异常，为了找到合适的间隙区间大小需要反复测试，为单元检测过程带来了不便。

本公开至少一实施例提供一种显示面板及其驱动方法、显示装置，该显示面板可以简化信号，降低单元检测过程中信号调整的难度，并且在频率不变(例如栅极扫描信号频率不变)的前提下延长子像素的信号写入时间，提高了单元检测时的画面稳定性。

下面，将参考附图详细地说明本公开的实施例。应当注意的是，不同的附图中相同的附图标记将用于指代已描述的相同的元件。

本公开至少一实施例提供一种显示面板，该显示面板包括信号施加电路，信号施加电路包括输入电路和分路电路，输入电路包括多个第一输入子电路和多个第二输入子电路，分路电路包括多个第一分路子电路和多个第二分路子电路。第一输入子电路与第一分路子电路对应连接，配置为接收第一数据信号和第二数据信号，且响应于第一控制信号和第二控制信号，将第一数据信号和第二数据信号之一传输至第一分路子电路。第二输入子电路与第二分路子电路对应连接，配置为接收第三数据信号，且响应于第三控制信号将第三数据信号传输至第二分路子电路。第一分路子电路包括第一输出端和第二输出端，配置为接收第一数据信号或第二数据信号，且响应于分路控制信号将来自第一输入子电路的第一数据信号或第二数据信号传输至第一输出端，或者，响应于分路控制信号将来自第一输入子电路的第一数据信号或第二数据信号传输至第二输出端。第二分路子电路包括第三输出端和第四输出端，配置为接收第三数据信号，且响应于分路控制信号将来自第二输入子电路的第三数据信号传输至第三输出端或第四输出端。

图3为本公开一些实施例提供的一种显示面板的信号施加电路的示意框图。如图3所示，该显示面板包括信号施加电路10以及aa区等，aa区包括多行和多列子像素，具体如下文所述。信号施加电路10包括输入电路100和分路电路200。输入电路100包括多个第一输入子电路110和多个第二输入子电路120。分路电路200包括多个第一分路子电路210和多个第二分路子电路220。

第一输入子电路110与第一分路子电路210对应连接(例如一一对应连接)，配置为接收第一数据信号和第二数据信号，且响应于第一控制信号和第二控制信号，将第一数据信号和第二数据信号之一传输至第一分路子电路210。例如，第一输入子电路110分别与第一数据信号端ctdb、第二数据信号端ctdr、第一控制信号端ctswb和第二控制信号端ctswr连接，以分别接收第一数据信号端ctdb提供的第一数据信号、第二数据信号端ctdr提供的第二数据信号、第一控制信号端ctswb提供的第一控制信号和第二控制信号端ctswr提供的第二控制信号。例如，在一个示例中，当第一控制信号为有效电平时，第一数据信号被传输至第一分路子电路210；当第二控制信号为有效电平时，第二数据信号被传输至第一分路子电路210。

第二输入子电路120与第二分路子电路220对应连接(例如一一对应连接)，配置为接收第三数据信号，且响应于第三控制信号将第三数据信号传输至第二分路子电路220。例如，第二输入子电路120分别与第三数据信号端ctdg和第三控制信号端ctswg连接，以分别接收第三数据信号端ctdg提供的第三数据信号和第三控制信号端ctswg提供的第三控制信号。例如，在一个示例中，当第三控制信号为有效电平时，第三数据信号被传输至第二分路子电路220。

第一分路子电路210包括第一输出端ot1和第二输出端ot2，配置为接收第一数据信号或第二数据信号，且响应于分路控制信号将来自第一输入子电路110的第一数据信号或第二数据信号传输至第一输出端ot1，或者，响应于分路控制信号将来自第一输入子电路110的第一数据信号或第二数据信号传输至第二输出端ot2。例如，第一分路子电路210与分路控制信号端muxn连接以接收分路控制信号。例如，来自第一输入子电路110的第一数据信号可以被传输至第一输出端ot1或第二输出端ot2，来自第一输入子电路110的第二数据信号也可以被传输至第一输出端ot1或第二输出端ot2。

第二分路子电路220包括第三输出端ot3和第四输出端ot4，配置为接收第三数据信号，且响应于分路控制信号将来自第二输入子电路120的第三数据信号传输至第三输出端ot3或第四输出端ot4。例如，第二分路子电路220与分路控制信号端muxn连接以接收分路控制信号。

需要说明的是，本公开的实施例中，第一输入子电路110、第二输入子电路120、第一分路子电路210和第二分路子电路220的数量不受限制，可以根据实际需求而定，例如根据显示面板中像素阵列的规模而定，只需使第一输入子电路110与第一分路子电路210的数量相等，第二输入子电路120与第二分路子电路220的数量相等即可。第一输出端ot1、第二输出端ot2、第三输出端ot3和第四输出端ot4可以分别独立地向像素阵列中不同列的子像素提供数据信号，以使子像素显示需要的灰阶。

图4为本公开一些实施例提供的一种显示面板的像素阵列与信号施加电路的连接示意图。如图4所示，该显示面板还包括像素阵列300。像素阵列300包括多个第一颜色子像素b、多个第二颜色子像素r和多个第三颜色子像素g。例如，奇数行子像素以第一颜色子像素b、第三颜色子像素g、第二颜色子像素r和第三颜色子像素g的顺序循环排布；偶数行子像素以第二颜色子像素r、第三颜色子像素g、第一颜色子像素b和第三颜色子像素g的顺序循环排布。例如，该像素阵列300为应用较为广泛的pentile像素排列。

该显示面板还包括多条数据线001-004，多条数据线001-004与像素阵列300的多列子像素对应连接。这里，为了便于表示，图4中仅示出了4条数据线，但是应当理解，数据线的数量不限于此，可以为任意数量，例如等于像素阵列300的列数目。

例如，第一输出端ot1与第4n-3列子像素(例如第1列子像素)对应的数据线001连接，配置为向第4n-3列子像素提供第一数据信号或第二数据信号；第二输出端ot2与第4n-1列子像素(例如第3列子像素)对应的数据线002连接，配置为向第4n-1列子像素提供第一数据信号或第二数据信号。n为大于0的整数。例如，第一数据信号为需要写入第一颜色子像素b的数据信号，第二数据信号为需要写入第二颜色子像素r的数据信号。

例如，第三输出端ot3与第4n-2列子像素(例如第2列子像素)对应的数据线003连接，配置为向第4n-2列子像素提供第三数据信号；第四输出端ot4与第4n列子像素(例如第4列子像素)对应的数据线004连接，配置为向第4n列子像素提供第三数据信号。例如，第三数据信号为需要写入第三颜色子像素g的数据信号。

由于奇数列子像素(例如第1列和第3列子像素)中仅包括第一颜色子像素b和第二颜色子像素r，因此，与奇数列子像素连接的第一分路子电路210只需要传输第一数据信号和第二数据信号。由于偶数列子像素(例如第2列和第4列子像素)中仅包括第三颜色子像素g，因此，与偶数列子像素连接的第二分路子电路220只需要传输第三数据信号。相比于图1所示的通常的信号施加电路中的分路子电路5，本公开实施例的第一分路子电路210和第二分路子电路220传输的信号得到简化，降低了单元检测过程中信号调整的难度。

需要说明的是，图4中仅示出了4列子像素与信号施加电路10的连接方式，其他列子像素可采用类似的连接方式，例如每4列子像素和一个第一输入子电路110、一个第二输入子电路120、一个第一分路子电路210以及一个第二分路子电路220为一组，并采用上述连接方式对应连接，以此类推，此处不再赘述。

例如，在一个示例中，第一颜色子像素b为蓝色子像素，第二颜色子像素r为红色子像素，第三颜色子像素g为绿色子像素。当然，本公开的实施例不限于此，第一颜色子像素b、第二颜色子像素r和第三颜色子像素g可以为任意颜色的子像素，这可以根据实际需求而定。

图5为图4所示的信号施加电路的一种具体实现示例的电路图。例如，如图5所示，第一输入子电路110可以实现为第一晶体管t1和第二晶体管t2。第一晶体管t1的栅极配置为和第一控制信号端ctswb连接以接收第一控制信号，第一晶体管t1的第一极配置为和第一数据信号端ctdb连接以接收第一数据信号，第一晶体管t1的第二极配置为通过第一源信号线sl1和第一分路子电路210连接。第二晶体管t2的栅极配置为和第二控制信号端ctswr连接以接收第二控制信号，第二晶体管t2的第一极配置为和第二数据信号端ctdr连接以接收第二数据信号，第二晶体管t2的第二极配置为和第一晶体管t1的第二极连接。需要注意的是，本公开的实施例不限于此，第一输入子电路110也可以是由其他的组件组成的电路。

例如，第二输入子电路120可以实现为第三晶体管t3。第三晶体管t3的栅极配置为和第三控制信号端ctswg连接以接收第三控制信号，第三晶体管t3的第一极配置为和第三数据信号端ctdg连接以接收第三数据信号，第三晶体管t3的第二极配置为通过第二源信号线sl2和第二分路子电路220连接。需要注意的是，本公开的实施例不限于此，第二输入子电路120也可以是由其他的组件组成的电路。

例如，前述的分路控制信号包括第一分路控制信号和第二分路控制信号，相应地，前述的分路控制信号端muxn包括第一分路控制信号端mux1和第二分路控制信号端mux2，以分别提供第一分路控制信号和第二分路控制信号。第一分路子电路210响应于第一分路控制信号和第二分路控制信号，将来自第一输入子电路110的第一数据信号或第二数据信号传输至第一输出端ot1，或者，将来自第一输入子电路110的第一数据信号或第二数据信号传输至第二输出端ot2。第二分路子电路220响应于第一分路控制信号和第二分路控制信号，将来自第二输入子电路120的第三数据信号传输至第三输出端ot3或第四输出端ot4。

例如，第一分路子电路210可以实现为第四晶体管t4和第五晶体管t5。第四晶体管t4的栅极配置为和第一分路控制信号端mux1连接以接收第一分路控制信号，第四晶体管t4的第一极配置为通过第一源信号线sl1和第一输入子电路110连接，第四晶体管t4的第二极配置为和第一输出端ot1连接。第五晶体管t5的栅极配置为和第二分路控制信号端mux2连接以接收第二分路控制信号，第五晶体管t5的第一极配置为和第四晶体管t4的第一极连接，第五晶体管t5的第二极配置为和第二输出端ot2连接。需要注意的是，本公开的实施例不限于此，第一分路子电路210也可以是由其他的组件组成的电路。

例如，第二分路子电路220可以实现为第六晶体管t6和第七晶体管t7。第六晶体管t6的栅极配置为和第一分路控制信号端mux1连接以接收第一分路控制信号，第六晶体管t6的第一极配置为通过第二源信号线sl2和第二输入子电路120连接，第六晶体管t6的第二极配置为和第三输出端ot3连接。第七晶体管t7的栅极配置为和第二分路控制信号端mux2连接以接收第二分路控制信号，第七晶体管t7的第一极配置为和第六晶体管t6的第一极连接，第七晶体管t7的第二极配置为和第四输出端ot4连接。需要注意的是，本公开的实施例不限于此，第二分路子电路220也可以是由其他的组件组成的电路。

需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管、场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。

另外，除非特殊说明，在本公开的实施例中的晶体管均以p型晶体管为例进行说明，此时，晶体管的第一极是源极，第二极是漏极。需要说明的是，本公开包括但不限于此。例如，本公开的实施例提供的信号施加电路中的一个或多个晶体管也可以采用n型晶体管，此时，晶体管第一极是漏极，第二极是源极，只需将选定类型的晶体管的各极参照本公开的实施例中的相应晶体管的各极相应连接，并且使相应的电压端提供对应的高电压或低电压即可。当采用n型晶体管时，可以采用氧化铟镓锌(indiumgalliumzincoxide，igzo)作为薄膜晶体管的有源层，相对于采用低温多晶硅(lowtemperaturepolysilicon，ltps)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。

图6为图5所示的信号施加电路的信号时序图。下面结合图6所示的信号时序图，对图5所示的信号施加电路10的工作原理进行说明，并且这里以各个晶体管为p型晶体管为例进行说明，但是本公开的实施例不限于此。

在图6中以及下面的描述中，gstv、gck、gcb、gout1、gout2、gout3、gout4、mux1、mux2、ctswr、ctswb、ctswg、sl1、sl2等既用于表示相应的信号端或信号线，也用于表示相应的信号，以下各实施例与此相同，不再赘述。

下面以显示单色红画面为例进行说明。在单色红画面下，像素阵列300中所有第二颜色子像素r(例如红色子像素)发光，对应的驱动晶体管的栅极例如需要写入低电压，同时所有第一颜色子像素b(例如蓝色子像素)和第三颜色子像素g(例如绿色子像素)对应的驱动晶体管的栅极例如需要写入高电压。

对于第三颜色子像素g，由于包含第三颜色子像素g的像素列只与第二分路子电路220连接，而第二分路子电路220与第二输入子电路120连接，因此，只需使第三控制信号ctswg保持开启状态(例如保持低电平)以使第三晶体管t3保持导通，并且使第三数据信号ctdg保持高电平即可。第二源信号线sl2传输的信号为高电平，同样地，与其他第二输入子电路120连接的第二源信号线sl2也传输高电平信号。无论第一分路控制信号mux1和第二分路控制信号mux2中的哪一个信号开启，也即是，无论第六晶体管t6和第七晶体管t7哪一个导通，相应的数据线003或004会被写入高电平信号。当栅极扫描信号gout1-gout4依次开启时，对应行的第三颜色子像素g的驱动晶体管的栅极被写入高电平信号，从而使第三颜色子像素g保持暗态。

对于第一颜色子像素b和第二颜色子像素r，由于包含第一颜色子像素b和第二颜色子像素r的像素列只与第一分路子电路210连接，第一分路子电路210与第一输入子电路110连接，因此，需要使第一控制信号ctswb和第二控制信号ctswr交替为开启状态(例如交替为低电平)以使第一晶体管t1和第二晶体管t2交替导通，并且使第一数据信号ctdb保持高电平，使第二数据信号ctdr保持低电平。如图6所示，第一控制信号ctswb和第二控制信号ctswr彼此反相。第一晶体管t1和第二晶体管t2交替导通，因此交替地将第一数据信号ctdb的高电平和第二数据信号ctdr的低电平传输至第一源信号线sl1，使得第一源信号线sl1的信号如图6所示。同样地，与其他第一输入子电路110连接的第一源信号线sl1的信号也如图6所示。

在第一阶段s1，即在栅极扫描信号gout1开启过程中的前半部分，第二分路控制信号mux2为低电平，第五晶体管t5导通。此时，第二控制信号ctswr为低电平，第二晶体管t2导通，将第二数据信号ctdr的低电平传输至第一源信号线sl1。第五晶体管t5将第一源信号线sl1的低电平信号传输至数据线002，从而将低电平信号写入位于第一行的第二颜色子像素r，使第二颜色子像素r保持亮态。

在第一间隙区间marg1，第二分路控制信号mux2变为高电平，第五晶体管t5截止，寄生电容将数据线002上的信号稳定在低电平。第一控制信号ctswb变为低电平，第一晶体管t1导通，将第一数据信号ctdb的高电平传输至第一源信号线sl1，第一源信号线sl1传输的信号由低电平转变为高电平。此时，第二控制信号ctswr为高电平，第二晶体管t2截止。

在第二阶段s2，即在栅极扫描信号gout1开启过程中的后半部分，第一分路控制信号mux1为低电平，第四晶体管t4导通，将第一源信号线sl1的高电平信号传输至数据线001，从而将高电平信号写入位于第一行的第一颜色子像素b，使第一颜色子像素b保持暗态。

在第二间隙区间marg2，栅极扫描信号gout1变为高电平，第一行扫描结束。第二控制信号ctswr变为低电平，第二晶体管t2导通，将第二数据信号ctdr的低电平传输至第一源信号线sl1，第一源信号线sl1传输的信号由高电平转变为低电平。此时，第一控制信号ctswb为高电平，第一晶体管t1截止。

在第三阶段s3，即在栅极扫描信号gout2开启过程中的前半部分，第一分路控制信号mux1为低电平，第四晶体管t4保持导通，将第一源信号线sl1的低电平信号传输至数据线001，从而将低电平信号写入位于第二行的第二颜色子像素r，使第二颜色子像素r保持亮态。

在第三间隙区间marg3，第一分路控制信号mux1变为高电平，第四晶体管t4截止，寄生电容将数据线001上的信号稳定在低电平。第一控制信号ctswb变为低电平，第一晶体管t1导通，将第一数据信号ctdb的高电平传输至第一源信号线sl1，第一源信号线sl1传输的信号由低电平转变为高电平。此时，第二控制信号ctswr为高电平，第二晶体管t2截止。

后续过程与前述的各个过程类似，以此类推，不再赘述。

需要注意的是，在栅极扫描信号gout2开启时，数据线002由于寄生电容保持在低电平，该低电平信号在栅极扫描信号gout2刚刚开启时会写入位于第二行的第一颜色子像素b。经过第三间隙区间marg3之后，第二分路控制信号mux2变为低电平，第五晶体管t5导通，将高电平信号写入该第一颜色子像素b。由于在通常的像素电路中，在栅极扫描信号gout2开启过程中，即在数据写入过程中，对应行的子像素并不发光，当栅极扫描信号gout2关闭后，对应行的子像素才依据其栅极的电压表现相应的亮度。因此，尽管该第一颜色子像素b对应的驱动晶体管的栅极有短暂的低电位，但不会使该第一颜色子像素b被点亮。

对于奇数行栅极扫描信号开启过程中的前半部分，第二分路控制信号mux2为低电平，使得第五晶体管t5导通，将第一源信号线sl1上的信号写入位于奇数行的第二颜色子像素r。在将信号写入位于奇数行的第二颜色子像素r之前，在第二控制信号ctswr和第二数据信号ctdr的配合下，第一源信号线sl1上的信号已经完成了电压转变。

对于奇数行栅极扫描信号开启过程中的后半部分，第一分路控制信号mux1为低电平，使得第四晶体管t4导通，将第一源信号线sl1上的信号写入位于奇数行的第一颜色子像素b。在将信号写入位于奇数行的第一颜色子像素b之前，在第一控制信号ctswb和第一数据信号ctdb的配合下，第一源信号线sl1上的信号已经在第一间隙区间marg1期间完成了电压转变。

对于偶数行栅极扫描信号开启过程中的前半部分，第一分路控制信号mux1为低电平，使得第四晶体管t4导通，将第一源信号线sl1上的信号写入位于偶数行的第二颜色子像素r。在将信号写入位于偶数行的第二颜色子像素r之前，在第二控制信号ctswr和第二数据信号ctdr的配合下，第一源信号线sl1上的信号已经在第二间隙区间marg2期间完成了电压转变。

对于偶数行栅极扫描信号开启过程中的后半部分，第二分路控制信号mux2为低电平，使得第五晶体管t5导通，将第一源信号线sl1上的信号写入位于偶数行的第一颜色子像素b。在将信号写入位于偶数行的第一颜色子像素b之前，在第一控制信号ctswb和第一数据信号ctdb的配合下，第一源信号线sl1上的信号已经完成了电压转变。

第一分路控制信号mux1的低电平时间与奇数行栅极扫描信号的后半部分重合，并且与下一行(偶数行)栅极扫描信号的前半部分重合。第二分路控制信号mux2的低电平时间与偶数行栅极扫描信号的后半部分重合，并且与下一行(奇数行)栅极扫描信号的前半部分重合。

根据图5和图6以及上述描述可知，在显示单色红画面的情形下，写入到偶数列子像素的信号为恒定直流信号，写入到奇数列子像素的信号以及对应的分路控制信号(例如第一分路控制信号mux1和第二分路控制信号mux2)的切换频率比图2所示的常规信号降低了一倍。例如，如图5所示，在同一列子像素中，虚线框内的相邻的第一颜色子像素b和第二颜色子像素r使用第一分路控制信号mux1的同一个开启时段或第二分路控制信号mux2的同一个开启时段进行数据写入，从而减少了分路控制信号的开关状态切换次数(即高电平和低电平的切换次数)，降低了分路控制信号的切换频率。并且，第一间隙区间marg1、第二间隙区间marg2和第三间隙区间marg3较大，使得各个信号有充分的时间进行电压转变，从而降低了单元检测过程中信号调整的难度，在频率不变(例如栅极扫描信号频率不变)的前提下延长子像素的信号写入时间，提高了单元检测时的画面稳定性。

需要说明的是，本公开的实施例中，可以采用信号施加电路10向像素阵列300中的子像素写入任意的数据信号，以显示多种画面，例如单色画面、多色画面等，而不限于显示单色红画面。例如，在需要显示单色蓝画面时，可以将第一分路控制信号mux1和第二分路控制信号mux2平移半个周期，并改变相应的第一数据信号ctdb和第二数据信号ctdr的电压即可。

图7为本公开一些实施例提供的另一种显示面板的信号施加电路的一种具体实现示例的电路图。除了第一分路子电路210和第二分路子电路220的实现方式不同外，该信号施加电路20与图5所示的信号施加电路10基本相同。

在该实施例中，第一分路子电路210可以实现为第八晶体管t8和第九晶体管t9，第二分路子电路220可以实现为第十晶体管t10和第十一晶体管t11。第八晶体管t8的栅极、第九晶体管t9的栅极、第十晶体管t10的栅极和第十一晶体管t11的栅极均连接到分路控制信号端muxn以接收分路控制信号。第八晶体管t8和第九晶体管t9的类型不同，例如，第八晶体管t8为p型晶体管，第九晶体管t9为n型晶体管。第十晶体管t10和第十一晶体管t11的类型不同，例如，第十晶体管t10为p型晶体管，第十一晶体管t11为n型晶体管。

图8为图7所示的信号施加电路的信号时序图。例如，如图8所示，分路控制信号muxn为方波信号。当分路控制信号muxn为低电平时，第八晶体管t8和第十晶体管t10导通，第九晶体管t9和第十一晶体管t11截止。当分路控制信号muxn为高电平时，第九晶体管t9和第十一晶体管t11导通，第八晶体管t8和第十晶体管t10截止。因此，在一个分路控制信号muxn的控制下，第一源信号线sl1中的信号可以被分别传输至数据线001或002，第二源信号线sl2中的信号可以被分别传输至数据线003或004，由此可以实现与图5所示的信号施加电路10相同的功能。该信号施加电路20的分路控制信号muxn的数量为一个，因此信号简单，易于实现。

在该实施例中，如图7所示，该显示面板还包括至少一个栅极驱动电路400。栅极驱动电路400配置为提供多个栅极扫描信号以对像素阵列300进行行扫描。图7中仅示出了4个栅极扫描信号gout1-gout4，但是应当理解，栅极扫描信号的数量不限于此。例如，栅极驱动电路400可以采用通常的多个移位寄存器单元级联的形式，以输出一组移位信号作为栅极扫描信号。例如，栅极驱动电路400可以设置在显示面板的阵列基板上以构成goa电路。当然，本公开的实施例不限于此，栅极驱动电路400也可以设置在阵列基板之外，例如通过柔性电路板等与阵列基板上的扫描线连接，从而对像素阵列300进行行扫描。

例如，当采用该栅极驱动电路400驱动像素阵列300时，可以将该栅极驱动电路400设置于显示面板的一侧。当然，还可以分别在显示面板的两侧设置该栅极驱动电路400，以实现双边驱动。例如，可以在显示面板的一侧设置栅极驱动电路400以用于驱动奇数行扫描线，而在显示面板的另一侧设置栅极驱动电路400以用于驱动偶数行扫描线。

需要说明的是，本公开的一些实施例提供的显示面板可以为oled显示面板或液晶显示面板，也可以为其他任意类型的显示面板，本公开的实施例对此不作限制。

本公开至少一实施例还提供一种显示装置，包括本公开任一实施例所述的显示面板。该显示装置可以简化信号，降低单元检测过程中信号调整的难度，并且在频率不变(例如栅极扫描信号频率不变)的前提下延长子像素的信号写入时间，提高了单元检测时的画面稳定性。

图9为本公开一些实施例提供的一种显示装置的示意框图。如图9所示，显示装置30包括显示面板40，显示面板40为本公开任一实施例所述的显示面板，显示面板40例如包括信号施加电路10/20。例如，显示装置30可以为液晶面板、液晶电视、显示器、oled面板、oled电视、电子纸显示装置、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开的实施例对此不作限制。显示装置30的技术效果可以参考上述实施例中关于信号施加电路10/20的相应描述，这里不再赘述。

例如，在一个示例中，显示装置30包括显示面板40、栅极驱动器3010、定时控制器3020和数据驱动器3030。显示面板40包括根据多条扫描线gl和多条数据线dl交叉限定的多个像素单元p；栅极驱动器3010用于驱动多条扫描线gl；数据驱动器3030用于驱动多条数据线dl；定时控制器3020用于处理从显示装置30外部输入的图像数据rgb，向数据驱动器3030提供处理的图像数据rgb以及向栅极驱动器3010和数据驱动器3030输出扫描控制信号gcs和数据控制信号dcs，以对栅极驱动器3010和数据驱动器3030进行控制。

例如，栅极驱动器3010与多条扫描线gl对应连接。多条扫描线gl与排列为多行的像素单元p对应连接。栅极驱动器3010依序输出栅极扫描信号到多条扫描线gl，以使显示面板40中的多行像素单元p实现逐行扫描。例如，栅极驱动器3010可以实现为半导体芯片，也可以集成在显示面板40中以构成goa电路。

例如，数据驱动器3030使用参考伽玛电压根据源自定时控制器3020的多个数据控制信号dcs将从定时控制器3020输入的数字图像数据rgb转换成数据信号。数据驱动器3030向多条数据线dl提供转换的数据信号。例如，数据驱动器3030可以实现为半导体芯片。

例如，定时控制器3020对外部输入的图像数据rgb进行处理以匹配显示面板40的大小和分辨率，然后向数据驱动器3030提供处理后的图像数据。定时控制器3020使用从显示装置30外部输入的同步信号(例如点时钟dclk、数据使能信号de、水平同步信号hsync以及垂直同步信号vsync)产生多条扫描控制信号gcs和多条数据控制信号dcs。定时控制器3020分别向栅极驱动器3010和数据驱动器3030提供产生的扫描控制信号gcs和数据控制信号dcs，以用于栅极驱动器3010和数据驱动器3030的控制。

该显示装置30还可以包括其他部件，例如信号解码电路、电压转换电路等，这些部件例如可以采用已有的常规部件，这里不再详述。

本公开至少一实施例还提供一种显示面板的驱动方法，可以用于驱动本公开任一实施例所述的显示面板。利用该驱动方法，可以简化信号，降低单元检测过程中信号调整的难度，并且在频率不变(例如栅极扫描信号频率不变)的前提下延长子像素的信号写入时间，提高了单元检测时的画面稳定性。

例如，在一个示例中，该显示面板的驱动方法包括如下操作：

提供第一控制信号、第二控制信号、第一数据信号和第二数据信号，使得第一输入子电路110响应于第一控制信号和第二控制信号将第一数据信号和第二数据信号分别在不同的时刻传输至第一分路子电路210，提供分路控制信号，使得第一分路子电路210响应于分路控制信号将来自第一输入子电路110的第一数据信号或第二数据信号传输至第一输出端ot1，或者，使得第一分路子电路210响应于分路控制信号将来自第一输入子电路110的第一数据信号或第二数据信号传输至第二输出端ot2，提供栅极扫描信号，使得第一数据信号被写入第一颜色子像素b，使得第二数据信号被写入第二颜色子像素r；

提供第三控制信号和第三数据信号，使得第二输入子电路120响应于第三控制信号将第三数据信号传输至第二分路子电路220，第二分路子电路220响应于分路控制信号将来自第二输入子电路120的第三数据信号传输至第三输出端ot3或第四输出端ot4，在栅极扫描信号的控制下，第三数据信号被写入第三颜色子像素g。

例如，在一个示例中，分路控制信号包括第一分路控制信号和第二分路控制信号，第一分路控制信号和第二分路控制信号的波形相同且相位不同，例如如图6中所示的第一分路控制信号mux1和第二分路控制信号mux2的波形。

例如，栅极扫描信号的有效脉宽区间包括第一子区间、第二子区间和第三子区间。例如，如图6所示，第一子区间为第一阶段s1，第二子区间为第一间隙区间marg1，第三子区间为第二阶段s2。

与第一子区间对应的第一分路控制信号mux1为第一分路子电路210和第二分路子电路220的无效电平，与第一子区间对应的第二分路控制信号mux2为第一分路子电路210和第二分路子电路220的有效电平。

与第二子区间对应的第一分路控制信号mux1为第一分路子电路210和第二分路子电路220的无效电平，与第二子区间对应的第二分路控制信号mux2为第一分路子电路210和第二分路子电路220的无效电平。

与第三子区间对应的第一分路控制信号mux1为第一分路子电路210和第二分路子电路220的有效电平，与第三子区间对应的第二分路控制信号mux2为第一分路子电路210和第二分路子电路220的无效电平。

通过这种方式，可以在栅极扫描信号的有效脉宽区间内，使同一行子像素中的第一颜色子像素b和第二颜色子像素r分别被写入相应的数据信号，以完成该行子像素的数据写入。并且，由于具有第二子区间，源信号线上的电压可以完全转变，以确保正确地写入数据。

例如，提供给显示面板的像素阵列300的相邻行子像素的栅极扫描信号的有效脉宽区间彼此之间有间隙区间。如图6所示，栅极扫描信号gout1和gout2之间具有第二间隙区间marg2，因此可以使源信号线上的电压完全转变，以确保正确地写入数据。

需要说明的是，关于该驱动方法的详细描述以及技术效果可以参考本公开的实施例中对于信号施加电路10/20的相应描述，这里不再赘述。

有以下几点需要说明：

(1)本公开实施例附图只涉及到本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。