级和具有级的扫描驱动器的制作方法

级和具有级的扫描驱动器
[0001]
相关申请的交叉引用
[0002]
本申请要求于2019年8月22日提交的韩国专利申请第10-2019-0103009号的优先权和权益，该韩国专利申请出于所有目的通过引用并入本文，如同在本文中全面阐述一样。
技术领域
[0003]
本发明的示例性实施方式总体上涉及级和具有级的扫描驱动器。


背景技术：

[0004]
显示装置通常包括包含有多个像素的像素单元、扫描驱动器、数据驱动器、时序控制器和类似物。扫描驱动器包括与扫描线连接的级，并且该级与来自时序控制器的信号对应地将扫描信号供给到与该级连接的扫描线。
[0005]
近年来，显示装置通常执行驱动，而该驱动通过感测包括在像素电路中的驱动晶体管的阈值电压或迁移率来补偿位于像素电路外部的驱动晶体管的劣化或特性变化。为此，扫描驱动器可配置成进一步通过感测线来供给感测信号。
[0006]
此时，扫描驱动器通过控制设置在级中的晶体管的导通/关断来控制扫描信号和感测信号的输出，以对特定节点的电压进行充电或放电。晶体管中的一些被设置为配置用于节点电压的控制的反相器，并且为了操作为反相器的多个晶体管中的一些需要始终被保持在导通状态。
[0007]
当在显示装置的驱动期间特定晶体管始终保持在导通状态时，恒定电流可在外围晶体管中流动，并且对应的晶体管的特性可能劣化。
[0008]
在本背景技术部分中公开的上述信息仅用于理解本发明概念的背景，并因此，其可能包含不构成现有技术的信息。


技术实现要素：

[0009]
根据本发明的示例性实施方式构建的装置能够提供不包括反相器的级和包括级的扫描驱动器。
[0010]
根据本发明的示例性实施方式构建的装置还能够提供不包括虚设电路并且具有减少数量的晶体管和电容器的级和包括级的扫描驱动器。
[0011]
本发明概念的额外的特征将在下面的描述中阐述，并且部分地将通过该描述而显而易见，或者可通过实践本发明概念而习得。
[0012]
根据本发明概念的实施方式的级可将扫描信号输出到扫描线并且将感测信号输出到感测线。级可包括第一控制器、第二控制器、第一输出缓冲器、第二输出缓冲器和第三输出缓冲器，其中，第一控制器配置成基于第一控制信号至第三控制信号以及级和与级连接的另一级的进位信号来控制感测节点的电压和驱动节点的电压，第二控制器配置成基于第一进位时钟信号、驱动节点的电压和第三控制信号来控制反相驱动节点的电压，第一输出缓冲器配置成与驱动节点和反相驱动节点的电压对应地输出第二进位时钟信号或第二
低电位电力作为级的进位信号，第二输出缓冲器配置成与驱动节点的电压和反相驱动节点的电压对应地输出扫描时钟信号或第一低电位电力作为扫描信号，并且第三输出缓冲器配置成与驱动节点和反相驱动节点的电压对应地输出感测时钟信号或第一低电位电力作为感测信号。
[0013]
根据实施方式，第一控制器可包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第六晶体管、第八晶体管和第一电容器，其中，第一晶体管连接在接收扫描起始信号或与级连接的前一级的进位信号的第一输入端子与驱动节点之间并且具有与第一输入端子连接的栅电极，第二晶体管和第三晶体管串联连接在接收高电位电力的第三电力输入端子与驱动节点之间并且分别具有与感测节点连接的栅电极和接收第二控制信号的第二控制信号输入端子连接的栅电极，第四晶体管连接在接收第二低电位电力的第二电力输入端子与驱动节点之间并且具有与接收第三控制信号的第三控制信号输入端子连接的栅电极，第六晶体管连接在输出级的进位信号的第一输出端子与感测节点之间并且具有与接收第一控制信号的第一控制信号输入端子连接的栅电极，第八晶体管连接在驱动节点与接收第二低电位电力的第二电力输入端子之间并且具有接收与级连接的下一级的进位信号的栅电极，并且第一电容器连接在第三电力输入端子与感测节点之间。
[0014]
根据实施方式，当扫描起始信号或前一级的进位信号输入时，第一晶体管可被导通以将扫描起始信号或前一级的进位信号传输到驱动节点，并且驱动节点可通过扫描起始信号或前一级的进位信号而设置为栅极导通电压。
[0015]
根据实施方式，当第三控制信号输入时，第四晶体管可被导通以将第二低电位电力传输到驱动节点，并且驱动节点可通过第二低电位电力而设置为栅极关断电压。
[0016]
根据实施方式，当在一帧的驱动时段期间输入第一控制信号时，第六晶体管可被导通以将级的进位信号传输到感测节点，感测节点可通过级的进位信号而设置为栅极导通电压，并且第二晶体管可随着感测节点设置为栅极导通电压而被导通。
[0017]
根据实施方式，当在一帧的感测时段期间输入第二控制信号时，第三晶体管可被导通以将通过第二晶体管传输的高电位电力传输到驱动节点，并且驱动节点可通过高电位电力而设置为栅极导通电压。
[0018]
根据实施方式，当在一帧的驱动时段期间输入下一级的进位信号时，第八晶体管可被导通以将第二低电位电力传输到驱动节点，并且驱动节点可通过第二低电位电力而设置为栅极关断电压。
[0019]
根据实施方式，第一晶体管可包括第1_1晶体管和第1_2晶体管，其中，第1_1晶体管和第1_2晶体管串联连接在第一输入端子与驱动节点之间并且各自具有与第一输入端子连接的栅电极，第三晶体管可包括第3_1晶体管和第3_2晶体管，其中，第3_1晶体管和第3_2晶体管串联连接在第二晶体管与驱动节点之间并且各自具有与第二控制信号输入端子连接的栅电极，第四晶体管可包括第4_1晶体管和第4_2晶体管，其中，第4_1晶体管和第4_2晶体管串联连接在第二电力输入端子与驱动节点之间并且各自具有与第三控制信号输入端子连接的栅电极，第六晶体管可包括第6_1晶体管和第6_2晶体管，其中，第6_1晶体管和第6_2晶体管串联连接在第一输出端子与感测节点之间并且各自具有与第一控制信号输入端子连接的栅电极，并且第八晶体管可包括第8_1晶体管和第8_2晶体管，其中，第8_1晶体管和第8_2晶体管串联连接在驱动节点与第二电力输入端子之间并且各自具有接收下一级的
进位信号的栅电极。
[0020]
根据实施方式，第一控制器可包括第五晶体管和第七晶体管，其中，第五晶体管连接在第6_1晶体管和第6_2晶体管的公共节点与第三电力输入端子之间并且具有与感测节点连接的栅电极，并且第七晶体管具有与第三电力输入端子连接的一个电极、与第1_1晶体管和第1_2晶体管的公共节点、第3_1晶体管和第3_2晶体管的公共节点、第4_1晶体管和第4_2晶体管的公共节点和第8_1晶体管和第8_2晶体管的公共节点连接的另一电极以及与驱动节点连接的栅电极。
[0021]
根据实施方式，第二控制器可包括第九晶体管、第十一晶体管和第十二晶体管，其中，第九晶体管连接在接收第一进位时钟信号的第一进位时钟输入端子与反相驱动节点之间并且具有与驱动节点连接的栅电极，第十一晶体管连接在反相驱动节点与接收高电位电力的第三电力输入端子之间并且具有与接收第三控制信号的第三控制信号输入端子连接的栅电极，并且第十二晶体管连接在反相驱动节点与第三电力输入端子之间并且具有与第一进位时钟输入端子连接的栅电极。
[0022]
根据实施方式，当驱动节点设置为栅极导通电压时，第九晶体管可被导通以将第一进位时钟信号传输到反相驱动节点。
[0023]
根据实施方式，当第三控制信号输入时，第十一晶体管可被导通以将高电位电力传输到反相驱动节点，并且反相驱动节点可设置为高电位电力的栅极导通电压。
[0024]
根据实施方式，当第一进位时钟信号输入时，第十二晶体管可被导通以将高电位电力传输到反相驱动节点，并且反相驱动节点可设置为高电位电力的栅极导通电压。
[0025]
根据实施方式，第九晶体管可包括第9_1晶体管和第9_2晶体管，其中，第9_1晶体管和第9_2晶体管串联连接在第一进位时钟输入端子与反相驱动节点之间并且各自具有与驱动节点连接的栅电极，并且级还可包括第十晶体管，其中，第十晶体管连接在第9_1晶体管和第9_2晶体管的公共节点与第三电力输入端子之间并且具有与反相驱动节点连接的栅电极。
[0026]
根据实施方式，级还可包括第三控制器，其中，第三控制器配置成当在反相驱动节点设置为栅极导通电压期间输入第二进位时钟信号时将第二低电位电力传输到驱动节点。
[0027]
根据实施方式，第三控制器可包括第十九晶体管和第二十晶体管，其中，第十九晶体管和第二十晶体管串联连接在驱动节点与输出级的进位信号的第一输出端子之间并且分别具有与接收第二进位时钟信号的第二进位时钟输入端子连接的栅电极和与反相驱动节点连接的栅电极。
[0028]
根据实施方式，第三控制器可包括第十九晶体管和第二十晶体管，其中，第十九晶体管和第二十晶体管串联连接在驱动节点与接收第二低电位电力的第二电力输入端子之间并且分别具有与接收第二进位时钟信号的第二进位时钟输入端子连接的栅电极和与反相驱动节点连接的栅电极。
[0029]
根据本发明概念的实施方式的扫描驱动器可包括多个级，而多个级各自将扫描信号输出到扫描线并且将感测信号输出到感测线。多个级中的每个可包括第一控制器、第二控制器、第一输出缓冲器、第二输出缓冲器和第三输出缓冲器，其中，第一控制器配置成基于第一控制信号至第三控制信号以及级和与级连接的另一级的进位信号来控制感测节点的电压和驱动节点的电压，第二控制器配置成基于第一进位时钟信号、驱动节点的电压和
第三控制信号来控制反相驱动节点的电压，第一输出缓冲器配置成与驱动节点和反相驱动节点的电压对应地输出第二进位时钟信号或第二低电位电力作为级的进位信号，第二输出缓冲器配置成与驱动节点和反相驱动节点的电压对应地输出扫描时钟信号或第一低电位电力作为扫描信号，并且第三输出缓冲器配置成与驱动节点和反相驱动节点的电压对应地输出感测时钟信号或第一低电位电力作为感测信号。
[0030]
根据实施方式，第一控制器可包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第六晶体管、第八晶体管和第一电容器，其中，第一晶体管连接在接收扫描起始信号或与级连接的前一级的进位信号的第一输入端子与驱动节点之间并且具有与第一输入端子连接的栅电极，第二晶体管和第三晶体管串联连接在接收高电位电力的第三电力输入端子与驱动节点之间并且分别具有与感测节点连接的栅电极和与接收第二控制信号的第二控制信号输入端子连接的栅电极，第四晶体管连接在接收第二低电位电力的第二电力输入端子与驱动节点之间并且具有与接收第三控制信号的第三控制信号输入端子连接的栅电极，第六晶体管连接在输出级的进位信号的第一输出端子与感测节点之间并且具有与接收第一控制信号的第一控制信号输入端子连接的栅电极，第八晶体管连接在驱动节点与接收第二低电位电力的第二电力输入端子之间并且具有接收与级连接的下一级的进位信号的栅电极，并且第一电容器连接在第三电力输入端子与感测节点之间。
[0031]
根据实施方式，第二控制器可包括第九晶体管、第十一晶体管和第十二晶体管，其中，第九晶体管连接在接收第一进位时钟信号的第一进位时钟输入端子与反相驱动节点之间并且具有与驱动节点连接的栅电极，第十一晶体管连接在反相驱动节点与接收高电位电力的第三电力输入端子之间并且具有与接收第三控制信号的第三控制信号输入端子连接的栅电极，并且第十二晶体管连接在反相驱动节点与第三电力输入端子之间并且具有与第一进位时钟输入端子连接的栅电极。
[0032]
根据本发明概念的实施方式的级和具有级的扫描驱动器不包括反相器，并因此，消除了需要始终保持在导通状态的晶体管。因此，可防止恒定电流的出现并且可降低功耗。
[0033]
另外，根据本发明概念的实施方式的级和具有级的扫描驱动器不需要在设置有反相器的电路中所需的虚设电路，从而提高了空间利用效率。
[0034]
另外，根据本发明概念的实施方式的级和具有级的扫描驱动器可通过使晶体管和电容器的数量最小化来减小尺寸和制造成本。
[0035]
应理解，前面的一般描述和下面的详细描述都是示例性和解释性的，并且旨在提供对所要求保护的本发明的进一步解释。
附图说明
[0036]
附图被包括以提供对本发明的进一步理解并且被并入并构成本说明书的一部分，附图示出了本发明的示例性实施方式并且与描述一同用于解释本发明概念。
[0037]
图1是示出根据本发明概念的实施方式的显示装置的框图。
[0038]
图2是示出包括在图1的显示装置中的像素的实例的电路图。
[0039]
图3是示出图2中所示的像素的驱动方法的时序图。
[0040]
图4是示意性地示出图1中所示的扫描驱动器的配置的图。
[0041]
图5是示意性地示出图4中所示的级的配置的图。
[0042]
图6是根据图5中所示级的实施方式的电路图。
[0043]
图7是示出vgs-ids曲线的曲线图。
[0044]
图8是示出图6中所示的级的驱动方法的时序图。
[0045]
图9是根据图5中所示的级的另一实施方式的电路图。
[0046]
图10是示出图9中所示的级的驱动方法的时序图。
[0047]
图11是根据图5中所示的级的另一实施方式的电路图。
[0048]
图12是根据图5中所示的级的又一实施方式的电路图。
具体实施方式
[0049]
在下面的描述中，为了解释的目的，阐述了许多具体细节以提供对本发明的各种示例性实施方式或实现方式的透彻理解。如本文中所使用的，“实施方式”和“实现方式”为可互换的词，它们是采用本文中所公开的本发明概念中的一种或多种的装置或方法的非限制性实例。然而，显而易见的是，各种示例性实施方式可在没有具体细节的情况下或者在一个或多个等同布置的情况下实践。在其它实例中，公知的结构和装置以框图形式示出以避免不必要地混淆各种示例性实施方式。另外，各种示例性实施方式可为不同的，但不必是排他的。例如，在不背离本发明概念的情况下，示例性实施方式的特定形状、配置和特性可使用或实现在另一示例性实施方式中。
[0050]
除非另有说明，否则所示的示例性实施方式应被理解为提供能够在实践中实现本发明概念的一些方式的不同细节的示例性特征。因此，除非另有说明，否则各种实施方式的特征、部件、模块、层、膜、面板、区域和/或方面等(在下文中单独称为或统称为“元件”)可在不背离本发明概念的情况下以其它方式组合、分离、互换和/或重新布置。
[0051]
在附图中，出于清楚和/或描述的目的，元件的尺寸和相对尺寸可被夸大。当示例性实施方式可以不同方式实现时，具体工艺顺序可与所描述的顺序不同地执行。例如，两个连续描述的工艺可基本上同时进行或者以与描述的顺序相反的顺序进行。此外，相似的附图标记表示相似的元件。
[0052]
当元件被称为“连接到”或“联接到”另一元件时，该元件可直接连接到或联接到另一元件，或者可存在有中间元件。然而，当元件被称为“直接连接到”或“直接联接到”另一元件时，则不存在中间元件。为了这种公开的目的，“x、y和z中的至少一个”和“选自由x、y和z构成的集群中的至少一个”可被解释为仅x、仅y、仅z或x、y和z中的两个或更多个的任何组合，例如xyz、xyy、yz和zz。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。
[0053]
虽然术语“第一”、“第二”等可在本文中用于描述各种类型的元件，但是这些部件不应受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件可被称为第二元件。
[0054]
空间相对术语诸如“之下”、“下方”、“下”、“上方”、“上”、“越过”、“更高”、“侧”(例如，如在“侧壁”中)等可在本文中出于描述性目的使用，并因此，用以描述如图中所示的一个元件与另一个元件的关系。除了图中描绘的取向以外，空间相对术语还旨在涵盖装置在使用、操作和/或制造中的不同取向。例如，如果图中的装置被翻转，则被描述为在其它元件或特征“下方”或“之下”的元件将随后被取向为在其它元件或特征“上方”。因此，示例性术
语“下方”可包含上方和下方的取向这两者。此外，装置可以其它方式取向(例如，旋转90度或在其它取向处)，并且，就其本身而言，本文中使用的空间相对描述词被相应地解释。
[0055]
本文中所使用的术语是出于描述特定实施方式的目的，而不旨在限制。除非上下文另有明确说明，否则如本文所使用的单数形式“一”、“一个”和“该”也旨在包括复数形式。此外，当术语“包括”在本说明书中使用时，指示所陈述的特征、整数、步骤、操作、元件、部件和/或其集群的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其集群的存在或添加。还注意，如本文所使用的，术语“基本上”、“约”以及相似术语用作近似的术语而不是程度的术语，并且，就其本身而言，利用于考虑本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
[0056]
如本领域中的惯例，在功能块、单元和/或模块方面，在附图中示出并描述了一些示例性实施方式。本领域技术人员将理解，这些块、单元和/或模块通过电子(或光学)电路(诸如可使用基于半导体的制造技术或其它制造技术形成的逻辑电路、分立部件、微处理器、硬连线电路、存储器元件、布线连接等)物理地实现。在由微处理器或其它相似硬件实现的块、单元和/或模块的情况下，可使用软件(例如，微代码)对它们进行编程和控制，以执行本文中所讨论的各种功能，并且可选择性由固件和/或软件来驱动。还预期到每个块、单元和/或模块可由专用硬件实现，或者作为执行一些功能的专用硬件与处理器(例如，一个或多个编程的微处理器和相关联的电路)的组合来执行其它功能。而且，在不背离本发明概念的范围的情况下，一些示例性实施方式的每个块、单元和/或模块可在物理上分离成两个或更多个交互和分立的块、单元和/或模块。此外，在不背离本发明概念的范围的情况下，一些示例性实施方式的块、单元和/或模块可物理地组合成更复杂的块、单元和/或模块。
[0057]
除非另有限定，否则本文中所使用的所有术语(包括技术和科学术语)具有与本公开所属技术领域的普通技术人员通常理解的含义相同的含义。除非在本文中明确地这样限定，否则术语，诸如常用词典中限定的那些，应被解释为具有与它们在相关技术的上下文中的含义一致的含义，并且不应以理想化或过于正式的含义来解释。
[0058]
图1是示出根据本发明概念的实施方式的显示装置的框图。
[0059]
参照图1，根据本发明概念的实施方式的显示装置可包括具有多个像素px的显示单元100、扫描驱动器210、数据驱动器220、感测单元230和时序控制器240。
[0060]
时序控制器240可基于从外部输入的信号来生成扫描驱动控制信号和数据驱动控制信号。由时序控制器240生成的扫描驱动控制信号可供给到扫描驱动器210，并且数据驱动控制信号可供给到数据驱动器220。
[0061]
扫描驱动控制信号可包括多个时钟信号cr_clk1至cr_clk4、sc_clk1至sc_clk4和ss_clk1至ss_clk4以及扫描起始信号ssp。扫描起始信号ssp可控制第一扫描信号的输出时序。
[0062]
供给到扫描驱动器210的多个时钟信号cr_clk1至cr_clk4、sc_clk1至sc_clk4和ss_clk1至ss_clk4可包括第一进位时钟信号cr_clk1至第四进位时钟信号cr_clk4、第一扫描时钟信号sc_clk1至第四扫描时钟信号sc_clk4以及第一感测时钟信号ss_clk1至第四感测时钟信号ss_clk4。
[0063]
第一进位时钟信号cr_clk1至第四进位时钟信号cr_clk4可用于使扫描起始信号ssp移位并且输出移位后的扫描起始信号作为进位信号。第一扫描时钟信号sc_clk1至第四
扫描时钟信号sc_clk4可用于与扫描起始信号ssp对应地输出扫描信号。第一感测时钟信号ss_clk1至第四感测时钟信号ss_clk4可用于与扫描起始信号ssp对应地输出感测信号。在各种实施方式中，除了上述时钟信号cr_clk1至cr_clk4、sc_clk1至sc_clk4和ss_clk1至ss_clk4以外，时序控制器240还可提供驱动扫描驱动器210所需的各种时钟信号。
[0064]
数据驱动控制信号可包括源起始脉冲和时钟信号。源起始脉冲可控制数据的采样起始时间，并且时钟信号可用于控制采样操作。
[0065]
扫描驱动器210可与扫描驱动控制信号对应地输出扫描信号和感测信号。扫描驱动器210可将扫描信号供给到多个第一扫描线s11至s1n。扫描信号可顺序地或同步地施加到多个第一扫描线s11至s1n。
[0066]
扫描信号可为方波信号，且在该方波信号中，用于导通包括在像素px中的晶体管的栅极导通电压(例如，用于p型晶体管的低电平电压和用于n型晶体管的高电平电压)和用于关断包括在像素px中的晶体管的栅极关断电压(例如，用于p型晶体管的高电平电压和用于n型晶体管的低电平电压)重复。在下面的实施方式中，“施加栅极导通电压的信号”可表示为“供给信号”或“开始信号的供给”，并且“施加栅极关断电压的信号”可表示为“未供给信号”或“停止(或结束)信号的供给”。
[0067]
扫描驱动器210可与扫描驱动控制信号对应地输出感测信号。扫描驱动器210可将感测信号供给多个第二扫描线s21至s2n中的至少一个。感测信号可是方波信号，而在该方波信号中，用于导通包括在像素px中的晶体管的栅极导通电压(例如，用于p型晶体管的低电平电压和用于n型晶体管的高电平电压)和用于关断包括在像素px中的晶体管的栅极关断电压(例如，用于p型晶体管的高电平电压和用于n型晶体管的低电平电压)重复。
[0068]
数据驱动器220可与数据驱动控制信号对应地将数据信号供给到多个数据线d1至dm。供给到多个数据线d1至dm的数据信号可施加到由扫描信号选择的像素列的多个像素px。为此，数据驱动器220可将数据信号供给到多个数据线d1至dm以与扫描信号同步。
[0069]
数据驱动器220可在一帧中的驱动时段期间，将与从外部提供的图像数据对应的数据信号施加到多个数据线d1至dm。另外，数据驱动器220可在一帧中的感测时段期间，将感测电压施加到多个数据线d1至dm以感测像素px。根据各种实施方式，感测电压可为能够关断设置在像素px中的驱动晶体管的黑色灰度电压和/或能够导通驱动晶体管的基准电压，但是本发明概念不限于此。
[0070]
感测单元230可基于通过多个感测线s1至sm反馈的电流和/或电压来测量像素px的状态信息。此处，像素px可为供给有感测信号的像素列的像素px，而像素px的状态信息通过感测单元230来测量。
[0071]
劣化信息为设置在像素px中的驱动晶体管的特性，并且可包括驱动晶体管的阈值电压、迁移率信息和类似物。另外，劣化信息可包括关于设置在像素px中的发光元件的特性的信息。
[0072]
尽管在图1中感测单元230示为单独的配置，但是感测单元230可包括在诸如数据驱动器220或时序控制器240的另一个配置元件中。
[0073]
显示单元100可包括与多个数据线d1至dm、多个第一扫描线s11至s1n、多个第二扫描线s21至s2n和多个感测线s1至sm连接的多个像素px。多个第一扫描线s11至s1n可与像素px的电路结构对应地连接到像素px。
[0074]
像素px可从外部接收第一驱动电力elvdd和第二驱动电力elvss。第一驱动电力elvdd可设置为比第二驱动电力elvss的电压高的电压。在本发明概念的各种实施方式中，一帧的感测时段中的第一驱动电力elvdd的电压可设置为低于驱动时段中的电压。然而，本发明概念不限于此。
[0075]
当在驱动时段期间通过对应的第一扫描线供给扫描信号时，多个像素px中的每个可从对应的数据线接收数据信号。接收数据信号的像素px可与数据信号对应地控制从第一驱动电力elvdd通过发光元件(未示出)流向第二驱动电力elvss的电流量。此时，发光元件可生成与电流量对应的预定亮度的光。
[0076]
另外，当在感测时段期间通过对应的第二扫描线供给感测信号时，多个像素px中的每个可基于供给到对应的数据线的数据信号来将电流和/或电压输出到感测线。在感测时段期间供给到多个数据线d1至dm的数据信号可对应于用于感测像素px的感测电压。
[0077]
在下文中，将对图1中所示的像素px的电路结构和通过驱动像素px来显示图像的方法进行详细描述。
[0078]
图2是示出包括在图1的显示装置中的像素px的实例的电路图。为了方便，图2示出了与第i个第一扫描线s1i、第i个第二扫描线s2i、第j数据线dj和第j感测线sj连接的像素px。为了描述的便利，在下文中，第i个第一扫描线s1i称为第一扫描线s1i，第i个第二扫描线s2i称为第二扫描线s2i，第j数据线dj称为数据线dj，并且第j感测线sj称为感测线sj。
[0079]
参照图2，像素px可包括有机发光二极管oled和用于控制供给到有机发光二极管oled的电流量的像素电路pxc。
[0080]
有机发光二极管oled的阳极连接到像素电路pxc，并且阴极连接到第二驱动电力elvss。有机发光二极管oled与从像素电路pxc供给的电流对应地生成预定亮度的光。
[0081]
像素电路pxc与通过数据线dj供给的数据信号对应地将预定电流供给到有机发光二极管oled。为此，像素电路pxc包括第一晶体管m1至第三晶体管m3和存储电容器cst。
[0082]
第一晶体管m1(驱动晶体管)的第一电极连接到第一驱动电力elvdd，并且第二电极连接到有机发光二极管oled的阳极。第一晶体管m1的栅电极连接到第一节点n1。第一晶体管m1与施加到栅电极(即，第一节点n1)的电压对应地控制供给到有机发光二极管oled的电流量。
[0083]
第二晶体管m2(开关晶体管)的第一电极连接到数据线dj，并且第二电极连接到第一节点n1。第二晶体管m2的栅电极连接到第一扫描线s1i。当扫描信号供给到第一扫描线s1i时，第二晶体管m2被导通以将数据线dj和第一节点n1彼此电连接。
[0084]
第三晶体管m3(感测晶体管)的第一电极连接到有机发光二极管oled的阳极，并且第二电极连接到感测线sj。第三晶体管m3的栅电极连接到第二扫描线s2i。当感测信号供给到第二扫描线s2i时，第三晶体管m3被导通以将感测线sj和有机发光二极管oled彼此电连接。
[0085]
存储电容器cst连接在第一节点n1与有机发光二极管oled的阳极之间。存储电容器cst存储与通过数据线dj供给的数据信号对应的电压。
[0086]
在本发明概念的各种实施方式中，像素电路pxc不限于以上。例如，在另一实施方式中，有机发光二极管oled可布置在第一驱动电力elvdd与第一晶体管m1之间。在其它各种实施方式中，像素电路pxc的结构可被不同地改变为包括用于感测第一晶体管m1和有机发
光二极管oled的特性的第三晶体管m3。
[0087]
另外，图2示出了配置像素电路pxc的第一晶体管m1至第三晶体管m3为n型晶体管的实例。此处，第一晶体管m1至第三晶体管m3中的至少一个可设置为氧化物半导体薄膜晶体管，而氧化物半导体薄膜晶体管包括由氧化物半导体配置的有源层。另外，第一晶体管m1至第三晶体管m3中的至少一个可设置为ltps薄膜晶体管，而ltps薄膜晶体管包括由多晶硅配置的有源层。然而，本发明概念不限于此。即，在其它实施方式中，配置像素电路pxc的晶体管中的至少一些或全部可由p型晶体管配置。
[0088]
图3是示出图2中所示的像素px的驱动方法的时序图。图3示出了在一帧时段1frame期间供给到图2的像素px的驱动波形的实施方式。在图3的实施方式中，像素px可为在设置在显示装置中的像素px之中选择为在感测时段sp期间接收感测信号的像素列的像素px。
[0089]
参照图3，一帧时段1frame可包括驱动时段dp和垂直消隐时段vbp。
[0090]
在驱动时段dp的第一时段t1期间，扫描信号施加到第一扫描线s1i，并且感测信号施加到第二扫描线s2i。然后，第二晶体管m2和第三晶体管m3被导通。
[0091]
另外，在第一时段t1期间，与图像数据的灰度对应的数据信号data施加到数据线dj。数据信号data通过第二晶体管m2供给到第一节点n1(即，存储电容器cst的一个电极)。存储电容器cst可存储与数据信号data对应的电压。
[0092]
在实施方式中，初始化电源的电压可在第一时段t1期间提供给感测线sj。初始化电源通过第三晶体管m3供给到存储电容器cst的另一电极。然后，存储电容器cst可存储与数据信号data和初始化电源之间的差异对应的电压。
[0093]
在实施方式中，初始化电源可与有机发光二极管oled的劣化对应地设置。当在第一时段t1期间初始化电源供给到像素px时，存储电容器cst所需的电压可在不受有机发光二极管oled的劣化的影响的情况下被充电。
[0094]
此后，第一晶体管m1将与存储在存储电容器cst中的电压对应的电流供给到有机发光二极管oled，并且有机发光二极管oled可根据所供给的电流以预定的亮度发射光。
[0095]
垂直消隐时段vbp可包括感测时段sp。当显示装置的操作电源被关断或导通时，感测时段sp可被激活以包括在垂直消隐时段vbp中。即，在显示装置的操作电源被导通或关断的待机时间期间，感测时段sp可被激活。然而，本发明概念不限于此，并且感测时段sp可通过常规帧时段或用户设置来在任何帧中被激活。
[0096]
在感测时段sp的第二时段t2期间，扫描信号施加到第一扫描线s1i，并因此第二晶体管m2被导通。感测信号施加到第二扫描线s2i，并因此第三晶体管m3被导通。另外，在第二时段t2期间，用于像素感测的感测电压sdata可施加到数据线dj。
[0097]
在实施方式中，黑色灰度电压可被施加为感测电压sdata。当第一晶体管m1由黑色灰度电压关断时，电压与第一晶体管m1的迁移率对应地被施加到感测线sj。因此，第一晶体管m1的迁移率可通过测量感测线sj的电流和/或电压来测量。
[0098]
在实施方式中，可施加预设为感测电压sdata的基准电压。基准电压可设置为可使第一晶体管m1导通的电压。当第一晶体管m1被基准电压导通时，与基准电压对应的电流从第一晶体管m1通过第三晶体管m3供给到感测线sj。感测线sj的电压可通过供给到感测线sj的电流而增加。感测线sj的电压可为从基准电压减去第一晶体管m1的阈值电压而获得的电
压。即，感测线sj的电压可根据第一晶体管m1的阈值电压来确定，并且第一晶体管m1的阈值电压可通过测量感测线sj的电流和/或电压来测量。
[0099]
在感测时段sp的第三时段t3期间，扫描信号未施加到第一扫描线s1i，并因此第二晶体管m2被关断。在第三时段t3期间，可通过感测线sj施加预定电流。施加到感测线sj的电流通过导通状态的第三晶体管m3供给到有机发光二极管oled，并且电压施加到有机发光二极管oled的阳极。oled的电阻值可与劣化对应地改变。因此，与感测电流对应地施加到有机发光二极管oled的阳极的电压可包括有机发光二极管oled的劣化信息。有机发光二极管oled的阳极的电压可用作对施加到感测线sj的电流的反馈，并且有机发光二极管oled的劣化程度可通过测量感测线sj的电压和/或电流来测量。
[0100]
在各种实施方式中，在感测时段sp的第三时段t3之后，可提供时段来初始化第一节点n1的电压和/或有机发光二极管oled的阳极的电压或者将第一节点n1的电压和/或有机发光二极管oled的阳极的电压重置为在感测时段sp之前设置的电压。
[0101]
如上所述测量的像素px的状态信息可传输到图1中所示的时序控制器240和/或数据驱动器220，并且可用于校正数据信号data。
[0102]
在下文中，将对如上所述通过第一扫描线s1i供给扫描信号并且通过第二扫描线s2i供给感测信号以驱动像素px的扫描驱动器210的配置进行具体描述。
[0103]
图4是示意性地示出图1中所示的扫描驱动器210的配置的图。
[0104]
参照图4，根据实施方式的扫描驱动器210可包括与多个第一扫描线s11至s1n和多个第二扫描线s21至s2n连接的多个级st1至stn。设置在扫描驱动器210中的多个级st1至stn的数量可根据设置在显示单元100中的像素列的数量来不同地改变。
[0105]
多个级st1至stn中的每个可接收扫描起始信号ssp或前一级的进位信号。例如，第一级st1可接收扫描起始信号ssp，并且其余级st2至stn可接收从前一级供给的进位信号。替代性地，例如，第一级st1和第二级st2可接收扫描起始信号ssp，并且其余级st3至stn可接收从前一级提供的多个进位信号cr(1)至cr(n-2)。
[0106]
在图4中，示出了第一级st1和第二级st2接收扫描起始信号ssp的实施方式。在各种实施方式中，施加到第一级st1的扫描起始信号ssp和施加到第二级st2的扫描起始信号ssp为相同波形的信号，并且可设置为具有大约半个时段的差异。然而，本发明概念不限于此。
[0107]
多个级st1至stn还可接收从下一级输出的进位信号。例如，第一级st1可接收从第三级st3输出的进位信号，第二级st2可接收从未示出的第四级输出的进位信号。
[0108]
在这种实施方式中，替代下一级的进位信号，单独的控制信号还可供给到至少一个级(例如，未示出的第(n-1)级、第n级stn或类似物)。
[0109]
多个级st1至stn中的每个可接收多个进位时钟信号cr_clk1至cr_clk4中的至少两个、多个扫描时钟信号sc_clk1至sc_clk4中的任一个和多个感测时钟信号ss_clk1至ss_clk4中的任一个。
[0110]
多个时钟信号cr_clk1至cr_clk4、sc_clk1至sc_clk4和ss_clk1至ss_clk4可为方波信号，而在方波信号中，用于导通包括在多个级st1至stn中的晶体管的栅极导通电压(例如，用于p型晶体管的低电平电压和用于n型晶体管的高电平电压)和用于关断包括在多个级st1至stn中的晶体管的栅极关断电压(例如，用于p型晶体管的高电平电压和用于n型晶
体管的低电平电压)重复。在实施方式中，在多个时钟信号cr_clk1至cr_clk4、sc_clk1至sc_clk4和ss_clk1至ss_clk4的一个时段中，栅极导通电压时段可设置为短于栅极关断电压时段。例如，多个时钟信号cr_clk1至cr_clk4、sc_clk1至sc_clk4和ss_clk1至ss_clk4可具有四个水平时段，并且栅极导通电压时段可设置为短于栅极关断电压时段。例如，栅极导通电压时段可具有在一个水平时段与两个水平时段之间的时段。然而，本发明概念不限于此。
[0111]
多个进位时钟信号cr_clk1至cr_clk4可为具有相同波形并且在相位上彼此移位的信号。在实施方式中，多个进位时钟信号cr_clk1至cr_clk4可为其相位移位1/4时段的信号。例如，第二进位时钟信号cr_clk2可为具有与第一进位时钟信号cr_clk1相同的波形并且在相位上移位1/4时段的信号。此处，第一进位时钟信号cr_clk1的栅极导通电压时段的至少一部分和第二进位时钟信号cr_clk2的栅极导通电压时段可彼此重叠。此处，栅极导通电压可为约25至29v，并且栅极关断电压可为约-7v，但是栅极导通电压和栅极关断电压不限于此。
[0112]
多个级st1至stn中的每个可接收多个进位时钟信号cr_clk1至cr_clk4中的至少两个。多个级st1至stn中的每个可接收多个进位时钟信号cr_clk1至cr_clk4之中具有相同波形并且在相位上移位1/2时段的两个进位时钟信号。例如，第一级st1可接收第一进位时钟信号cr_clk1和第三进位时钟信号cr_clk3，第二级st2可接收第二进位时钟信号cr_clk2和第四进位时钟信号cr_clk4，并且第三级st3可接收第三进位时钟信号cr_clk3和第一进位时钟信号cr_clk1。
[0113]
多个扫描时钟信号sc_clk1至sc_clk4可为具有相同波形并且在相位上彼此移位的信号。在实施方式中，多个扫描时钟信号sc_clk1至sc_clk4可为在相位上移位1/4时段的信号。例如，第二扫描时钟信号sc_clk2可为具有与第一扫描时钟信号sc_clk1相同的波形并且在相位上移位1/4时段的信号。此处，第一扫描时钟信号sc_clk1的栅极导通电压时段的至少一部分和第二扫描时钟信号sc_clk2的栅极导通电压时段可彼此重叠。此处，栅极导通电压可为约25至29v，并且栅极关断电压可为约-5v，但是栅极导通电压和栅极关断电压不限于此。
[0114]
多个级st1至stn中的每个可接收与输入到多个级st1至stn的多个进位时钟信号cr_clk1至cr_clk4中的至少两个中的任一个同步的扫描时钟信号。例如，第一级st1可接收第一扫描时钟信号sc_clk1，第二级st2可接收第二扫描时钟信号sc_clk2，并且第三级st3可接收第三扫描时钟信号sc_clk3。
[0115]
多个感测时钟信号ss_clk1至ss_clk4可为具有相同波形并且在相位上彼此移位的信号。在实施方式中，多个感测时钟信号ss_clk1至ss_clk4可为在相位上移位1/4时段的信号。例如，第二感测时钟信号ss_clk2可为具有与第一感测时钟信号ss_clk1相同的波形并且在相位上移位1/4时段的信号。此处，第一感测时钟信号ss_clk1的栅极导通电压时段的至少一部分和第二感测时钟信号ss_clk2的栅极导通电压时段可彼此重叠。此处，栅极导通电压可为约25至29v，并且栅极关断电压可为约-5v，但是栅极导通电压和栅极关断电压不限于此。
[0116]
多个级st1至stn中的每个可接收与输入到多个级st1至stn的多个进位时钟信号cr_clk1至cr_clk4中的至少两个中的任一个同步的感测时钟信号。例如，第一级st1可接收
第一感测时钟信号ss_clk1，第二级st2可接收第二感测时钟信号ss_clk2，并且第三级st3可接收第三感测时钟信号ss_clk3。
[0117]
多个级st1至stn可接收第一控制信号s1、第二控制信号s2和第三控制信号s3。另外，多个级st1至stn可接收第一电力vgl1、第二电力vgl2和第三电力vgh。第一控制信号s1至第三控制信号s3以及第一电力vgl1、第二电力vgl2和第三电力vgh为全局信号，并且可从图1中所示的时序控制器240、未示出的电源和/或类似物施加到多个级st1至stn。
[0118]
第一控制信号s1可选择性地供给到与对应帧中待感测的像素列连接的级，以对多个级st1至stn中的感测节点进行充电。
[0119]
第二控制信号s2可将由第一控制信号s1充电的感测节点的电压供给到多个级st1至stn中的图6的驱动节点q。
[0120]
第三控制信号s3可被供给，以在图3中所示的感测时段sp之后提供的复位时段期间对多个级st1至stn中的驱动节点(在下文中，示出为q)的电压进行初始化。
[0121]
第一电力vgl1和第二电力vgl2可设置为栅极关断电压，并且第三电力vgh可设置为栅极导通电压。在实施方式中，第一电力vgl1可设置为约-5v，并且第二电力vgl2可设置为比第一电力vgl1低的电压，例如，约-7v。另外，第三电力vgh可设置为约25至29v。
[0122]
多个级st1至stn可与输入信号对应地将扫描信号输出到多个第一扫描线s11至s1n并且将感测信号输出到多个第二扫描线s21至s2n。
[0123]
在下文中，将以多个级st1至stn中的任一个为实例来对多个级st1至stn的配置进行详细描述。
[0124]
图5是示意性地示出图4中所示的级的配置的图。在图5中，作为实例示出了可通过第i个第一扫描线s1i和第i个第二扫描线s2i连接到图2中所示的像素px的第i级sti。在下文中，为了描述的便利，第i个第一扫描线s1i称为第一扫描线s1i，第i个第二扫描线s2i称为第二扫描线s2i，并且第i级sti称为级sti。
[0125]
参照图5，级sti可包括第一进位时钟输入端子crin1和第二进位时钟输入端子crin2、扫描时钟输入端子scin、感测时钟输入端子ssin、第一电力输入端子v1至第三电力输入端子v3、第一控制信号输入端子sin1至第三控制信号输入端子sin3以及第一输入端子in1和第二输入端子in2。
[0126]
第一进位时钟输入端子crin1和第二进位时钟输入端子crin2可接收第一进位时钟信号cr_clk1至第四进位时钟信号cr_clk4之中的半个时段差的进位时钟信号。例如，第一进位时钟输入端子crin1可接收第一进位时钟信号cr_clk1，并且第二进位时钟输入端子crin2可接收第三进位时钟信号cr_clk3。反之亦然。替代性地，第一进位时钟输入端子crin1可接收第二进位时钟信号cr_clk2，并且第二进位时钟输入端子crin2可接收第四进位时钟信号cr_clk4。反之亦然。
[0127]
在根据图5中所示的实施方式的级sti中，第三进位时钟信号cr_clk3输入到第一进位时钟输入端子crin1，并且第一进位时钟信号cr_clk1输入到第二进位时钟输入端子crin2。
[0128]
扫描时钟输入端子scin可接收第一扫描时钟信号sc_clk1至第四扫描时钟信号sc_clk4中的任一个。输入到扫描时钟输入端子scin的扫描时钟信号可为在一帧中的至少驱动时段dp期间与输入到第二进位时钟输入端子crin2的进位时钟信号同步的信号。
[0129]
在根据图5中所示的实施方式的级sti中，与第一进位时钟信号cr_clk1同步的第一扫描时钟信号sc_clk1输入到扫描时钟输入端子scin。
[0130]
感测时钟输入端子ssin可接收第一感测时钟信号ss_clk1至第四感测时钟信号ss_clk4中的任一个。输入到感测时钟输入端子ssin的感测时钟信号可为在一帧中的至少驱动时段dp期间与输入到第二进位时钟输入端子crin2的进位时钟信号同步的信号。
[0131]
在根据图5中所示的实施方式的级sti中，与第一进位时钟信号cr_clk1同步的第一感测时钟信号ss_clk1输入到感测时钟输入端子ssin。
[0132]
第一电力输入端子v1接收第一电力vgl1，第二电力输入端子v2接收第二电力vgl2，并且第三电力输入端子v3接收第三电力vgh。
[0133]
第一控制信号输入端子sin1接收第一控制信号s1，第二控制信号输入端子sin2接收第二控制信号s2，并且第三控制信号输入端子sin3接收第三控制信号s3。
[0134]
第一输入端子in1可接收扫描起始信号ssp或前一级的进位信号。在实施方式中，输入到第一输入端子in1的前一级的进位信号可为从第(i-2)级输出的第(i-2)进位信号cr(i-2)，但是不限于此。
[0135]
第二输入端子in2可接收下一级的进位信号。在实施方式中，输入到第二输入端子in2的下一级的进位信号可为从第(i+2)级输出的第(i+2)进位信号cr(i+2)，但是不限于此。
[0136]
另外，级sti可包括第一输出端子out1、第二输出端子out2和第三输出端子out3。第一输出端子out1输出进位信号cr(i)。从第一输出端子out1输出的进位信号cr(i)可输入到先前级中的至少一个和/或后续级中的至少一个。
[0137]
第二输出端子out2连接到第一扫描线s1i并输出扫描信号sc(i)。第三输出端子out3连接到第二扫描线s2i并输出感测信号ss(i)。
[0138]
在下文中，将对上述的级sti的更具体的电路图进行描述。
[0139]
图6是根据图5中所示级sti的实施方式的电路图，并且图7是示出vgs-ids曲线的曲线图。
[0140]
具体地，作为实例，图6示出了图5中所示的第i级sti的电路图。特别地，图6示出了第三进位时钟信号cr_clk3输入到第一进位时钟输入端子crin1并且第一进位时钟信号cr_clk1输入到第二进位时钟输入端子crin2的级sti。因此，图6示出了与第一进位时钟信号cr_clk1同步的第一扫描时钟信号sc_clk1输入到扫描时钟输入端子scin，并且与第一进位时钟信号cr_clk1同步的第一感测时钟信号ss_clk1输入到感测时钟输入端子ssin的级sti。
[0141]
图6中所示的实施方式可等同地或类似地应用于图4中所示的多个级st1至stn中的至少一些或全部。
[0142]
参照图6和图7，根据实施方式的级sti可包括第一控制器211、第二控制器212以及第一输出缓冲器2131、第二输出缓冲器2132和第三输出缓冲器2133。
[0143]
第一控制器211基于输入信号来控制驱动节点q的电压。第一控制器211包括第一晶体管t1至第八晶体管t8和第一电容器c1。
[0144]
第一晶体管t1可由第1_1晶体管t1_1和第1_2晶体管t1_2配置。第1_1晶体管t1_1和第1_2晶体管t1_2可串联连接在第一输入端子in1与驱动节点q之间。第1_1晶体管t1_1和
第1_2晶体管t1_2的栅电极连接到第一输入端子in1。当扫描起始信号ssp或前一级的进位信号cr(i-2)输入到第一输入端子in1时，第1_1晶体管t1_1和第1_2晶体管t1_2可被导通，以将扫描起始信号ssp或前一级的进位信号cr(i-2)传输到驱动节点q。即，第一晶体管t1可响应于扫描起始信号ssp或前一级的进位信号cr(i-2)而将驱动节点q的电压充电到栅极导通电压。
[0145]
第二晶体管t2连接在第三电力输入端子v3与第三晶体管t3之间。第二晶体管t2的栅电极连接到感测节点s。当感测节点s充电到栅极导通电压时，第二晶体管t2可被导通。
[0146]
第三晶体管t3可由第3_1晶体管t3_1和第3_2晶体管t3_2构成。第3_1晶体管t3_1和第3_2晶体管t3_2可串联连接在第二晶体管t2与驱动节点q之间。第3_1晶体管t3_1和第3_2晶体管t3_2的栅电极连接到第二控制信号输入端子sin2。当第二控制信号s2输入到第二控制信号输入端子sin2时，第三晶体管t3可被导通，以将第二晶体管t2和驱动节点q彼此连接。
[0147]
当在驱动时段dp期间感测节点s充电到栅极导通电压时，如上所述的第二晶体管t2和第三晶体管t3可通过在感测时段sp期间供给至少一次的第二控制信号s2来导通，以将第三电力vgh传输到驱动节点q。因此，在感测时段sp期间驱动节点q可充电到栅极导通电压。
[0148]
第四晶体管t4可由第4_1晶体管t4_1和第4_2晶体管t4_2配置。第4_1晶体管t4_1和第4_2晶体管t4_2可串联连接在第二电力输入端子v2与驱动节点q之间。第4_1晶体管t4_1和第4_2晶体管t4_2的栅电极连接到第三控制信号输入端子sin3。当第三控制信号s3输入到第三控制信号输入端子sin3时，第4_1晶体管t4_1和第4_2晶体管t4_2可被导通以将第二电力vgl2传输到驱动节点q。即，第四晶体管t4可通过在一帧中供给至少一次的第三控制信号s3来导通，以将驱动节点q的电压设置(重置)为栅极关断电压。
[0149]
第五晶体管t5可连接在第三电力输入端子v3与第6_1晶体管t6_1和第6_2晶体管t6_2的公共节点之间。第五晶体管t5的栅电极可连接到感测节点s。当感测节点s设置为栅极导通电压时，第五晶体管t5可被导通，以将输入到第三电力输入端子v3的第三电力vgh的高电压施加到第6_1晶体管t6_1和第6_2晶体管t6_2的公共节点。
[0150]
当感测节点s充电到栅极导通电压(即，第6_2晶体管t6_2的漏极电压具有栅极导通电压)，并且进位信号cr(i)和第一控制信号s1输入为栅极关断电压(即，第6_2晶体管t6_2的源极电压和栅极电压具有栅极关断电压，即，vgs＝0)时，根据图7中所示的vgs特性曲线，第六晶体管t6中可能出现源-漏电流ids。这种泄漏电流可将栅极关断电压的进位信号cr(i)传输到感测节点s，并且引起感测节点s的电压降。在上述情况下，第五晶体管t5被感测节点s的栅极导通电压导通，以将第三电力vgh的栅极导通电压传输到第6_2晶体管t6_2的源极节点。因此，可改善第6_2晶体管t6_2的关断特性，并且可阻止从第一输出端子out1到感测节点s的泄漏电流。
[0151]
第六晶体管t6可由第6_1晶体管t6_1和第6_2晶体管t6_2配置。第6_1晶体管t6_1和第6_2晶体管t6_2可串联连接在第一输出端子out1与感测节点s之间。第6_1晶体管t6_1和第6_2晶体管t6_2的栅电极连接到第一控制信号输入端子sin1。当第一控制信号s1输入到第一控制信号输入端子sin1时，第6_1晶体管t6_1和第6_2晶体管t6_2可被导通，以将从对应的级sti输出的进位信号cr(i)供给到感测节点s。即，在驱动时段dp期间，当与进位信
号cr(i)的输出同步地将第一控制信号s1选择性地施加到级sti时，第六晶体管t6可被导通，以将感测节点s的电压充电到进位信号cr(i)的栅极导通电压。
[0152]
第七晶体管t7连接在第三电力输入端子v3与第8_1晶体管t8_1和第8_2晶体管t8_2的公共节点之间。第七晶体管t7的栅电极连接到驱动节点q。当驱动节点q设置为栅极导通电压时，第七晶体管t7可被导通，以将输入到第三电力输入端子v3的第三电力vgh施加到第1_1晶体管t1_1和第1_2晶体管t1_2的公共节点、第3_1晶体管t3_1和第3_2晶体管t3_2的公共节点、第4_1晶体管t4_1和第4_2晶体管t4_2的公共节点以及第8_1晶体管t8_1和第8_2晶体管t8_2的公共节点。
[0153]
在本发明概念的实施方式中，当扫描信号sc(i)和感测信号ss(i)被输出时，驱动节点q的电压可通过第二电容器c2与第三电容器c3的联接而增加到栅极导通电压的约两倍(在下文中，称为2高电压)。此时，当栅极关断电压施加到一端连接到驱动节点q的第1_1晶体管t1_1和第1_2晶体管t1_2、第3_1晶体管t3_1和第3_2晶体管t3_2、第4_1晶体管t4_1和第4_2晶体管t4_2以及第8_1晶体管t8_1和第8_2晶体管t8_2时，高应力可能因晶体管的两端之间的大电位差而施加到晶体管。当第七晶体管t7通过驱动节点q的电压而导通时，第三电力vgh的高电压可施加到第1_1晶体管t1_1和第1_2晶体管t1_2、第3_1晶体管t3_1和第3_2晶体管t3_2、第4_1晶体管t4_1和第4_2晶体管t4_2以及第8_1晶体管t8_1和第8_2晶体管t8_2的多个公共节点。因此，可减小晶体管的两端之间的电位差。其结果，可减小施加到晶体管的应力。
[0154]
另外，如参照第五晶体管t5所述，当驱动节点q设置为栅极导通电压时，第七晶体管t7可阻止可通过第1_2晶体管t1_2、第3_2晶体管t3_2、第4_2晶体管t4_2和第8_1晶体管t8_1传输到驱动节点q的泄漏电流。
[0155]
第八晶体管t8可由第8_1晶体管t8_1和第8_2晶体管t8_2配置。第8_1晶体管t8_1和第8_2晶体管t8_2串联连接在驱动节点q与第二电力输入端子v2之间。第8_1晶体管t8_1和第8_2晶体管t8_2的栅电极连接到第二输入端子in2。当下一级的进位信号cr(i+2)输入到第二输入端子in2时，第8_1晶体管t8_1和第8_2晶体管t8_2可被导通，以将输入到第二电力输入端子v2的第二电力vgl2施加到驱动节点q。即，当下一级的进位信号cr(i+2)施加到第二输入端子in2时，第八晶体管t8可被导通，以将驱动节点q的电压放电到第二电力vgl2的电压，即，栅极关断电压。
[0156]
第一电容器c1连接在第三电力输入端子v3与感测节点s之间。当感测节点s设置为栅极导通电压时，第一电容器c1可对与感测节点s的电压对应的电压进行充电。
[0157]
第二控制器212基于输入信号来控制反相驱动节点qb的电压。第二控制器212包括第九晶体管t9至第十二晶体管t12。
[0158]
第九晶体管t9可由第9_1晶体管t9_1和第9_2晶体管t9_2配置。第9_1晶体管t9_1和第9_2晶体管t9_2串联连接在第一进位时钟输入端子crin1与反相驱动节点qb之间。第9_1晶体管t9_1和第9_2晶体管t9_2的栅电极连接到驱动节点q。当将驱动节点q设置为栅极导通电压时，第9_1晶体管t9_1和第9_2晶体管t9_2可被导通，以将输入到第一进位时钟输入端子crin1的第三进位时钟信号cr_clk3施加到反相驱动节点qb。即，在第九晶体管t9被导通的同时，第九晶体管t9可与输入到第一进位时钟输入端子crin1的第三进位时钟信号cr_clk3对应地在栅极导通电压与栅极关断电压之间触发反相驱动节点qb的电压。
[0159]
第十晶体管t10连接在第9_1晶体管t9_1和第9_2晶体管t9_2的公共节点与第三电力输入端子v3之间。第十晶体管t10的栅电极连接到反相驱动节点qb。当反相驱动节点qb设置为栅极导通电压时，第十晶体管t10可被导通，以将输入到第三电力输入端子v3的第三电力vgh的高电压施加到第9_1晶体管t9_1和第9_2晶体管t9_2的公共节点。
[0160]
当反相驱动节点qb设置为栅极导通电压(即，第9_2晶体管t9_2的漏极电压具有栅极导通电压)，并且驱动节点q和第三进位时钟信号cr_clk3设置为栅极关断电压(即，第9_2晶体管t9_2的源极电压和栅极电压具有栅极关断电压，vgs＝0)时，根据图7中所示的vgs特性曲线，第九晶体管t9中可能出现源-漏电流ids。这种泄漏电流可将栅极关断电压的第三进位时钟信号cr_clk3传输到反相驱动节点qb，并且导致反相驱动节点qb的电压降。在上述情况下，第十晶体管t10被反相驱动节点qb的栅极导通电压导通，以将第三电力vgh的栅极导通电压传输到第9_2晶体管t9_2的源极节点。因此，可改善第9_2晶体管t9_2的关断特性，并且可阻止从第一进位输入端子crin1到反相驱动节点qb的泄漏电流。
[0161]
第十一晶体管t11连接在反相驱动节点qb与第三电力输入端子v3之间。第十一晶体管t11的栅电极连接到第三控制信号输入端子sin3。当第三控制信号s3输入到第三控制信号输入端子sin3时，第十一晶体管t11可被导通，以将输入到第三电力输入端子v3的第三电力vgh施加到反相驱动节点qb。即，第十一晶体管t11可通过在一帧中供给至少一次的第三控制信号s3来导通，以将反相驱动节点qb的电压设置(例如，重置)为第三电力vgh的电压，即，栅极导通电压。
[0162]
第十二晶体管t12连接在反相驱动节点qb与第三电力输入端子v3之间。第十二晶体管t12的栅电极连接到第一进位时钟输入端子crin1。当栅极导通电压的第三进位时钟信号cr_clk3输入到第一进位时钟输入端子crin1时，第十二晶体管t12可被导通，以将输入到第三电力输入端子v3的第三电力vgh施加到反相驱动节点qb。即，当第三进位时钟信号cr_clk3输入到第一进位时钟输入端子crin1时，第十二晶体管t12可被导通，以将反相驱动节点qb的电压充电到第三电力vgh的电压，即，栅极导通电压。
[0163]
第一输出缓冲器2131可与驱动节点q的电压和反相驱动节点qb的电压对应地控制进位信号cr(i)的输出。第一输出缓冲器2131可包括第十三晶体管t13和第十四晶体管t14。
[0164]
第十三晶体管t13连接在第二进位时钟输入端子crin2与第一输出端子out1之间。第十三晶体管t13的栅电极连接到驱动节点q。当驱动节点q设置为栅极导通电压时，第十三晶体管t13可被导通，以将输入到第二进位时钟输入端子crin2的第一进位时钟信号cr_clk1输出到第一输出端子out1。
[0165]
第十四晶体管t14连接在第一输出端子out1与第二电力输入端子v2之间。第十四晶体管t14的栅电极连接到反相驱动节点qb。当反相驱动节点qb设置为栅极导通电压时，第十四晶体管t14可被导通，以将输入到第二电力输入端子v2的第二电力vgl2输出到第一输出端子out1。
[0166]
通过第十三晶体管t13或第十四晶体管t14输出到第一输出端子out1的第一进位时钟信号cr_clk1或第二电力vgl2可用作进位信号cr(i)。
[0167]
与此同时，在各种实施方式中，第十四晶体管t14可连接到第一电力输入端子v1而不是第二电力输入端子v2。在这种实施方式中，输入到第一电力输入端子v1的第一电力vgl1可输出为进位信号cr(i)。
[0168]
第二输出缓冲器2132可与驱动节点q的电压和反相驱动节点qb的电压对应地控制扫描信号sc(i)的输出。第二输出缓冲器2132可包括第十五晶体管t15、第十六晶体管t16和第二电容器c2。
[0169]
第十五晶体管t15连接在扫描时钟输入端子scin与第二输出端子out2之间。第十五晶体管t15的栅电极连接到驱动节点q。当驱动节点q设置为栅极导通电压时，第十五晶体管t15可被导通，以将输入到扫描时钟输入端子scin的第一扫描时钟信号sc_clk1输出到第二输出端子out2。
[0170]
第十六晶体管t16连接在第二输出端子out2与第一电力输入端子v1之间。第十六晶体管t16的栅电极连接到反相驱动节点qb。当反相驱动节点qb设置为栅极导通电压时，第十六晶体管t16可被导通，以将输入到第一电力输入端子v1的第一电力vgl1输出到第二输出端子out2。
[0171]
通过第十五晶体管t15或第十六晶体管t16输出到第二输出端子out2的第一扫描时钟信号sc_clk1或第一电力vgl1可用作扫描信号sc(i)。
[0172]
第二电容器c2连接在驱动节点q与第二输出端子out2之间。第二电容器c2可通过在第十五晶体管t15的栅电极和一个电极(例如，漏电极)之间的联接来使第十五晶体管t15对阈值电压负条件更加坚固。
[0173]
与此同时，在各种实施方式中，第十六晶体管t16可连接到第二电力输入端子v2而不是第一电力输入端子v1。在这种实施方式中，输入到第二电力输入端子v2的第二电力vgl2可输出为扫描信号sc(i)。
[0174]
另外，在各种实施方式中，第二电容器c2可被省略。
[0175]
第三输出缓冲器2133可与驱动节点q的电压和反相驱动节点qb的电压对应地控制感测信号ss(i)的输出。第三输出缓冲器2133可包括第十七晶体管t17、第十八晶体管t18和第三电容器c3。
[0176]
第十七晶体管t17连接在感测时钟输入端子ssin与第三输出端子out3之间。第十七晶体管t17的栅电极连接到驱动节点q。当驱动节点q设置为栅极导通电压时，第十七晶体管t17可被导通，以将输入到感测时钟输入端子ssin的第一感测时钟信号ss_clk1输出到第三输出端子out3。
[0177]
第十八晶体管t18连接在第三输出端子out3与第一电力输入端子v1之间。第十八晶体管t18的栅电极连接到反相驱动节点qb。当反相驱动节点qb设置为栅极导通电压时，第十八晶体管t18可被导通，以将输入到第一电力输入端子v1的第一电力vgl1输出到第三输出端子out3。
[0178]
通过第十七晶体管t17或第十八晶体管t18输出到第三输出端子out3的第一感测时钟信号ss_clk1或第一电力vgl1可用作感测信号ss(i)。
[0179]
第三电容器c3连接在驱动节点q与第三输出端子out3之间。第三电容器c3可通过在第十七晶体管t17的栅电极和一个电极(例如，漏电极)之间的联接来使第十七晶体管t17对于阈值电压负条件更加坚固。
[0180]
与此同时，在各种实施方式中，第十八晶体管t18可连接到第二电力输入端子v2而不是第一电力输入端子v1。在这种实施方式中，输入到第二电力输入端子v2的第二电力vgl2可输出为感测信号ss(i)。
[0181]
另外，在各种实施方式中，第三电容器c3可被省略。
[0182]
在下文中，将对上述级sti的驱动方法进行更详细的描述。
[0183]
图8是示出图6中所示的级sti的驱动方法的时序图。图8示出了在图6中所示的一帧时段1frame期间施加到级sti的信号和从级sti输出的信号的波形。图8中所示的一帧时段1frame可与图3中所示的像素px的驱动波形同步。
[0184]
参照图8，一帧时段1frame可包括驱动时段dp和垂直消隐时段vbp。
[0185]
参照图2、图3、图7和图8，在驱动时段dp的第一时段t1期间，扫描起始信号ssp或前一级的进位信号cr(i-2)与施加到第一进位时钟输入端子crin1的第三进位时钟信号cr_clk3同步地施加到第一输入端子in1。因此，第一晶体管t1和第十二晶体管t12被导通。
[0186]
当第一晶体管t1导通时，扫描起始信号ssp或前一级的进位信号cr(i-2)的栅极导通电压施加到驱动节点q。即，驱动节点q的电压可充电到高电压，即，栅极导通电压。
[0187]
当驱动节点q设置为栅极导通电压时，第十三晶体管t13、第十五晶体管t15和第十七晶体管t17被导通。然而，在第一时段t1期间，第一进位时钟信号cr_clk1、第一扫描时钟信号sc_clk1和第一感测时钟信号ss_clk1不施加到第二进位时钟输入端子crin2、扫描时钟输入端子scin和感测时钟输入端子ssin，并且进位信号cr(i)、扫描信号sc(i)和感测信号ss(i)不输出到第一输出端子out1至第三输出端子out3。
[0188]
另外，当驱动节点q设置为栅极导通电压时，第七晶体管t7和第九晶体管t9进一步导通。
[0189]
在第二时段t2期间，停止第三进位时钟信号cr_clk3的供给。然后，第三进位时钟信号cr_clk3的栅极关断电压通过导通状态的第九晶体管t9施加到反相驱动节点qb。即，反相驱动节点qb的电压可设置为作为栅极关断电压的低电压。
[0190]
当将反相驱动节点qb设置为栅极关断电压时，第十四晶体管t14、第十六晶体管t16和第十八晶体管t18被关断。
[0191]
在第三时段t3期间，第一进位时钟信号cr_clk1、第一扫描时钟信号sc_clk1和第一感测时钟信号ss_clk1施加到第二进位时钟输入端子crin2、扫描时钟输入端子scin和感测时钟输入端子ssin。然后，进位信号cr(i)、扫描信号sc(i)和感测信号ss(i)通过导通状态的第十三晶体管t13、第十五晶体管t15和第十七晶体管t17输出到第一输出端子out1至第三输出端子out3。
[0192]
在第三时段t3期间，通过第二电容器c2和第三电容器c3的联接，驱动节点q的电压可比在第一时段t1中设置的栅极导通电压进一步增加(2高电压)。此时，第三电力vgh的高电压可通过导通状态的第七晶体管t7施加到与驱动节点q连接的第1_1晶体管t1_1和第1_2晶体管t1_2、第3_1晶体管t3_1和第3_2晶体管t3_2、第4_1晶体管t4_1和第4_2晶体管t4_2以及第8_1晶体管t8_1和第8_2晶体管t8_2的公共节点。因此，可减小晶体管的两端之间的电位差。结果是，可减小施加到晶体管的应力。
[0193]
另外，在第三时段t3期间，第一控制信号s1施加到第一控制信号输入端子sin1。因此，第六晶体管t6被导通。
[0194]
当第六晶体管t6导通时，输出到第一输出端子out1的进位信号cr(i)施加到感测节点s。即，感测节点s的电压可设置为高电压，即，栅极导通电压。此时，第一电容器c1可对感测节点s的高电压进行充电。仅感测节点s充电到栅极导通电压的级可在感测时段sp期
间，通过在第三时段t3期间与进位信号cr(i)同步地接收第一控制信号s1来输出扫描信号sc(i)和感测信号ss(i)，而该感测时段sp将后面描述。
[0195]
当感测节点s设置为栅极导通电压时，第五晶体管t5可被导通。
[0196]
在第四时段t4期间，停止到第二进位时钟输入端子crin2、扫描时钟输入端子scin和感测时钟输入端子ssin的第一进位时钟信号cr_clk1、第一扫描时钟信号sc_clk1和第一感测时钟信号ss_clk1的供给。然后，进位信号cr(i)、扫描信号sc(i)和感测信号ss(i)不输出到第一输出端子out1至第三输出端子out3。
[0197]
此时，第三电力vgh的高电压可通过导通状态的第五晶体管t5施加到第6_1晶体管t6_1和第6_2晶体管t6_2的公共节点，并因此可阻止从第一输出端子out1到感测节点s的泄漏电流。因此，可稳定地保持感测节点s的充电电压。
[0198]
另外，在第四时段t4期间，下一级的进位信号cr(i+2)输入到第二输入端子in2，并且第三进位时钟信号cr_clk3输入到第一进位时钟输入端子crin1。因此，第八晶体管t8和第十二晶体管t12被导通。
[0199]
当第八晶体管t8导通时，输入到第二电力输入端子v2的第二电力vgl2施加到驱动节点q。即，驱动节点q可设置为作为栅极关断电压的低电压。
[0200]
当驱动节点q设置为栅极关断电压时，第十三晶体管t13、第十五晶体管t15和第十七晶体管t17被关断。另外，第七晶体管t7和第九晶体管t9被关断。
[0201]
当第十二晶体管t12导通时，输入到第三电力输入端子v3的第三电力vgh施加到反相驱动节点qb。即，反相驱动节点qb的电压可设置为作为栅极导通电压的高电压。
[0202]
当反相驱动节点qb设置为栅极导通电压时，第十四晶体管t14、第十六晶体管t16和第十八晶体管t18被导通。然后，输入到第一电力输入端子v1和第二电力输入端子v2的第一电力vgl1和第二电力vgl2输出为进位信号cr(i)、扫描信号sc(i)和感测信号ss(i)。换言之，输出栅极关断电压的进位信号cr(i)、扫描信号sc(i)和感测信号ss(i)(进位信号cr(i)、扫描信号sc(i)和感测信号ss(i)到像素px的供给被停止)。
[0203]
当反相驱动节点qb设置为栅极导通电压时，第十晶体管t10被进一步导通。第三电力vgh的高电压可通过导通状态的第十晶体管t10施加到第9_1晶体管t9_1和第9_2晶体管t9_2的公共节点，并因此，可阻止从第一进位时钟输入端子crin1到反相驱动节点qb的泄漏电流。因此，可稳定地保持反相驱动节点qb的栅极导通电压。
[0204]
在各种实施方式中，在垂直消隐时段vbp的第五时段t5期间，第二控制信号s2施加到第二控制信号输入端子sin2。因此，第三晶体管t3被导通。
[0205]
当第三晶体管t3导通时，第三电力vgh可通过第二晶体管t2施加到驱动节点q，第二晶体管t2通过在第三时段t3期间充电的感测节点s的栅极导通电压来保持为导通状态。即，驱动节点q可设置为作为栅极导通电压的高电压。
[0206]
当驱动节点q设置为栅极导通电压时，第十三晶体管t13、第十五晶体管t15和第十七晶体管t17被导通。另外，第七晶体管t7和第九晶体管t9被导通。
[0207]
当第九晶体管t9导通时，与输入到第一进位时钟输入端子crin1的第三进位时钟信号cr_clk3同步地触发反相驱动节点qb的电压。由于在感测时段sp期间未施加第三进位时钟信号cr_clk3，因此反相驱动节点qb的电压设置为栅极关断电压。因此，第十四晶体管t14、第十六晶体管t16和第十八晶体管t18被关断。
[0208]
此后，在包括在垂直消隐时段vbp中的感测时段sp的第六时段t6期间，第一扫描时钟信号sc_clk1和第一感测时钟信号ss_clk1施加到扫描时钟输入端子scin和感测时钟输入端子ssin。然后，扫描信号sc(i)和感测信号ss(i)通过导通状态的第十五晶体管t15和第十七晶体管t17输出到第二输出端子out2和第三输出端子out3。像素px中的驱动晶体管m1的阈值电压、迁移率和类似物可使用扫描信号sc(i)和感测信号ss(i)来测量。
[0209]
在第七时段t7期间，停止第一扫描时钟信号sc_clk1的供给。然后，停止扫描信号sc(i)的输出，并且可测量像素px中的有机发光二极管oled的劣化程度。
[0210]
当在第八时段t8期间，再次供给第一扫描时钟信号sc_clk1时，可输出扫描信号sc(i)。在该时段期间，像素px的第一节点n1的电压和/或有机发光二极管oled的阳极的电压可被初始化或重置为在感测时段sp之前设置的电压。
[0211]
在垂直消隐时段vbp的第九时段t9期间，第一控制信号s1输入到第一控制信号输入端子sin1，并且第三控制信号s3输入到第三控制信号输入端子sin3。
[0212]
当输入第一控制信号s1时，第六晶体管t6被导通。由于在第九时段t9期间未从级sti输出进位信号cr(i)，因此进位信号cr(i)的栅极关断电压通过第六晶体管t6施加到感测节点s。即，感测节点s重置为栅极关断电压。
[0213]
当输入第三控制信号s3时，第四晶体管t4被导通。因此，第二电力vgl2的电压可施加到驱动节点q，并因此，驱动节点q可重置为栅极关断电压。
[0214]
图9是根据图5中所示的级的另一实施方式的电路图。除了图9中所示的级sti'还包括第三控制器214以外，图9中所示的级sti'与图6中所示的级sti基本上相同。因此，相同的附图标记分配给与图6中所示的级sti的部件相同或相似的部件，并且省略其详细描述。
[0215]
参照图9，级sti'包括第三控制器214。第三控制器214设置为防止进位信号cr(i)的不期望的纹波现象。第三控制器214包括第十九晶体管t19和第二十晶体管t20。
[0216]
第十九晶体管t19和第二十晶体管t20串联连接在驱动节点q与第一输出端子out1之间。第十九晶体管t19的栅电极连接到第二进位时钟输入端子crin2，并且第二十晶体管t20的栅电极连接到反相驱动节点qb。
[0217]
当在反相驱动节点qb设置为栅极导通电压期间第一进位时钟信号cr_clk1输入到第二进位时钟输入端子crin2时，第十九晶体管t19和第二十晶体管t20将从第二电力输入端子v2输入的第二电力vgl2通过第十四晶体管t14传输到驱动节点q。即，第十九晶体管t19和第二十晶体管t20将驱动节点q的电压稳定地保持为栅极关断电压，从而确保第十三晶体管t13的栅极关断状态。结果是，第十九晶体管t19和第二十晶体管t20防止在将反相驱动节点qb设定为栅极导通电压期间将第一进位时钟信号cr_clk1输出为进位信号cr(i)。
[0218]
图10是示出图9中所示的级sti'的驱动方法的时序图。图10示出了在一帧时段1frame期间施加到图9中所示的级sti'的信号和从级sti'输出的信号的波形。图10中所示的一帧时段1frame可与图3中所示的像素px的驱动波形同步。
[0219]
图10中所示的时序图与图8中所示的时序图基本上相同。在下文中，将省略对与图8中所示的时序图重复的操作的详细描述，并且将基于图9中所示的级sti'的第三控制器214的操作来描述该时序图。
[0220]
参照图10，在第一时段t1之前，驱动节点q可设置为作为栅极关断电压的低电压，并且反相驱动节点qb可设置为作为栅极导通电压的高电压。当在第一时段t1期间施加第一
进位时钟信号cr_clk1时，第十九晶体管t19和第二十晶体管t20这两者可被导通。
[0221]
然后，输入到第二电力输入端子v2的第二电力vgl2可通过导通状态的第十四晶体管t14、第二十晶体管t20和第十九晶体管t19传输到驱动节点q。驱动节点q可通过第二电力vgl2来稳定地保持栅极关断电压。
[0222]
因此，第十三晶体管t13稳定地保持关断状态，并且防止施加到第十三晶体管t13的第一进位时钟信号cr_clk1泄漏到第一输出端子out1。
[0223]
图11是根据图5中所示的级的另一实施方式的电路图。除了第三控制器214'的配置以外，图11中所示的级sti”与图9中所示的级sti'基本上相同。因此，相同的附图标记分配给与图9中所示的级sti'的部件相同或相似的部件，并且省略其详细描述。
[0224]
参照图11，级sti”包括第三控制器214'。第三控制器214'提供为防止进位信号cr(i)的不期望的纹波现象。第三控制器214'包括第十九晶体管t19'和第二十晶体管t20'。
[0225]
第十九晶体管t19'和第二十晶体管t20'串联连接在驱动节点q与第二电力输入端子v2之间。第十九晶体管t19'的栅电极连接到第二进位时钟输入端子crin2，并且第二十晶体管t20'的栅电极连接到反相驱动节点qb。
[0226]
在反相驱动节点qb设置为栅极导通电压期间，当第一进位时钟信号cr_clk1输入到第二进位时钟输入端子crin2时，第十九晶体管t19'和第二十晶体管t20'将从第二电力输入端子v2输入的第二电力vgl2传输到驱动节点q。即，第十九晶体管t19'和第二十晶体管t20'将驱动节点q的电压稳定地保持为栅极关断电压，从而确保第十三晶体管t13的栅极关断状态。结果是，第十九晶体管t19'和第二十晶体管t20'防止在将反相驱动节点qb设定为栅极导通电压期间将第一进位时钟信号cr_clk1输出为进位信号cr(i)。
[0227]
与图9中所示的级sti'相比，图11中所示的级sti”可在不通过第十四晶体管t14的情况下将第二电力vgl2直接传输到驱动节点q，并因此，可更加稳定地确保第十三晶体管t13的关断状态。
[0228]
图12是根据图5中所示的级的又一实施方式的电路图。
[0229]
参照图12，根据本发明概念的又一实施方式的级sti”'可包括第一控制器211”'、第二控制器212”'以及第一输出缓冲器2131、第二输出缓冲器2132和第三输出缓冲器2133。
[0230]
第一控制器211”'基于输入信号来控制驱动节点q的电压。第一控制器211”'包括第一晶体管t1至第四晶体管t4、第六晶体管t6、第八晶体管t8和第一电容器c1。
[0231]
第一晶体管t1可连接在第一输入端子in1与驱动节点q之间。第一晶体管t1的栅电极连接到第一输入端子in1。当扫描起始信号ssp或前一级的进位信号cr(i-2)输入到第一输入端子in1时，第一晶体管t1可被导通，以将扫描起始信号ssp或前一级的进位信号cr(i-2)传输到驱动节点q。即，第一晶体管t1可响应于扫描起始信号ssp或前一级的进位信号cr(i-2)而将驱动节点q的电压充电到栅极导通电压。
[0232]
第二晶体管t2连接在第三电力输入端子v3与第三晶体管t3之间。第二晶体管t2的栅电极连接到感测节点s。当感测节点s充电到栅极导通电压时，第二晶体管t2可被导通。
[0233]
第三晶体管t3可连接在第二晶体管t2与驱动节点q之间。第三晶体管t3的栅电极连接到第二控制信号输入端子sin2。当第二控制信号s2输入到第二控制信号输入端子sin2时，第三晶体管t3可被导通以将第二晶体管t2和驱动节点q彼此连接。
[0234]
当在驱动时段dp期间感测节点s充电到栅极导通电压时，上述的第二晶体管t2和
第三晶体管t3可通过在感测时段sp期间供给至少一次的第二控制信号s2来导通，以将第三电力vgh传输到驱动节点q。因此，在感测时段sp期间驱动节点q可充电到栅极导通电压。
[0235]
第四晶体管t4可连接在第二电力输入端子v2与驱动节点q之间。第四晶体管t4的栅电极连接到第三控制信号输入端子sin3。当第三控制信号s3输入到第三控制信号输入端子sin3时，第四晶体管t4可被导通，以将第二电力vgl2传输到驱动节点q。即，第四晶体管t4可通过在一帧中供给至少一次的第三控制信号s3来导通，以将驱动节点q的电压设置(重置)为栅极关断电压。
[0236]
第六晶体管t6可串联连接在第一输出端子out1与感测节点s之间。第六晶体管t6的栅电极连接到第一控制信号输入端子sin1。当第一控制信号s1输入到第一控制信号输入端子sin1时，第六晶体管t6可被导通，以使从对应的级sti输出的进位信号cr(i)供给到感测节点s。即，在驱动时段dp期间，当与进位信号cr(i)的输出同步地将第一控制信号s1选择性地施加到级sti时，第六晶体管t6可被导通，以将感测节点s的电压充电到进位信号cr(i)的栅极导通电压。
[0237]
第八晶体管t8连接在驱动节点q与第二电力输入端子v2之间。第八晶体管t8的栅电极连接到第二输入端子in2。当下一级的进位信号cr(i+2)输入到第二输入端子in2时，第八晶体管t8可被导通，以将输入到第二电力输入端子v2的第二电力vgl2施加到驱动节点q。即，当下一级的进位信号cr(i+2)施加到第二输入端子in2时，第八晶体管t8可被导通，以将驱动节点q的电压放电到第二电力vgl2的电压，即，栅极关断电压。
[0238]
第一电容器c1连接在第三电力输入端子v3与感测节点s之间。
[0239]
第二控制器212”'基于输入信号来控制反相驱动节点qb的电压。第二控制器212”'包括第九晶体管t9、第十一晶体管t11和第十二晶体管t12。
[0240]
第九晶体管t9连接在第一进位时钟输入端子crin1与反相驱动节点qb之间。第九晶体管t9的栅电极连接到驱动节点q。当驱动节点q设置为栅极导通电压时，第九晶体管t9可被导通，以将输入到第一进位时钟输入端子crin1的第三进位时钟信号cr_clk3施加到反相驱动节点qb。即，在第九晶体管t9被导通的同时，第九晶体管t9可与输入到第一进位时钟输入端子crin1的第三进位时钟信号cr_clk3对应地在栅极导通电压与栅极关断电压之间触发反相驱动节点qb的电压。
[0241]
第十一晶体管t11连接在反相驱动节点qb与第三电力输入端子v3之间。第十一晶体管t11的栅电极连接到第三控制信号输入端子sin3。当第三控制信号s3输入到第三控制信号输入端子sin3时，第十一晶体管t11可被导通，以将输入到第三电力输入端子v3的第三电力vgh施加到反相驱动节点qb。即，第十一晶体管t11可通过在一帧中供给至少一次的第三控制信号s3来导通，以将反相驱动节点qb的电压设置(例如，重置)为第三电力vgh的电压，即，栅极导通电压。
[0242]
第十二晶体管t12连接在反相驱动节点qb与第三电力输入端子v3之间。第十二晶体管t12的栅电极连接到第一进位时钟输入端子crin1。当栅极导通电压的第三进位时钟信号cr_clk3输入到第一进位时钟输入端子crin1时，第十二晶体管t12可被导通，以将输入到第三电力输入端子v3的第三电力vgh施加到反相驱动节点qb。即，当第三进位时钟信号cr_clk3输入到第一进位时钟输入端子crin1时，第十二晶体管t12可被导通，以将反相驱动节点qb的电压充电到第三电力vgh的电压，即，栅极导通电压。
[0243]
第一输出缓冲器2131可与驱动节点q的电压和反相驱动节点qb的电压对应地控制进位信号cr(i)的输出。第一输出缓冲器2131可包括第十三晶体管t13和第十四晶体管t14。
[0244]
第十三晶体管t13连接在第二进位时钟输入端子crin2与第一输出端子out1之间。第十三晶体管t13的栅电极连接到驱动节点q。当驱动节点q设置为栅极导通电压时，第十三晶体管t13可被导通，以将输入到第二进位时钟输入端子crin2的第一进位时钟信号cr_clk1输出到第一输出端子out1。
[0245]
第十四晶体管t14连接在第一输出端子out1与第二电力输入端子v2之间。第十四晶体管t14的栅电极连接到反相驱动节点qb。当反相驱动节点qb设置为栅极导通电压时，第十四晶体管t14可被导通，以将输入到第二电力输入端子v2的第二电力vgl2输出到第一输出端子out1。
[0246]
通过第十三晶体管t13或第十四晶体管t14输出到第一输出端子out1的第一进位时钟信号cr_clk1或第二电力vgl2可用作进位信号cr(i)。
[0247]
与此同时，在各种实施方式中，第十四晶体管t14可连接到第一电力输入端子v1而不是第二电力输入端子v2。在这种实施方式中，输入到第一电力输入端子v1的第一电力vgl1可输出为进位信号cr(i)。
[0248]
第二输出缓冲器2132可与驱动节点q的电压和反相驱动节点qb的电压对应地控制扫描信号sc(i)的输出。第二输出缓冲器2132可包括第十五晶体管t15、第十六晶体管t16和第二电容器c2。
[0249]
第十五晶体管t15连接在扫描时钟输入端子scin与第二输出端子out2之间。第十五晶体管t15的栅电极连接到驱动节点q。当驱动节点q设置为栅极导通电压时，第十五晶体管t15可被导通，以将输入到扫描时钟输入端子scin的第一扫描时钟信号sc_clk1输出到第二输出端子out2。
[0250]
第十六晶体管t16连接在第二输出端子out2与第一电力输入端子v1之间。第十六晶体管t16的栅电极连接到反相驱动节点qb。当反相驱动节点qb设置为栅极导通电压时，第十六晶体管t16可被导通，以将输入到第一电力输入端子v1的第一电力vgl1输出到第二输出端子out2。
[0251]
通过第十五晶体管t15或第十六晶体管t16输出到第二输出端子out2的第一扫描时钟信号sc_clk1或第一电力vgl1可用作扫描信号sc(i)。
[0252]
第二电容器c2连接在驱动节点q与第二输出端子out2之间。第二电容器c2可通过在第十五晶体管t15的栅电极和一个电极(例如，漏电极)之间的联接来使第十五晶体管t15对阈值电压负条件更加坚固。
[0253]
与此同时，在各种实施方式中，第十六晶体管t16可连接到第二电力输入端子v2而不是第一电力输入端子v1。在这种实施方式中，输入到第二电力输入端子v2的第二电力vgl2可输出为扫描信号sc(i)。
[0254]
另外，在各种实施方式中，第二电容器c2可被省略。
[0255]
第三输出缓冲器2133可与驱动节点q的电压和反相驱动节点qb的电压对应地控制感测信号ss(i)的输出。第三输出缓冲器2133可包括第十七晶体管t17、第十八晶体管t18和第三电容器c3。
[0256]
第十七晶体管t17连接在感测时钟输入端子ssin与第三输出端子out3之间。第十
七晶体管t17的栅电极连接到驱动节点q。当驱动节点q设置为栅极导通电压时，第十七晶体管t17可被导通，以将输入到感测时钟输入端子ssin的第一感测时钟信号ss_clk1输出到第三输出端子out3。
[0257]
第十八晶体管t18连接在第三输出端子out3与第一电力输入端子v1之间。第十八晶体管t18的栅电极连接到反相驱动节点qb。当反相驱动节点qb设置为栅极导通电压时，第十八晶体管t18可被导通，以将输入到第一电力输入端子v1的第一电力vgl1输出到第三输出端子out3。
[0258]
通过第十七晶体管t17或第十八晶体管t18输出到第三输出端子out3的第一感测时钟信号ss_clk1或第一电力vgl1可用作感测信号ss(i)。
[0259]
第三电容器c3连接在驱动节点q与第三输出端子out3之间。第三电容器c3可通过在第十七晶体管t17的栅电极和一个电极(例如，漏电极)之间的联接来使第十七晶体管t17对于阈值电压负条件更加坚固。
[0260]
与此同时，在各种实施方式中，第十八晶体管t18可连接到第二电力输入端子v2而不是第一电力输入端子v1。在这种实施方式中，输入到第二电力输入端子v2的第二电力vgl2可输出为感测信号ss(i)。
[0261]
另外，在各种实施方式中，第三电容器c3可被省略。
[0262]
图12中所示的级sti”'的驱动方法与图8中所示的基本上相同。因此，省略了对驱动方法的详细描述。
[0263]
可通过本发明的示例性实施方式来实现的多个优点中的一些包括反相器的消除，并因此需要始终保持在导通状态的晶体管被消除了。因此，可防止恒定电流的出现，并且可降低功耗。另外，根据本发明的示例性实施方式的级和具有该级的扫描驱动器不需要在设置有反相器的电路中所需的虚设电路，从而提高了空间利用效率。此外，根据本发明的示例性实施方式的级和具有该级的扫描驱动器可通过使晶体管和电容器的数量最小化来减小尺寸和制造成本。
[0264]
虽然已在本文中描述了某些示例性实施方式和实现方式，但是其它实施方式和变型将通过本描述而显而易见。相应地，本发明概念不限于这些实施方式，而是限于随附的权利要求书的较宽的范围以及各种显而易见的变型和等同布置，其对于本领域普通技术人员是显而易见的。