一种显示面板及显示装置的制作方法

一种显示面板及显示装置
【技术领域】
1.本技术涉及显示技术领域，尤其是涉及一种显示面板及显示装置。


背景技术：

2.有机发光二极管(organic light-emitting diode，oled)显示面板具有功耗低、自发光、宽视角、宽温度特性及响应速度快等优点，在市场上具有广泛的应用。其中，用于控制发光器件发光的像素电路是oled显示面板的核心技术内容，具有重要的研究意义。
3.像素电路中通常包括驱动晶体管，驱动晶体管能够根据其栅极的电压产生驱动发光器件的驱动电流。但是在现有技术中，驱动晶体管的栅极电压有漏电问题，导致驱动晶体管的栅极电压不稳定，影响发光器件的发光亮度，进而影响显示效果。
4.【申请内容】
5.有鉴于此，本技术实施例提供了一种显示面板及显示装置，以解决上述问题。
6.第一方面，本技术实施例提供一种显示面板，显示面板包括多个像素电路和多个发光模块，像素电路包括驱动晶体管、第一晶体管和第二晶体管，驱动晶体管用于为发光模块提供发光驱动电流；第一晶体管的第一极与驱动晶体管的第二极电连接，第二晶体管的第一极与驱动晶体管的栅极电连接；第一晶体管的第二极与第二晶体管的第二极之间包括第一节点；多个像素电路中包括第一类像素电路，第一类像素电路包括第一选通模块，第一选通模块包括第一子选通模块和第二子选通模块，第一子选通模块的第一端与驱动晶体管的栅极电连接、第二端与第二节点电连接，第二子选通模块的第一端与第二节点电连接、第二端与第一节点电连接；第一选通模块用于调节所述第一节点的电位；其中，第一子选通模块开启的时段位于第二子选通模块开启的时段之前。
7.在第一方面的一种实现方式中，第一子选通模块包括第三晶体管，第三晶体管的第一极与驱动晶体管的栅极电连接、第二极与第二节点电连接；第二子选通模块包括第四晶体管，第四晶体管的第一极与第一节点电连接、第二极与第二节点电连接。
8.在第一方面的一种实现方式中，第一类像素电路包括第一电容，第一电容的一个极板与第二节点电连接、另一个极板与固定电位信号线电连接。
9.在第一方面的一种实现方式中，固定电位信号线与第一电源电压信号线电连接，第一电源电压信号线与发光模块电连接。
10.在第一方面的一种实现方式中，第一类像素电路还包括数据电压写入模块，数据电压写入模块的输入端与数据信号线电连接、输出端与驱动晶体管的第一极电连接；第一类像素电路的工作过程包括数据写入阶段，在数据写入阶段，数据电压写入模块及第一晶体管、第二晶体管开启；第一选通模块在数据写入阶段之后开启。
11.在第一方面的一种实现方式中，第一类像素电路的工作过程还包括在数据写入阶段之后进行的发光阶段；第一选通模块在发光阶段开启。
12.在第一方面的一种实现方式中，第一类像素电路的工作过程还包括在数据写入阶段之后依次进行的调节阶段和发光阶段；第一选通模块在调节阶段开启。
13.在第一方面的一种实现方式中，数据电压写入模块包括第五晶体管，第五晶体管的第一极与数据信号线电连接、第二极与驱动晶体管的第一极电连接、栅极与第一扫描线电连接；第一晶体管的栅极、第二晶体管的栅极与第一扫描线电连接；第一扫描线传输的信号控制第一晶体管、第二晶体管及第五晶体管的开关状态相同。
14.在第一方面的一种实现方式中，第三晶体管的栅极与第二扫描线电连接，第四晶体管的栅极与第三扫描线电连接。
15.在第一方面的一种实现方式中，第一类像素电路还包括电源电压写入模块和发光控制模块；电源电压写入模块的输入端与第二电源电压信号线电连接、输出端与驱动晶体管的第一极电连接、控制端与发光控制信号线电连接；发光控制模块的输入端与驱动晶体管的第二极电连接、输出端与发光模块的第一极电连接、控制端与发光控制信号线电连接；第三扫描线与发光控制信号线电连接，且发光控制信号线传输的信号控制电源电压写入模块、发光控制模块及第四晶体管的开关状态相同。
16.在第一方面的一种实现方式中，显示面板包括多行第一类像素电路，第i行第一类像素电路所电连接的第二扫描线与第i+1行第一类像素电路所电连接的第一扫描线电连接，且第i行第一类像素电路所电连接的第三扫描线与第i+2行第一类像素电路所电连接的第一扫描线电连接，i≥1。
17.在第一方面的一种实现方式中，第一子选通模块开启的时长不小于数据电压写入模块开启的时长，且第二子选通模块开启的时长不小于数据电压写入模块开启的时长。
18.在第一方面的一种实现方式中，第一子选通模块开启的时长不小于第二子选通模块开启的时长。
19.在第一方面的一种实现方式中，多个像素电路中包括第二类像素电路，第二类像素电路包括第二选通模块，第二选通模块的第一端与第一节点电连接、第二端与第一类像素电路中的第二节点电连接；其中，第二选通模块的开关状态与第一类像素电路中第二子选通模块的开关状态相同。
20.第二方面，本技术实施例提供一种显示装置，包括如第一方面提供的显示面板。
21.本技术实施例中，通过在第一节点与驱动晶体管的栅极之间设置第一选通模块，利用驱动晶体管的栅极电位调节第一节点的电位，则可以降低第一节点与驱动晶体管的栅极之间的电位差，从而有利于改善第一节点向驱动晶体管的栅极漏电的问题，稳定驱动晶体管的栅极电位，进而有利于避免显示帧画面的亮度出现较大变化，改善显示面板的显示效果。
22.此外，在第一选通模块中，设置第一子选通模块开启的时段位于第二子选通模块开启的时段之前，则驱动晶体管的栅极电位可以先通过第一子选通模块写入第二节点，然后再通过第二子选通模块写入第一节点以调节第一节点的电位，可以避免第一节点的电位通过第一选通模块影响驱动晶体管的栅极电位，从而有利于进一步保证驱动晶体管栅极电位的稳定性、准确性，进一步提高显示面板的显示效果。
【附图说明】
23.为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域
普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
24.图1为本技术实施例提供的一种显示面板的示意图；
25.图2为本技术实施例提供的一种第一类像素电路的原理图；
26.图3为图2所示第一类像素电路的一种示意图；
27.图4为图3所示第一类像素电路的一种时序图；
28.图5为本技术实施例提供的又一种第一类像素电路的示意图；
29.图6为图3所示第一类像素电路的又一种时序图；
30.图7为图3所示第一类像素电路的又一种时序图；
31.图8为图3所示第一类像素电路的又一种时序图；
32.图9为图3所示第一类像素电路的又一种时序图；
33.图10为本技术实施例提供的又一种第一类像素电路的示意图；
34.图11为图1中相邻三行第一类像素电路的一种连接示意图；
35.图12为本技术实施例提供的又一种显示面板的示意图；
36.图13为本技术实施例提供的一种第二类像素电路与第一类像素电路的连接示意图；
37.图14为本技术实施例提供的一种显示装置的示意图。
【具体实施方式】
38.为了更好的理解本技术的技术方案，下面结合附图对本技术实施例进行详细描述。
39.应当明确，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。
40.在本技术实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
41.应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
42.本说明书的描述中，需要理解的是，本技术权利要求及实施例所描述的“基本上”、“近似”、“大约”、“约”、“大致”“大体上”等词语，是指在合理的工艺操作范围内或者公差范围内，可以大体上认同的，而不是一个精确值。
43.应当理解，尽管在本技术实施例中可能采用术语第一、第二等来描述晶体管、节点、方向等，但这些晶体管、节点、方向等不应限于这些术语。这些术语仅用来将晶体管、节点、方向等彼此区分开。例如，在不脱离本技术实施例范围的情况下，第一节点也可以被称为第二节点，类似地，第二节点也可以被称为第一节点。
44.本案申请人通过细致深入研究，对于现有技术中所存在的问题，而提供了一种解决方案。
45.图1为本技术实施例提供的一种显示面板的示意图，图2为本技术实施例提供的一
种第一类像素电路的原理图，图3为图2所示第一类像素电路的一种示意图。
46.本技术实施例提供一种显示面板01，如图1所示，显示面板01包括多个像素电路11和发光模块12，像素电路11与发光模块12电连接，用于驱动发光模块12发光。在显示面板01中，像素电路11可以沿第一方向x和第二方向y阵列排布，第一方向x可以为显示面板01的行方向，第二方向y可以为显示面板01的列方向。
47.如图2所示，像素电路11包括驱动晶体管td、第一晶体管t1和第二晶体管t2，驱动晶体管td用于为发光模块12提供发光驱动电流；第一晶体管t1的第一极与驱动晶体管td的第二极电连接；第二晶体管t2的第一极与驱动晶体管td的栅极电连接；第一晶体管t1的第二极与第二晶体管t2的第二极之间包括第一节点n1。第一晶体管t1和第二晶体管t2用于将驱动晶体管td的阈值电压补偿至驱动晶体管td的栅极。
48.具体地，如图2和图3所示，第一晶体管t1的第二极与第二晶体管t2的第二极在第一节点n1电连接。第一晶体管t1的栅极与第二晶体管t2的栅极均与第一扫描线s1电连接，第一扫描线s1传输的信号控制第一晶体管t1和第二晶体管t2的开关状态相同。
49.当第一扫描线s1传输有效信号控制第一晶体管t1和第二晶体管t2开启时，驱动晶体管td的阈值电压可通过开启的第一晶体管t1和第二晶体管t2补偿至驱动晶体管td的栅极。
50.请结合图1和图2，多个像素电路11中包括第一类像素电路111，第一类像素电路111包括上述像素电路11所包括的驱动晶体管td、第一晶体管t1和第二晶体管t2，第一类像素电路111还包括第一选通模块20，即包括第一选通模块20的像素电路11可以为第一类像素电路111。
51.第一选通模块20包括第一子选通模块21和第二子选通模块22，第一子选通模块21的第一端与驱动晶体管td的栅极电连接、第二端与第二节点n2电连接，第二子选通模块22的第一端与第二节点n2电连接、第二端与第一节点n1电连接；第一选通模块20用于调节第一节点n1的电位。
52.具体地，当第一选通模块20导通时，第一节点n1与驱动晶体管td的栅极导通，第一选通模块20可以利用驱动晶体管td的栅极电位调节第一节点n1的电位，进而降低第一节点n1与驱动晶体管td栅极之间的电位差。第一子选通模块21的第一端与驱动晶体管td的栅极可以在第三节点n3电连接，第三节点n3电位与驱动晶体管td的栅极电位相同。
53.其中，在第一选通模块20中，第一子选通模块21开启的时段位于第二子选通模块22开启的时段之前。
54.也就是说，第一子选通模块21与第二子选通模块22开启的时段不交叠，并且第一子选通模块21在先开启，第二子选通模块22在后开启。
55.需要说明的是，在本技术实施例中，第一子选通模块21与第二子选通模块22开启的时段不交叠包括第一子选通模块21关闭的时刻与第二子选通模块22开启的时刻相同的情况。
56.可以理解的是，由于晶体管的工作特性，尽管晶体管处于关闭状态，当晶体管的第一极与第二极之间出现电位差时，晶体管会发生漏流现象，而且晶体管的第一极与第二极之间的电位差越大，晶体管的漏流现象越明显。其中，晶体管的第一极和第二极可以是晶体管的源极与漏极。
57.现有技术中，在第一晶体管t1和第二晶体管t2将驱动晶体管td的阈值电压抓取至驱动晶体管td的栅极后，由于第一扫描线s1传输信号的耦合作用，第一节点n1的电位通常大于驱动晶体管td的栅极电位，即第二晶体管t2的第二极电位大于其第一极电位。尽管此时第一晶体管t1和第二晶体管t2均处于关闭状态，第一节点n1依然会向驱动晶体管td的栅极漏电，这就导致驱动晶体管td在产生发光驱动电流时的栅极电位不稳定，从而导致根据其栅极电位所产生的发光驱动电流不稳定，影响发光模块12的亮度。尤其是在显示面板01低频显示时，画面闪烁非常明显。
58.本技术实施例中，通过在第一节点n1与驱动晶体管td的栅极之间设置第一选通模块20，利用驱动晶体管td的栅极电位调节第一节点n1的电位，则可以降低第一节点n1与驱动晶体管td的栅极之间的电位差，从而有利于改善第一节点n1向驱动晶体管td的栅极漏电的问题，稳定驱动晶体管td的栅极电位，进而有利于避免显示帧画面的亮度出现较大变化，改善显示面板01的显示效果。
59.此外，在第一选通模块20中，设置第一子选通模块21开启的时段位于第二子选通模块22开启的时段之前，则驱动晶体管td的栅极电位可以先通过第一子选通模块21写入第二节点n2，然后再通过第二子选通模块22写入第一节点n1以调节第一节点n1的电位，可以避免第一节点n1的电位通过第一选通模块20影响驱动晶体管td的栅极电位，从而有利于进一步保证驱动晶体管td栅极电位的稳定性、准确性，进一步提高显示面板01的显示效果。
60.图4为图3所示第一类像素电路的一种时序图。
61.在本技术的一个实施例中，如图3所示，第一子选通模块21包括第三晶体管t3，第三晶体管t3的第一极与驱动晶体管td的栅极电连接、第二极与第二节点n2电连接。第二子选通模块22包括第四晶体管t4，第四晶体管t4的第一极与第一节点n1电连接、第二极与第二节点n2电连接。
62.也就是说，第一子选通模块21和第二子选通模块22均可以只包括一个晶体管，以简化第一类像素电路111的结构。
63.进一步地，请结合图3和图4，第三晶体管t3的栅极与第二扫描线s2电连接，第四晶体管t4的栅极与第三扫描线s3电连接。第二扫描线s2传输有效信号(如低电平)控制第三晶体管t3开启的时段位于第三扫描线s3传输有效信号(如低电平)控制第四晶体管t4开启的时段之前。
64.图5为本技术实施例提供的又一种第一类像素电路的示意图。
65.本技术发明人考虑到将驱动晶体管td的栅极电位写入第二节点n2之后，随着时间流逝，第二节点n2的电位通常会小于驱动晶体管td的栅极电位，在将第二节点n2与第一节点n1导通以调节第一节点n1电位的过程中，可能还是会出现第一节点n1与驱动晶体管td的栅极电位之间具有较大电位差的情况，第一节点n1可能还是会向驱动晶体管td的栅极漏流，影响驱动晶体管td栅极电位的稳定。因此，本技术发明人给出了一种在不通过第一选通模块20影响驱动晶体管td栅极电位的情况下，可以进一步减小第一节点n1与驱动晶体管td的栅极电位之间电位差的方案。
66.在本技术的一个实施例中，如图5所示，第一类像素电路111包括第一电容c1，第一电容c1的一个极板与第二节点n2电连接、另一个极板与固定电位信号线cl1电连接。
67.可选地，如图5所示，固定电位信号线cl1与第一电源电压信号线pvee电连接，第一
电源电压信号线pvee与发光模块12电连接。当然，在一些其他的实施例中，固定电位信号线cl1也可以与第二电源电压信号线pvdd电连接。
68.本技术实施例中，第一电容c1可以有效稳定第二节点n2的电位，有利于将驱动晶体管td的栅极电位完整的保存在第二节点n2中，即有利于实现第二节点n2的电位与驱动晶体管td的栅极电位趋于相同，从而在将第二节点n2与第一节点n1导通后，有利于使得第一节点n1与驱动晶体管td栅极之间的电位进一步减小，从而保证驱动晶体管td的栅极电位维持稳定，进而有利于改善显示面板01的显示效果。
69.请继续参考图2、图3，在本技术的一个实施例中，第一类像素电路111还包括数据电压写入模块30，数据电压写入模块30的输入端与数据信号线dl1电连接、输出端与驱动晶体管td的第一极电连接，数据电压写入模块30用于将数据信号线dl1传输的数据电压vdata传输至驱动晶体管td的第一极。
70.第一类像素电路111的工作过程包括数据写入阶段e1，在数据写入阶段e1，数据电压写入模块30及第一晶体管t1、第二晶体管t2开启。
71.第一选通模块20在数据写入阶段e1之后开启。
72.具体地，如图3所示，数据电压写入模块30的控制端与第一扫描线s1电连接，第一扫描线s1传输的信号控制数据电压写入模块30及第一晶体管t1、第二晶体管t2的开关状态相同。
73.进一步地，数据电压写入模块30包括第五晶体管t5，第五晶体管t5的第一极与数据信号线dl1电连接、第二极与驱动晶体管td的第一极电连接、栅极与第一扫描线s1电连接。第一晶体管t1的栅极、第二晶体管t2的栅极均与第一扫描线s1电连接，第一扫描线s1传输的信号控制第一晶体管t1、第二晶体管t2及第五晶体管t5的开关状态相同。
74.在数据写入阶段e1，第五晶体管t5、第一晶体管t1及第二晶体管t2开启，数据电压vdata传输至驱动晶体管td的栅极，并将驱动晶体管td的阈值电压补偿至驱动晶体管td的栅极。
75.如图2所示，第一类像素电路111还包括第一复位模块40，第一复位模块40的输入端与第一复位信号线sl1、输出端与驱动晶体管td的栅极电连接，第一复位模块40用于将第一复位信号线sl1传输的第一复位电压vref1传输至驱动晶体管td的栅极。
76.可选地，如图3所示，第一复位模块40包括第六晶体管t6和第七晶体管t7，第六晶体管t6的第一极与第一复位信号线sl1电连接、第二极与第七晶体管t7的第一极电连接，第七晶体管t7的第二极与驱动晶体管td的栅极电连接；第六晶体管t6的栅极及第七晶体管t7的栅极均与第四扫描线s4电连接，第四扫描线s4传输的信号控制第六晶体管t6和第七晶体管t7的开关状态相同。
77.结合图4所示，第一类像素电路111的工作过程还包括在数据写入阶段e1之前进行的复位阶段e0。在复位阶段e0，第四扫描线s4传输有效信号控制第六晶体管t6和第七晶体管t7开启，此时，第一复位信号线sl1传输的第一复位电压vref1通过开启的第六晶体管t6和第七晶体管t7传输至驱动晶体管td的栅极，对驱动晶体管td的栅极进行复位。
78.可以理解的是，驱动晶体管td在产生发光驱动电流时的栅极电位为数据写入阶段e1之后的电位。
79.本技术实施例中，第一选通模块20在数据写入阶段e1之后开启，可以保证以驱动
晶体管td在产生发光驱动电流时的栅极电位调节第一节点n1的电位，从而减小显示面板01发光时，第一节点n1与驱动晶体管td栅极电位之间的电位差，进而有利于稳定驱动晶体管td的栅极电位，避免显示帧画面的亮度出现较大变化，改善显示面板01的显示效果。
80.此外，本技术实施例设置第一选通模块20在数据写入阶段e1之后开启，还可以避免第一选通模块20对第一类像素电路111的复位阶段e0及数据写入阶段e1产生影响，有利于保证第一类像素电路111的正常工作。
81.在本技术的一个实施例中，请继续参考图4，第一类像素电路111的工作过程还包括在数据写入阶段e1之后进行的发光阶段e2。
82.第一选通模块20在发光阶段e2开启。
83.可以理解的是，在发光阶段e2，第一晶体管t1、第二晶体管t2、第六晶体管t6及第七晶体管t7均关闭。此时，驱动晶体管td根据其栅极电位产生驱动发光模块12的发光驱动电流。
84.本技术实施例设置第一选通模块20在发光阶段e2开启，则可以调节第一节点n1在发光阶段e2的电位，改善第一节点n1在发光阶段e2向驱动晶体管td栅极漏电的问题，进而改善显示面板01的显示效果。
85.图6为图3所示第一类像素电路的又一种时序图，图7为图3所示第一类像素电路的又一种时序图。
86.如图6所示，在本技术的一个实施例中，第一类像素电路111的工作过程还包括在数据写入阶段e1之后依次进行的调节阶段e3和发光阶段e2。
87.第一选通模块20在调节阶段e3开启。
88.图6所示时序与图4所示时序的区别主要在于：在数据写入阶段e1与发光阶段e2之间设置调节阶段e3，第二扫描线s2和第三扫描线s3依次在调节阶段e3传输有效信号控制第一晶体管t1、第二晶体管t2开启。
89.本技术实施例可以在发光阶段e2之前中和第一节点n1的电位，从而有利于使得驱动晶体管td的栅极电位在发光阶段e2的起始时刻就保持稳定，有利于进一步保证显示帧画面的亮度稳定性。
90.需要说明的是，如图7所示，在一些其他的实施例中，还可以设置第二扫描线s2在调节阶段e3传输有效信号控制第一晶体管t1开启，第三扫描线s3在发光阶段e2传输有效信号控制第二晶体管t2开启。即先在调节阶段e3将驱动晶体管td的栅极电位写入第二节点n2，然后在发光阶段e2将第二节点n2与第一节点n1导通，从而中和第一节点n1的电位，实现对第一节点n1的调节，进而减小第一节点n1向驱动晶体管td栅极的漏电问题。
91.图8为图3所示第一类像素电路的又一种时序图。
92.在本技术的一个实施例中，第一子选通模块21开启的时长不小于第二子选通模块22开启的时长。即第二扫描线s2传输有效信号(如低电平)的时段不小于第三扫描线s3传输有效信号(如低电平)的时段。
93.可选地，如图6所示，第一子选通模块21开启的时长t1等于第二子选通模块22开启的时长t2。
94.可选地，如图8所示，第一子选通模块21开启的时长t1大于第二子选通模块22开启的时长t2。
95.本技术实施例中，当第一子选通模块21开启的时长大于第二子选通模块22开启的时长时，则可以增加将驱动晶体管td的栅极电位写入第二节点n2的时间，有利于将驱动晶体管td的栅极电位更加完整的保存在第二节点n2中，从而有利于在第一节点n1和第二节点n2导通后，使得第一节点n1的电位与驱动晶体管td的栅极电位进一步接近，进而有利于进一步减小第一节点n1向驱动晶体管td的栅极进行漏电的问题。
96.当第一子选通模块21开启的时长等于第二子选通模块22开启的时长时，则使得第二扫描线s2和第三扫描线s3由相同的外围电路提供成为了可能，有利于减少外围驱动电路的数量，降低显示面板01的设计难度及制备难度。
97.图9为图3所示第一类像素电路的又一种时序图。
98.在本技术的一个实施例中，在第一类像素电路111的工作过程中，第一子选通模块21开启的时长不小于数据电压写入模块30开启的时长，并且第二子选通模块22开启的时长不小于数据电压写入模块30开启的时长。
99.也就是说，在第一类像素电路111的工作过程中，第二扫描线s2传输有效信号(如低电平)的时长不小于第一扫描线s1传输有效信号(如低电平)的时长，并且第三扫描线s3传输有效信号(如低电平)的时长不小于第一扫描线s1传输有效信号(如低电平)的时长。
100.可选地，如图6所示，第一子选通模块21开启的时长t1等于数据电压写入模块30开启的时长t3，并且第二子选通模块22开启的时长t2等于数据电压写入模块30开启的时长t3。
101.可选地，如图9所示，第一子选通模块21开启的时长t1大于数据电压写入模块30开启的时长t3，并且第二子选通模块22开启的时长t2大于数据电压写入模块30开启的时长t3。
102.当然，还可以设置第一子选通模块21和第二子选通模块22中，一者开启的时长等于数据电压写入模块30开启的时长、另一者开启的时长大于数据电压写入模块30开启的时长。
103.本技术实施例中，当第一子选通模块21开启的时长和第二子选通模块22开启的时长均大于数据电压写入模块30开启的时长时，则可以增加将驱动晶体管td的栅极电位写入第二节点n2的时间，以及增加第二节点n2电位与第一节点n1电位中和的时间，有利于将驱动晶体管td的栅极电位更加充分的写入到第二节点n2，并且与第一节点n1的电位进行充分的中和，使得在数据写入阶段e1之后，第一节点n1的电位与驱动晶体管td的栅极电位更加接近，从而有利于进一步减小第一节点n1向驱动晶体管td的栅极漏电的问题，进而有利于进一步改善显示面板01的显示效果。
104.当第一子选通模块21开启的时长和第二子选通模块22开启的时长均等于数据电压写入模块30开启的时长时，则在保证可以利用驱动晶体管td的栅极电位调节第一节点n1电位的同时，使得第二扫描线s2、第三扫描线s3与第一扫描线s1由相同的外围驱动电路提供成为了可能，有利于进一步减少外围驱动电路的数量，降低显示面板01的设计难度及制备难度。
105.图10为本技术实施例提供的又一种第一类像素电路的示意图。
106.在本技术的一个实施例中，如图2、图3、图5及图10所示，第一类像素电路111还包括电源电压写入模块50和发光控制模块60，电源电压写入模块50的输入端与第二电源电压
信号线pvdd电连接、输出端与驱动晶体管td的第一极电连接、控制端与发光控制信号线em电连接；发光控制模块60的输入端与驱动晶体管td的第二极电连接、输出端与发光模块12的第一极电连接、控制端与发光控制信号线em电连接。
107.具体地，如图3、图5和图10所示，电源电压写入模块50包括第八晶体管t8，发光控制模块60包括第九晶体管t9，第八晶体管t8的第一极与第二电源电压信号线pvdd电连接、第二极与驱动晶体管td的第一极电连接、栅极与发光控制信号线em电连接；第九晶体管t9的第一极与驱动晶体管td的第二极电连接、第二极与发光模块12的第一极电连接、栅极与发光控制信号线em电连接；发光模块12的第二极与第一电源电压信号线pvee电连接。
108.在发光阶段e2，发光控制信号线em传输有效信号控制第八晶体管t8和第九晶体管t9开启，驱动晶体管td根据其栅极电位产生发光驱动电流并传输至发光模块12的第一极，驱动发光模块12发光。发光模块12可以包括有机发光二极管，发光模块12的第一极可以为有机发光二极管的阳极，发光模块12的第二极可以为有机发光二极管的阴极。
109.其中，如图10所示，第三扫描线s3与发光控制信号线em电连接，并且发光控制信号线em传输的信号控制电源电压写入模块50、发光控制模块60及第四晶体管t4的开关状态相同。即第八晶体管t8、第九晶体管t9及第四晶体管t4的沟道类型相同。
110.本技术实施例中，第三扫描线s3与发光控制信号线em电连接，即复用发光控制信号线em传输的信号控制第四晶体管t4的开关状态，在保证可以在发光阶段e2调节第一节点n1电位的同时，无需额外设置第四晶体管t4的控制信号，有利于简化显示面板01中外围驱动电路的设计，降低显示面板01的制备难度。
111.请继续参考图2，在本技术的一个实施例中，第一类像素电路111还包括第二复位模块70，第二复位模块70的输入端与第一复位信号线sl1电连接、输出端与发光模块12的第一极电连接，第二复位模块70用于将第一复位信号线sl1传输的第一复位电压vref1传输至发光模块12的第一极，以对发光模块12的第一极进行复位。
112.具体地，如图3、图5及图10所示，第二复位模块70包括第十晶体管t10，第十晶体管t10的第一极与第一复位信号线sl1电连接、第二极与发光模块12的第一极电连接、栅极与第一扫描线s1电连接。第十晶体管t10的沟道类型与第一晶体管t1、第二晶体管t2的沟道类型相同。
113.在数据写入阶段e1，第十晶体管t10开启，第一复位信号线sl1传输的第一复位电压vref1通过开启的第十晶体管t10传输至发光模块12的第一极，完成对发光模块12的复位。
114.为了将本技术实施例的技术方案阐述的更加清楚，下面结合图3和图4对图3所示第一类像素电路111的工作过程进行说明。
115.需要说明的是，以下以第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第八晶体管t8、第九晶体管t9及第十晶体管t10为p型晶体管为例进行说明。
116.第一类像素电路111的工作过程包括依次进行的复位阶段e0、数据写入阶段e1和发光阶段e2。
117.在复位阶段e0，第四扫描线s4传输开启信号，即低电平信号，第六晶体管t6和第七晶体管t7开启；第一扫描线s1、第二扫描线s2、第三扫描线s3及发光控制信号线em传输关闭
信号，即高电平信号，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第八晶体管t8、第九晶体管t9及第十晶体管t10关闭。同时，第一复位信号线sl1传输第一复位电压vref1，第一复位电压vref1通过开启的第六晶体管t6和第七晶体管t7传输至驱动晶体管td的栅极，完成对驱动晶体管td栅极的复位。
118.在数据写入阶段e1，第一扫描线s1传输开启信号，即低电平信号，第一晶体管t1、第二晶体管t2、第五晶体管t5和第十晶体管t10开启；第二扫描线s2、第三扫描线s3、第四扫描线s4及发光控制信号线em传输关闭信号，即高电平信号，第三晶体管t3、第四晶体管t4、第六晶体管t6、第七晶体管t7、第八晶体管t8及第九晶体管t9关闭。同时，数据信号线dl1传输数据电压vdata，在数据写入阶段e1的起始点，驱动晶体管td的栅极电位为第一复位电压vref1，驱动晶体管td的源极电位为数据电压信号vdata，驱动晶体管td的源极与栅极之间的电位差为(vdata-vref1)，两者的电位差大于0，因此，驱动晶体管td开启，数据电压vdata通过开启的驱动晶体管td以及开启的第一晶体管t1、第二晶体管t2传输至驱动晶体管td的栅极，使得驱动晶体管td的栅极电位逐渐增加。当驱动晶体管td的栅极电位等于(vdata-∣vth∣)时，驱动晶体管td关闭。其中，vth为驱动晶体管td的阈值电压。
119.同时，第一复位电压vref1通过开启的第十晶体管t10对发光模块12的第一极进行复位。可选地，发光模块12包括有机发光二极管，第一复位电压vref1通过开启的第十晶体管t10对有机发光二极管的阳极进行复位。
120.在发光阶段e2，第一扫描线s1、第四扫描线s4传输关闭信号，即高电平信号，第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6、第七晶体管t7及第十晶体管t10关闭；第二扫描线s2、第三扫描线s3及发光控制信号线em传输开启信号，即低电平信号，第三晶体管t3、第四晶体管t4、第八晶体管t8及第九晶体管t9开启。同时，第二电源电压信号线pvdd传输第二电源电压vdd，即驱动晶体管td源极的电位为第二电源电压vdd。由于第二电源电压vdd的电位大于数据电压vdata的电位，则驱动晶体管td产生发光驱动电流并通过第九晶体管t9传输至发光模块12，控制发光模块12发光。
121.同时，第三晶体管t3和第四晶体管t4依次开启，使得驱动晶体管td的栅极电位可以先通过第三晶体管t3写入第二节点n2，然后再通过第四晶体管t4写入第一节点n1以调节第一节点n1的电位，在避免第一节点n1的电位通过第三晶体管t3和第四晶体管t4影响驱动晶体管td的栅极电位的同时，可以降低第一节点n1与驱动晶体管td的栅极之间的电位差，从而有利于改善第一节点n1向驱动晶体管td的栅极漏电的问题，稳定驱动晶体管td的栅极电位，进而有利于避免显示帧画面的亮度出现较大变化，改善显示面板01的显示效果。
122.图11为图1中相邻三行第一类像素电路的一种连接示意图。
123.在本技术的一个实施例中，结合图1和图11所示，显示面板01包括多行第一类像素电路111，第i行第一类像素电路111所电连接的第二扫描线s2与第i+1行第一类像素电路111所电连接的第一扫描线s1电连接，并且第i行第一类像素电路111所电连接的第三扫描线s3与第i+2行第一类像素电路111所电连接的第一扫描线s1电连接。其中，i≥1。
124.也就是说，第i行第一类像素电路111中第三晶体管t3的栅极与第i+1行第一类像素电路111中第五晶体管t5的栅极电连接，第i行第一类像素电路111中第四晶体管t3的栅极与第i+2行第一类像素电路111中第五晶体管t5的栅极电连接。
125.本技术实施例中，第二扫描线s2、第三扫描线s3与第一扫描线s1可以由相同的外
围驱动电路提供，有利于减少外围驱动电路的数量，降低显示面板01的设计难度及制备难度。
126.进一步地，请继续参考图11，第i行第一类像素电路111所电连接的第一扫描线s1还可以与第i+1行第一类像素电路111所电连接的第四扫描线s4电连接，使得第一扫描线s1、第二扫描线s2、第三扫描线s3及第四扫描线s4都可以由相同的外围驱动电路提供，从而有利于进一步减少外围驱动电路的数量，降低显示面板01的设计难度及制备难度。
127.图12为本技术实施例提供的又一种显示面板的示意图，图13为本技术实施例提供的一种第二类像素电路与第一类像素电路的连接示意图。
128.在本技术的一个实施例中，结合图12和图13所示，多个像素电路11中还包括第二类像素电路112，第二类像素电路112可以与第一类像素电路111同行排布。
129.第二类像素电路112包括第二选通模块80，第二选通模块80的第一端与第一节点n1电连接、第二端与第一类像素电路111中的第二节点n2电连接。
130.其中，第二选通模块80的开关状态与第一类像素电路111中第二子选通模块22的开关状态相同。
131.具体地，在第二类像素电路112中，第二选通模块80包括第四晶体管t4，第四晶体管t4的第一极与第一节点n1电连接、第二极与第一类像素电路111中的第二节点n2电连接、栅极与该第一类像素电路111中所电连接的第三扫描线s3电连接。该第二类像素电路112与该第一类像素电路111位于同一行。
132.图13所示第二类像素电路112与第一类像素电路111的区别主要在于：第二类像素电路112中未设置第三晶体管t3以及第一电容c1。
133.本技术实施例中，当第一类像素电路111中的第一子选通模块21将该第一类像素电路111中驱动晶体管td的栅极电位写入第二节点n2后，第二类像素电路112中的第二选通模块80导通，使得第二类像素电路112中的第一节点n1与第一类像素电路111中的第二节点n2导通，从而利用第一类像素电路111中第二节点n2的电位中和第二类像素电路112中第一节点n1的电位，同样可以降低第二类像素电路112中的第一节点n1与该第二类像素电路112中驱动晶体管td的栅极之间的电位差，从而有利于改善第二类像素电路112所驱动的发光模块12亮度的稳定性，进而保证显示面板01的显示质量。
134.本技术实施例在改善显示面板01的显示质量的同时，可以减少显示面板01中晶体管的数量，从而有利于降低显示面板01的成本。
135.图14为本技术实施例提供的一种显示装置的示意图。
136.本技术实施例提供一种显示装置02，如图14所示，显示装置02包括如上述实施例提供的显示面板01。本技术实施例提供的显示装置02可以是手机，此外，显示装置02还可以是电脑、电视等电子装置。
137.在显示装置02中，通过在第一节点n1与驱动晶体管td的栅极之间设置第一选通模块20，利用驱动晶体管td的栅极电位调节第一节点n1的电位，则可以降低第一节点n1与驱动晶体管td的栅极之间的电位差，从而有利于改善第一节点n1向驱动晶体管td的栅极漏电的问题，稳定驱动晶体管td的栅极电位，进而有利于避免显示帧画面的亮度出现较大变化，改善显示装置02的显示效果。
138.此外，在第一选通模块20中，设置第一子选通模块21开启的时段位于第二子选通
模块22开启的时段之前，则驱动晶体管td的栅极电位可以先通过第一子选通模块21写入第二节点n2，然后再通过第二子选通模块22写入第一节点n1以调节第一节点n1的电位，可以避免第一节点n1的电位通过第一选通模块20影响驱动晶体管td的栅极电位，从而有利于进一步保证驱动晶体管td栅极电位的稳定性、准确性，进一步提高显示装置02的显示效果。
139.以上所述仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本技术的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本技术保护的范围之内。