像素驱动电路、像素驱动方法和显示面板与流程

1.本技术涉及像素驱动技术领域，特别涉及一种像素驱动电路、像素驱动方法和显示面板。


背景技术：

2.目前，对于采用发光器件来作为像素的显示面板而言，每一发光器件都需要配备一像素驱动电路，但每一现有像素驱动电路为实现对驱动薄膜晶体管的阈值电压补偿，往往需要采用6个甚至更多的薄膜晶体管，从而影响显示面板的透过率。


技术实现要素：

3.本技术的主要目的是提供一种像素驱动电路，旨在解决自发光显示面板透过率较低的问题。
4.为实现上述目的，本技术提出的像素驱动电路，应用于显示面板，所述显示面板设有像素阵列，所述像素阵列包括位于同列上相邻的第一发光器件和第二发光器件，所述第一发光器件的阳极连接于第一节点，阴极接入第一电源电压；第二发光器件的阳极连接于第三节点，阴极接入第二电源电压；所述像素驱动电路包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和电容；所述第一薄膜晶体管的受控端接入第一控制信号，第一端接入第一电源电压，第二端连接于第一节点；所述第二薄膜晶体管的受控端接入第二控制信号，第一端连接于第四节点，第二端连接于所述第一薄膜晶体管的第二端；所述第二薄膜晶体管的受控端接入扫描信号，第一端连接于数据信号，第二端连接于第二节点；所述第四薄膜晶体管的受控端连接于第四节点，第一端连接于第一节点，第二端连接于第三节点；所述第五薄膜晶体管的受控端接入第三控制信号，第一端连接于第四节点，第二端连接于第三节点；所述第六薄膜晶体管的受控端接入第四控制信号，第一端连接于所述第五薄膜晶体管的第二端，第二端接入第二电源电压；所述电容的一端连接于第二节点，另一端连接于第四节点。
5.可选地，所述第一控制信号、所述第二控制信号、所述第三控制信号、所述第四控制信号、所述第一电源电压、所述第二电源电压、所述扫描信号以及所述数据信号相组合先后对应于第一复位阶段、第一采样阶段、第一数据写入阶段、第一发光阶段、第二复位阶段、第二采样阶段、第二数据写入阶段、第二发光阶段；其中，在所述第一发光阶段，所述第一发光器件发光；在所述第二发光阶段，所述
第二发光器件发光。
6.可选地，在所述第一复位阶段和所述第二复位阶段，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管以及所述第六薄膜晶体管开启；所述数据信号、所述第一电源电压以及所述第二电源电压为低电位。
7.可选地，在所述第一采样阶段，所述第二薄膜晶体管和所述第六薄膜晶体管开启，所述第一薄膜晶体管、所述第三薄膜晶体管、所述第五薄膜晶体管关闭，所述数据信号为低电位，所述第一电源电压以及所述第二电源电压为高电位，所述第四节点电位为第二电源电压与所述第四薄膜晶体管阈值电压的绝对值之差；在所述第二采样阶段，所述第一薄膜晶体管、所述第三薄膜晶体管、所述第五薄膜晶体管开启，所述第二薄膜晶体管和所述第六薄膜晶体管关闭，所述数据信号为低电位，所述第一电源电压以及所述第二电源电压为高电位，所述第四节点电位为第一电源电压与所述第四薄膜晶体管阈值电压的绝对值之差。
8.可选地，在所述第一采样阶段，所述第一发光器件处于反向偏置状态；在所述第二采样阶段，所述第二发光器件处于反向偏置状态。
9.可选地，在所述第一数据写入阶段，所述第二薄膜晶体管开启，所述第一薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管关闭，所述第三薄膜晶体管在预设子阶段开启，所述第三薄膜晶体管在预设子阶段之外关闭，所述数据信号、所述第一电源电压以及所述第二电源电压为高电位，所述第四节点电位为第二电源电压与所述第四薄膜晶体管阈值电压的绝对值的差值与数据信号之和；在所述第二数据写入阶段，所述第五薄膜晶体管开启，所述第一薄膜晶体管、所述第二薄膜晶体管和所述第六薄膜晶体管关闭，所述第三薄膜晶体管在预设子阶段开启，所述第三薄膜晶体管在预设子阶段之外关闭，所述数据信号、所述第一电源电压以及所述第二电源电压为高电位，所述第四节点电位为第一电源电压与所述第四薄膜晶体管阈值电压的绝对值的差值与数据信号之和。
10.可选地，在所述第一发光阶段，所述第六薄膜晶体管开启，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管和所述第五薄膜晶体管关闭，所述第一电源电压为负电位，所述第二电源电压为高电位，所述数据信号为低电位；在所述第二发光阶段，所述第一薄膜晶体管开启，所述第二薄膜晶体管、所述第三薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管关闭，所述第一电源电压为高电位，所述第二电源电压为负电位，所述数据信号为低电位。
11.可选地，所述第一发光器件和所述第二发光器件在发光时的流经电流，不随所述第四薄膜晶体管的阈值电压的变化而变化。
12.本技术还提出一种像素驱动方法，应用于如上述的像素驱动电路，所述像素驱动电路包括：所述像素驱动方法包括：进入第一复位阶段，控制所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管以及所述第六薄膜晶体管开启，以及控制所述数据信号、所述第一电源电压以及所述第二电源电压为低电位；
进入第一采样阶段，控制所述第二薄膜晶体管和所述第六薄膜晶体管开启，以及控制所述第一薄膜晶体管、所述第三薄膜晶体管、所述第五薄膜晶体管关闭，以及控制所述数据信号为低电位，所述第一电源电压以及所述第二电源电压为高电位，以使所述第四节点电位为第二电源电压与所述第四薄膜晶体管阈值电压的绝对值之差；进入第一数据写入阶段，控制所述第二薄膜晶体管开启，以及控制所述第一薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管关闭，以及控制所述第三薄膜晶体管在预设子阶段开启，以及控制所述第三薄膜晶体管在预设子阶段之外关闭，以及控制所述数据信号、所述第一电源电压以及所述第二电源电压为高电位，以使所述第四节点电位为第二电源电压与所述第四薄膜晶体管阈值电压的绝对值的差值与数据信号之和；进入第一发光阶段，控制所述第六薄膜晶体管开启，以及控制所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管和所述第五薄膜晶体管关闭，以及控制所述第一电源电压为负电位，以及控制所述第二电源电压为高电位，以及控制所述数据信号为低电位，以使所述第一发光器件发光；进入第二复位阶段，控制所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管以及所述第六薄膜晶体管开启，以及控制所述数据信号、所述第一电源电压以及所述第二电源电压为低电位；进入第二采样阶段，控制所述第一薄膜晶体管、所述第三薄膜晶体管、所述第五薄膜晶体管开启，以及控制所述第二薄膜晶体管和所述第六薄膜晶体管关闭，以及控制所述数据信号为低电位，以及控制所述第一电源电压以及所述第二电源电压为高电位，以使所述第四节点电位为第一电源电压与所述第四薄膜晶体管阈值电压的绝对值之差；进入第二数据写入阶段，控制所述第五薄膜晶体管开启，以及控制所述第一薄膜晶体管、所述第二薄膜晶体管和所述第六薄膜晶体管关闭，以及控制所述第三薄膜晶体管在预设子阶段开启，以及控制所述第三薄膜晶体管在预设子阶段之外关闭，以及控制所述数据信号、所述第一电源电压以及所述第二电源电压为高电位，以使所述第四节点电位为第一电源电压与所述第四薄膜晶体管阈值电压的绝对值的差值与数据信号之和；进入第二发光阶段，控制所述第一薄膜晶体管开启，以及控制所述第二薄膜晶体管、所述第三薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管关闭，以及控制所述第一电源电压为高电位，以及控制所述第二电源电压为负电位，以及控制所述数据信号为低电位，以使所述第二发光器件发光。
13.本技术还提出一种显示面板，所述显示面板包括：像素阵列，所述像素阵列包括位于同列上相邻的第一发光器件和第二发光器件；以及，如上述的像素驱动电路，所述像素驱动电路与所述第一发光器件和所述第二发光器件连接。
14.本技术技术方案通过采用第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和电容，以构成3t0.5c电路结构的像素驱动电路，以使同列上相邻两发光器件可共用一个像素驱动电路，且可对驱动薄膜晶体管的阈值电压以及电源电压的压降进行补偿，因而可消除驱动薄膜晶体管的阈值电压缺陷和电源电压压降对发光器件流经电流的影响，有利于提高自发光显示面板的显示均匀性，相较
于分别设置两路像素驱动电路所需的至少12个薄膜晶体管而言，极大的降低了薄膜晶体管的数量，从而可极大的改善面板的透过率。此外，本技术像素驱动电路还可使得第一发光器件和第二发光器件处于反向偏置状态，以降低发光器件的老化速度，有利于延长自发光显示面板的使用寿命。
附图说明
15.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
16.图1为本技术实施例一像素驱动电路的电路示意图；图2为本技术实施例一像素驱动电路的时序示意图；图3为本技术实施例一像素驱动电路在第一采样阶段的通路示意图；图4为本技术实施例一像素驱动电路在第一数据阶段的通路示意图；图5为本技术实施例一像素驱动电路在第一发光写入阶段的通路示意图；图6为本技术实施例一像素驱动电路在第二采样阶段的通路示意图；图7为本技术实施例一像素驱动电路在第二数据阶段的通路示意图；图8为本技术实施例一像素驱动电路在第二发光阶段的通路示意图；图9为本技术实施例二像素驱动方法的步骤示意图。
17.附图标号说明：标号名称标号名称d1第一发光器件ctr1第一控制信号d2第二发光器件ctr2第二控制信号m1第一薄膜晶体管ctr3第三控制信号m2第二薄膜晶体管ctr4第四控制信号m3第三薄膜晶体管scan扫描信号m4第四薄膜晶体管data数据信号m5第五薄膜晶体管t1第一复位阶段m6第六薄膜晶体管t2第一采样阶段c电容t3第一数据写入阶段a1第一节点t4第一发光阶段a2第二节点t5第二复位阶段a3第三节点t6第二采样阶段a4第三节点t7第二数据写入阶段t31、t32、t71、t72预设子阶段t8第二发光阶段本技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
18.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完
整地描述，显然，所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
19.另外，在本技术中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本技术要求的保护范围之内。
20.实施例一：本技术提出一种像素驱动电路，可应用于显示面板。
21.显示面板可以包括依次叠设的像素层、发光层、驱动电路层和阵列基板。驱动电路层设置于阵列基板上。像素层可以包括多个呈阵列排布的像素，发光层对应每一像素设置有一发光器件。驱动电路层可以包括多个像素驱动电路，每一像素驱动电路连接有一发光器件，每一像素驱动电路用于驱动对应像素的发光器件的发光，从而以实现显示面板的自发光显示。发光器件可以是有机发光二极管（oled）、迷你发光二极管（mini-led）或者是微发光二极管（micro-led），在此不做限定；本技术实施例以发光器件为有机发光二极管为例进行说明。
22.在实际应用中，像素驱动电路中可设有一个用于控制发光器件流经电流的驱动薄膜晶体管，而驱动薄膜晶体管的阀值电压存在非均匀性问题，且该阈值电压还会随着工作时间的增加而发生漂移，以导致显示面板产生亮度不均的云纹。现有技术为解决阈值电压所存在的上述缺陷，通常会增加的薄膜晶体管的数量和增设存储电容c，以导致每一像素驱动电路中的薄膜晶体管数量为6个及以上，由像素驱动电路所在驱动电路层在显示面板的位置可知，每一像素驱动电路中的薄膜晶体管数量越多，发光层经驱动电路层透出的光线也就越少，显示面板的透过率也就越低。其次，像素驱动电路还需要经电源线接入电源电压来驱动对应的发光器件，电源线本身存在一定程度的内阻，因而实际传递到发光器件的电源电压存在压降，且由于不同显示器件的电源电压压降不同，因而会导致各发光器件的发光亮度不均，并且像素驱动电路中的发光器件由于处于正向偏置状态，还会使得发光器件的老化速度较快，以导致自发光显示面板的使用寿命较低。
23.针对上述问题，本技术提出一种像素驱动电路，用于驱动像素阵列中同一列上相邻的两发光器件，其中第一发光器件d1可为奇数行上的发光器件，第二发光器件d2可为偶数行的发光器件。
24.参照图1，本技术的像素驱动电路包括第一薄膜晶体管m1、第二薄膜晶体管m2、第三薄膜晶体管m3、第四薄膜晶体管m4、第五薄膜晶体管m5、第六薄膜晶体管m6和电容c。第一薄膜晶体管m1和第二薄膜晶体管m2用于控制第一发光器件d1发光以及第一节点a1的电荷清空。第三薄膜晶体管m3为数据写入薄膜晶体管。第四薄膜晶体管m4同时作为第一发光器件d1和第二发光器件d2的驱动薄膜晶体管。第五薄膜晶体管m5和第六薄膜晶体管m6 用于控制第二发光器件d2发光以及第三节点a3的电荷清空。电容c可为存储电容c。其中，第一薄膜晶体管m1、第二薄膜晶体管m2、第三薄膜晶体管m3、第四薄膜晶体管m4、第五薄膜晶体管
m5、第六薄膜晶体管m6可均为氧化物半导体薄膜晶体管、低温多晶硅薄膜晶体管或者非晶硅薄膜晶体管，也即薄膜晶体管t1至t7的类型均可以为铟镓锌氧化物(indium gallium zinc oxide，igzo)、低温多晶硅(low temperature poly-silicon，ltps)或者非晶硅(a-si)类型。当然，也可以对薄膜晶体管t1至t6分别采用不同类型的薄膜晶体管，组合方式有多种，在此不再赘述。本实施例中，第一薄膜晶体管m1、第二薄膜晶体管m2、第三薄膜晶体管m3、第四薄膜晶体管m4、第五薄膜晶体管m5、第六薄膜晶体管m6均可为p型薄膜晶体管。可以理解的是，薄膜晶体管的受控端可为栅极，第一端和第二端中的一者可为源极，另一端可为漏极；薄膜晶体管可在开启时使第一端和第二端连接，在关闭时使第一端和第二端的连接断开。
25.第一薄膜晶体管m1的受控端接入第一控制信号ctr1，第一端接入第一电源电压vss1，第二端连接于第一节点a1；第二薄膜晶体管m2的受控端接入第二控制信号ctr2，第一端连接于第四节点a4，第二端连接于第一薄膜晶体管m1的第二端；第二薄膜晶体管m2的受控端接入扫描信号scan，第一端连接于数据信号data，第二端连接于第二节点a2；第四薄膜晶体管m4的受控端连接于第四节点a4，第一端连接于第一节点a1，第二端连接于第三节点a3；第五薄膜晶体管m5的受控端接入第三控制信号ctr3，第一端连接于第四节点a4，第二端连接于第三节点a3；第六薄膜晶体管m6的受控端接入第四控制信号ctr4，第一端连接于第五薄膜晶体管m5的第二端，第二端接入第二电源电压vss2；电容c的一端连接于第二节点a2，另一端连接于第四节点a4。
26.第一发光器件d1的阳极连接于第一节点a1，阴极接入第一电源电压vss1；第二发光器件d2的阳极连接于第三节点a3，阴极接入第二电源电压vss2；对第一复位阶段t1、第一采样阶段t2、第一数据写入阶段t3、第一发光阶段t4、第二复位阶段、第二采样阶段t6、第二数据写入阶段t7、第二发光阶段t8分别控制扫描信号scan、第一控制信号ctr1、第二控制信号ctr2、第三控制信号ctr3、第四控制信号ctr4、第一电源电压vss1、第二电源电压vss2和数据信号data处于不同的电位，从而可以使得本技术像素驱动电路先后驱动第一发光器件d1和第二发光器件d2发光。换而言之，本技术像素驱动电路可视为3t0.5c的电路结构。
27.需要说明的是，第一控制信号ctr1、第二控制信号ctr2、第三控制信号ctr3、第四控信号、扫描信号scan和数据信号data均可由外部时序控制器输出得到，第一电源电压vss1和第二电源电压vss2可由外部公共电压产生电路输出得到。
28.如此，以使同列上相邻两发光器件可共用一个像素驱动电路，且可对第四薄膜晶体管m4的阈值电压以及电源电压的压降进行补偿，因而可消除驱动薄膜晶体管的阈值电压缺陷和电源电压压降对发光器件流经电流的影响，有利于提高自发光显示面板的显示均匀性，相较于分别设置两路像素驱动电路所需的至少12个薄膜晶体管而言，极大的降低了薄膜晶体管的数量，从而可极大的改善面板的透过率。此外，本技术像素驱动电路还可使得第一发光器件d1和第二发光器件d2中处于反向偏置状态，以降低发光器件的老化速度，有利
于延长自发光显示面板的使用寿命。
29.可选地，第一控制信号ctr1、第二控制信号ctr2、第三控制信号ctr3、第四控制信号ctr4、所述第一电源电压vss1、所述第二电源电压vss2、扫描信号scan以及数据信号data相组合先后对应于第一复位阶段t1、第一采样阶段t2、第一数据写入阶段t3、第一发光阶段t4、第二复位阶段t5、第二采样阶段t6、第二数据写入阶段t7、第二发光阶段t8；其中，在第一发光阶段t4，第一发光器件d1发光；在第二发光阶段t8，第二发光器件d2发光。
30.参照图1和图2，图1同时也可为本技术像素驱动电路在图2所示的驱动时序下的第一复位阶段t1的通路示意图。为。在第一复位阶段t1，扫描信号scan、第一控制信号ctr1、第二控制信号ctr2、第三控制信号ctr3、第四控制信号ctr4、第一电源电压vss1、第二电源电压vss2和数据信号data均处于低电位，以控制第一薄膜晶体管m1、第二薄膜晶体管m2、第三薄膜晶体管m3、第四薄膜晶体管m4、第五薄膜晶体管m5以及第六薄膜晶体管m6均开启。此时，数据信号data、第一电源电压vss1以及第二电源电压vss2为低电位；需要说明的是，本技术中数据信号data、第一电源电压vss1、第二电源电压vss2的低电位为0v，从而以使像素驱动电路清空残留电荷，以将电容c的端电压和第四薄膜晶体管m4受控端的电位值复位至0准位。
31.参照图1、图2和图3，图3为本技术像素驱动电路在图2所示的驱动时序下的第一采样阶段t2的通路示意图。在第一采样阶段t2，第二控制信号ctr2和第四控制信号ctr4均处于低电位，以控制第二薄膜晶体管m2和第六薄膜晶体管m6开启。第一控制信号ctr1、扫描信号scan、第三控制信号ctr3均处于高电位，以控制第一薄膜晶体管m1、第三薄膜晶体管m3、第五薄膜晶体管m5关闭。此时，数据信号data为低电位，第一电源电压vss1以及第二电源电压vss2为高电位，由于电容c的耦合作用，因而电容c的端电压依然为0v，而第四薄膜晶体管m4的受控端电位，即第四节点a4电位可被充电至第二电源电压vss2与第四薄膜晶体管m4阈值电压的绝对值之差，用公式表示即为vg=v
s2-|v
th
|，其中：vg为第四薄膜晶体管m4受控端的电位值，v
s2
为第二电源电压vss2的电位值，v
th
为第四薄膜晶体管m4阈值电压。其次，此时第一节点a1的电位值小于第一电源电压vss1的高电位，以使第一发光器件d1处于反向偏置状态，从而以实现改善第一发光器件d1的老化进程。
32.参照图1、图2和图4，图4为本技术像素驱动电路在图2所示的驱动时序下的第一数据写入阶段t3的通路示意图。在第一数据写入阶段t3，第二控制信号ctr2处于低电位，以控制第二薄膜晶体管m2开启。第一控制信号ctr1、第三控制信号ctr3、第四控制信号ctr4均处于高电位，以控制第一薄膜晶体管m1、第五薄膜晶体管m5和第六薄膜晶体管m6关闭。扫描信号scan在预设子阶段t31中处于低电位，以控制第三薄膜晶体管m3在预设子阶段t31开启；扫描信号scan在第一数据写入阶段t3除预设子阶段t31之外的时长中处于高电位，以控制第三薄膜晶体管m3在预设子阶段t31之外关闭。此时，数据信号data、第一电源电压vss1以及第二电源电压vss2均处于为高电位，以使数据信号data经第三薄膜晶体管m3写入第二节点a2，由于电容c的耦合作用，第四节点a4电位为第二电源电压vss2与第四薄膜晶体管m4阈值电压的绝对值的差值与数据信号data之和，用公式表示即为vg= v
s2-|v
th
|+v
data
；其中，v
data
为数据信号data的电位。需要说明的是，对于同列上距离最近的两第一发光器件d1而言，先发光第一发光器件d1在其预设子阶段t31结束时扫描信号scan（n）的上升沿（由低电位转为高电位的信号边沿）与后发光器件在其预设子阶段t32开始时扫描信号scan（n+2）的
下升沿（由高电位转为低电位的信号边沿）相对应。
33.参照图1、图2和图5，图5为本技术像素驱动电路在图2所示的驱动时序下的第一发光阶段t4的通路示意图。在第一发光阶段t4，第四控制信号ctr4处于低电位，以控制第六薄膜晶体管m6开启。第一控制信号ctr1、第二控制信号ctr2、扫描信号scan和第三控制信号ctr3均处于高电位，以控制第一薄膜晶体管m1、第二薄膜晶体管m2、第三薄膜晶体管m3和第五薄膜晶体管m5关闭。此时，第一电源电压vss1为负电位，第二电源电压vss2为高电位，数据信号data为低电位；需要说明的是，第一电源电压vss1的负电位小于其低电位。如此，第三节点a3电位可上拉至第二电源电压vss2的高电位，且第四薄膜晶体管m4开启，以产生第一发光器件d1的流经电流，从而以实现驱动第一发光器件d1发光，第一发光器件d1流经电流的表达式可为：其中：μ为第四薄膜晶体管m4的载流子迁移率，w为第四薄膜晶体管m4的沟道宽度，l为第四薄膜晶体管m4的沟道长度，c
gi
为第四薄膜晶体管m4的栅极电容c。由此可见，第一发光器件d1发光时的流经电流只与数据信号data相关，而与第四薄膜晶体管m4的阈值电压、第一电源电压vss1和第二电源电压vss2无关，也即为不随第四薄膜晶体管m4的阈值电压、第一电源电压vss1和第二电源电压vss2的变化而变化，从而以消除第四薄膜晶体管m4的阈值电压缺陷和电源电压压降对第一发光器件d1流经电流的影响。
34.参照图1和图2，图1同时还可为本技术像素驱动电路在图2所示的驱动时序下的第二发光阶段t5的通路示意图。在第二复位阶段t5，扫描信号scan、第一控制信号ctr1、第二控制信号ctr2、第三控制信号ctr3、第四控制信号ctr4、第一电源电压vss1、第二电源电压vss2和数据信号data均处于低电位，以控制第一薄膜晶体管m1、第二薄膜晶体管m2、第三薄膜晶体管m3、第四薄膜晶体管m4、第五薄膜晶体管m5以及第六薄膜晶体管m6均开启。此时，数据信号data、第一电源电压vss1以及第二电源电压vss2为低电位，以使像素驱动电路清空残留电荷，以将电容c的端电压和第四薄膜晶体管m4受控端的电位值再次复位至0准位。
35.参照图1、图2和图6，图6为本技术像素驱动电路在图2所示的驱动时序下的第二采样阶段t6的通路示意图。在第二采样阶段t6，第一控制信号ctr1、扫描信号scan、第三控制信号ctr3均处于低电位，以控制第一薄膜晶体管m1、第三薄膜晶体管m3、第五薄膜晶体管m5开启。第二控制信号ctr2和第四控制信号ctr4均处于高电位，以控制第二薄膜晶体管m2和第六薄膜晶体管m6关闭。此时，数据信号data为低电位，第一电源电压vss1以及第二电源电压vss2为高电位，由于电容c的耦合作用，因而电容c的端电压依然为0v，而第四薄膜晶体管m4的受控端电位，即第四节点a4电位可被充电至第一电源电压vss1与第四薄膜晶体管m4阈值电压的绝对值之差，用公式表示即为vg=v
s1-|v
th
|，其中：v
s1
为第一电源电压vss1的电位值。其次，此时第三节点a3的电位值小于第二电源电压vss2的高电位，以使第二发光器件d2
处于反向偏置状态，从而以实现改善第二发光器件d2的老化进程。
36.参照图1、图2和图7，图7为本技术像素驱动电路在图2所示的驱动时序下的第二数据写入阶段t7的通路示意图。在第二数据写入阶段t7，第三控制信号ctr3处于低电位，以控制第五薄膜晶体管m5开启。第一控制信号ctr1、第二控制信号ctr2、第四控制信号ctr4均处于高电位，以控制第一薄膜晶体管m1、第二薄膜晶体管m2和第六薄膜晶体管m6关闭。扫描信号scan在预设子阶段t71中处于低电位，以控制第三薄膜晶体管m3在预设子阶段t71开启；扫描信号scan在第一数据写入阶段t3除预设子阶段t71之外的时长中处于高电位，以控制第三薄膜晶体管m3在预设子阶段t71之外关闭。此时，数据信号data、第一电源电压vss1以及第二电源电压vss2均处于为高电位，以使数据信号data经第三薄膜晶体管m3写入第二节点a2，由于电容c的耦合作用，第四节点a4电位为第一电源电压vss1与第四薄膜晶体管m4阈值电压的绝对值的差值与数据信号data之和，用公式表示即为vg= v
s1-|v
th
|+v
data
。需要说明的是，对于同列上距离最近的两第二发光器件d2而言，先发光第二发光器件d2在其预设子阶段t71结束时扫描信号scan（n+1）的上升沿（由低电位转为高电位的信号边沿）与后发光器件在其预设子阶段t72开始时扫描信号scan（n+3）的下升沿（由高电位转为低电位的信号边沿）相对应。
37.参照图1、图2和图8，图8为本技术像素驱动电路在图2所示的驱动时序下的第二发光阶段t8的通路示意图。在第二发光阶段t8，第一控制信号ctr1处于低电位，以控制第一薄膜晶体管m1开启。第二控制信号ctr2、第四控制信号ctr4、第三控制信号ctr3和扫描信号scan均处于高电位，以控制第二薄膜晶体管m2、第六薄膜晶体管m6、第五薄膜晶体管m5和第三薄膜晶体管m3关闭。此时，第一电源电压vss1为高电位，第二电源电压vss2为负电位，数据信号data为低电位；需要说明的是，第二电源电压vss2的负电位小于其低电位。如此，第一节点a1电位可上拉至为第一电源电压vss1的高电位，且第四薄膜晶体管m4开启，以产生第二发光器件d2的流经电流，从而以实现驱动第二发光器件d2发光，第二发光器件d2流经电流的表达式可为：由此可见，第二发光器件d2发光时的流经电流同样只与数据信号data相关，而与第四薄膜晶体管m4的阈值电压、第一电源电压vss1和第二电源电压vss2无关，也即为不随第四薄膜晶体管m4的阈值电压、第一电源电压vss1和第二电源电压vss2的变化而变化，从而以消除第四薄膜晶体管m4的阈值电压缺陷和电源电压压降对第二发光器件d2流经电流的影响。
38.实施例二：参照图9，本技术还提出一种像素驱动方法，该像素驱动方法可应用于像素驱动电路，该像素驱动电路的具体结构参照上述实施例一，由于本像素驱动方法采用了上述实施
例一的全部技术方案，因此至少具有上述实施例一的技术方案所带来的所有有益效果，在此不再一一赘述。
39.第一控制信号ctr1、第二控制信号ctr2、第三控制信号ctr3、第四控制信号ctr4、扫描信号scan以及数据信号data相组合先后对应于第一复位阶段t1、第一采样阶段t2、第一数据写入阶段t3、第一发光阶段t4、第二复位阶段t5、第二采样阶段t6、第二数据写入阶段t7、第二发光阶段t8。
40.其中，像素驱动方法包括：步骤s1、进入第一复位阶段t1，控制第一薄膜晶体管m1、第二薄膜晶体管m2、第三薄膜晶体管m3、第四薄膜晶体管m4、第五薄膜晶体管m5以及第六薄膜晶体管m6开启，以及控制数据信号data、第一电源电压vss1以及第二电源电压vss2为低电位。该阶段中，第一复位阶段t1，扫描信号scan、第一控制信号ctr1、第二控制信号ctr2、第三控制信号ctr3、第四控制信号ctr4、第一电源电压vss1、第二电源电压vss2和数据信号data均处于低电位。如此，以使得像素驱动电路可清空残留电荷，以将电容c的端电压和第四薄膜晶体管m4受控端的电位值复位至0准位。
41.步骤s2、进入第一采样阶段t2，控制第二薄膜晶体管m2和第六薄膜晶体管m6开启，以及控制第一薄膜晶体管m1、第三薄膜晶体管m3、第五薄膜晶体管m5关闭，以及控制数据信号data为低电位，第一电源电压vss1以及第二电源电压vss2为高电位，以使第四节点a4电位为第二电源电压vss2与第四薄膜晶体管m4阈值电压的绝对值之差。该阶段中，第二控制信号ctr2和第四控制信号ctr4均处于低电位；第一控制信号ctr1、扫描信号scan、第三控制信号ctr3均处于高电位。如此，以使得第四薄膜晶体管m4的受控端电位，即第四节点a4电位可被充电至第二电源电压vss2与第四薄膜晶体管m4阈值电压的绝对值之差，用公式表示即为vg=v
s2-|v
th
|，并且此时第一节点a1的电位值小于第一电源电压vss1的高电位，以使第一发光器件d1处于反向偏置状态，从而以实现改善第一发光器件d1的老化进程。
42.步骤s3、进入第一数据写入阶段t3，控制第二薄膜晶体管m2开启，以及控制第一薄膜晶体管m1、第五薄膜晶体管m5和第六薄膜晶体管m6关闭，以及控制第三薄膜晶体管m3在预设子阶段t31开启，以及控制第三薄膜晶体管m3在预设子阶段t31之外关闭，以及控制数据信号data、第一电源电压vss1以及第二电源电压vss2为高电位，以使第四节点a4电位为第二电源电压vss2与第四薄膜晶体管m4阈值电压的绝对值的差值与数据信号data之和。该阶段中，第二控制信号ctr2处于低电位；第一控制信号ctr1、第三控制信号ctr3、第四控制信号ctr4均处于高电位；扫描信号scan在预设子阶段t31中处于低电位，而在第一数据写入阶段t3除预设子阶段t31之外的时长中处于高电位。如此，以使得数据信号data可经第三薄膜晶体管m3写入第二节点a2，并由于电容c的耦合作用，还使得第四节点a4电位为第二电源电压vss2与第四薄膜晶体管m4阈值电压的绝对值的差值与数据信号data之和，用公式表示即为vg= v
s2-|v
th
|+v
data
。
43.步骤s4、进入第一发光阶段t4，控制第六薄膜晶体管m6开启，以及控制第一薄膜晶体管m1、第二薄膜晶体管m2、第三薄膜晶体管m3和第五薄膜晶体管m5关闭，以及控制第一电源电压vss1为负电位，以及控制第二电源电压vss2为高电位，以及控制数据信号data为低电位，以使第一发光器件d1发光。该阶段中，第四控制信号ctr4处于低电位，第一控制信号ctr1、第二控制信号ctr2、扫描信号scan和第三控制信号ctr3均处于高电位。如此，以使得
第三节点a3电位可上拉至第二电源电压vss2的高电位，且使得第四薄膜晶体管m4开启，以产生第一发光器件d1的流经电流，从而以实现驱动第一发光器件d1发光。此外，由第一发光器件d1流经电流的表达式可知，第一发光器件d1发光时的流经电流只与数据信号data相关，而与第四薄膜晶体管m4的阈值电压、第一电源电压vss1和第二电源电压vss2无关，也即为不随第四薄膜晶体管m4的阈值电压、第一电源电压vss1和第二电源电压vss2的变化而变化，从而以消除第四薄膜晶体管m4的阈值电压缺陷和电源电压压降对第一发光器件d1流经电流的影响。
44.步骤s5、进入第二复位阶段t5，控制第一薄膜晶体管m1、第二薄膜晶体管m2、第三薄膜晶体管m3、第四薄膜晶体管m4、第五薄膜晶体管m5以及第六薄膜晶体管m6开启，以及控制数据信号data、第一电源电压vss1以及第二电源电压vss2为低电位。该阶段中，扫描信号scan、第一控制信号ctr1、第二控制信号ctr2、第三控制信号ctr3、第四控制信号ctr4、第一电源电压vss1、第二电源电压vss2和数据信号data均处于低电位。如此，以使得像素驱动电路清空残留电荷，以将电容c的端电压和第四薄膜晶体管m4受控端的电位值再次复位至0准位。
45.步骤s6、进入第二采样阶段t6，控制第一薄膜晶体管m1、第三薄膜晶体管m3、第五薄膜晶体管m5开启，以及控制第二薄膜晶体管m2和第六薄膜晶体管m6关闭，以及控制数据信号data为低电位，以及控制第一电源电压vss1以及第二电源电压vss2为高电位，以使第四节点a4电位为第一电源电压vss1与第四薄膜晶体管m4阈值电压的绝对值之差。该阶段中，第一控制信号ctr1、扫描信号scan、第三控制信号ctr3均处于低电位，第二控制信号ctr2和第四控制信号ctr4均处于高电位。如此，以第四薄膜晶体管m4的受控端电位，即第四节点a4电位可被充电至第一电源电压vss1与第四薄膜晶体管m4阈值电压的绝对值之差，用公式表示即为vg=v
s1-|v
th
|，并且此时第三节点a3的电位值小于第二电源电压vss2的高电位，以使第二发光器件d2处于反向偏置状态，从而以实现改善第二发光器件d2的老化进程。
46.步骤s7、进入第二数据写入阶段t7，控制第五薄膜晶体管m5开启，以及控制第一薄膜晶体管m1、第二薄膜晶体管m2和第六薄膜晶体管m6关闭，以及控制第三薄膜晶体管m3在预设子阶段t71开启，以及控制第三薄膜晶体管m3在预设子阶段t71之外关闭，以及控制数据信号data、第一电源电压vss1以及第二电源电压vss2为高电位，以使第四节点a4电位为第一电源电压vss1与第四薄膜晶体管m4阈值电压的绝对值的差值与数据信号data之和。本阶段中，第三控制信号ctr3处于低电位；第一控制信号ctr1、第二控制信号ctr2、第四控制信号ctr4均处于高电位；扫描信号scan在预设子阶段t71中处于低电位，在第一数据写入阶段t3除预设子阶段t71之外的时长中处于高电位。如此，以使得数据信号data经第三薄膜晶体管m3写入第二节点a2，并由于电容c的耦合作用，还使得使第四节点a4电位为第一电源电压vss1与第四薄膜晶体管m4阈值电压的绝对值的差值与数据信号data之和，用公式表示即为vg= v
s1-|v
th
|+v
data
。
47.步骤s8、进入第二发光阶段t8，控制第一薄膜晶体管m1开启，以及控制第二薄膜晶体管m2、第三薄膜晶体管m3、第五薄膜晶体管m5和第六薄膜晶体管m6关闭，以及控制第一电源电压vss1为高电位，以及控制第二电源电压vss2为负电位，以及控制数据信号data为低电位，以使第二发光器件d2发光。本阶段中，第一控制信号ctr1处于低电位，第二控制信号ctr2、第四控制信号ctr4、第三控制信号ctr3和扫描信号scan均处于高电位。如此，以使得
第一节点a1电位可上拉至为第一电源电压vss1的高电位，且第四薄膜晶体管m4开启，以产生第二发光器件d2的流经电流，从而以实现驱动第二发光器件d2发光。此外，由第二发光器件d2的电流表达式可知，第二发光器件d2发光时的流经电流同样只与数据信号data相关，而与第四薄膜晶体管m4的阈值电压、第一电源电压vss1和第二电源电压vss2无关，也即为不随第四薄膜晶体管m4的阈值电压、第一电源电压vss1和第二电源电压vss2的变化而变化，从而以消除第四薄膜晶体管m4的阈值电压缺陷和电源电压压降对第二发光器件d2流经电流的影响。
48.实施例三：本技术还提出一种显示面板，该显示面板包括像素阵列以及像素驱动电路，该像素驱动电路的具体结构参照上述实施例一，由于本像素驱动方法采用了上述实施例一的全部技术方案，因此至少具有上述实施例一的技术方案所带来的所有有益效果，在此不再一一赘述。
49.其中，像素阵列包括位于同列上相邻的第一发光器件d1和第二发光器件d2。像素驱动电路与第一发光器件d1和第二发光器件d2连接，用于根据接入的扫描信号scan、第一控制信号ctr1、第二控制信号ctr2、第三控制信号ctr3、第四控制信号ctr4、第一电源电压vss1、第二电源电压vss2和数据信号data所处电位，先后驱动第一发光器件d1和第二发光器件d2发光。
50.以上所述仅为本技术的可选实施例，并非因此限制本技术的专利范围，凡是在本技术的发明构思下，利用本技术说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本技术的专利保护范围内。