栅极驱动电路和显示装置的制作方法

文档序号:35621925发布日期:2023-10-05 18:11阅读:来源:国知局

技术特征:

1.一种栅极驱动电路,其特征在于,包括移位寄存器单元,所述移位寄存器单元包括:上拉节点,补偿模块和至少两个输出模块;

2.根据权利要求1所述的栅极驱动电路,其特征在于,

3.根据权利要求1所述的栅极驱动电路,其特征在于,所述移位寄存器单元包括:译码器模块,节点置位模块,预控制模块,节点控制模块和复位模块;所述移位寄存器单元还包括:控制节点和下拉节点;

4.根据权利要求3所述的栅极驱动电路,其特征在于,所述补偿模块还分别与所述下拉节点和所述第二电平信号线耦接,还用于控制所述补偿模块是否接入所述第二电平信号线传输的第二电平信号。

5.根据权利要求3所述的栅极驱动电路,其特征在于,所述移位寄存器单元还包括:

6.根据权利要求3所述的栅极驱动电路,其特征在于,所述预控制模块包括:第二电容,第十二晶体管,第十四晶体管,第十七晶体管和第二十二晶体管;

7.根据权利要求6所述的栅极驱动电路,其特征在于,所述移位寄存器单元还包括:

8.根据权利要求7所述的栅极驱动电路,其特征在于,所述第一防漏电模块包括:第十三晶体管和第十五晶体管;

9.根据权利要求8所述的栅极驱动电路,其特征在于,所述移位寄存器单元还包括:

10.根据权利要求3所述的栅极驱动电路,其特征在于,所述复位模块包括:第二十一晶体管,第二十五晶体管,以及多个输出复位晶体管;

11.根据权利要求10所述的栅极驱动电路,其特征在于,所述移位寄存器单元还包括:第三防漏电模块;所述第三防漏电模块分别与所述上拉节点,所述第一电平信号线和所述下拉节点耦接;

12.根据权利要求11所述的栅极驱动电路,其特征在于,所述第三防漏电模块包括第二十三晶体管,所述第三防漏电模块还包括第二十晶体管和/或第二十四晶体管;

13.根据权利要求3所述的栅极驱动电路,其特征在于,所述译码器模块包括多个译码器晶体管,所述译码器晶体管的栅极与所述译码器模块的输入端耦接,所述译码器晶体管的第一极与所述第三时钟信号线耦接,所述译码器晶体管的第二极与所述译码器模块的输出端耦接;

14.根据权利要求3所述的栅极驱动电路,其特征在于,所述移位寄存器单元还包括:第二辅助下拉模块,所述第二辅助下拉模块分别与所述第二时钟信号线,所述译码器模块的输出端和所述第二电平信号线耦接,用于在所述第二时钟信号线的控制下,控制导通或断开所述译码器模块的输出端与所述第二电平信号线之间的电连接。

15.一种显示装置,其特征在于,包括如权利要求1~14中任一项所述的栅极驱动电路。


技术总结
本发明提供一种栅极驱动电路和显示装置,涉及显示技术领域,为解决采用GOA技术的栅极驱动电路中,多级输出的栅极驱动信号的下降时间不一致的问题。所述栅极驱动电路中的移位寄存器单元包括:上拉节点,补偿模块和至少两个输出模块;各输出模块分别与上拉节点,对应的第一时钟信号线和对应的栅极驱动信号输出端耦接;补偿模块分别与第二时钟信号线和上拉节点耦接,用于在上拉节点的控制下,控制补偿模块是否接入第二时钟信号线传输的第二时钟信号;补偿模块与输出模块结构相同,至少两个输出模块耦接的各第一时钟信号线传输的第一时钟信号和第二时钟信号线传输的第二时钟信号依次处于有效电平。

技术研发人员:袁志东,李永谦,袁粲,刘秀婷,吴刘
受保护的技术使用者:合肥京东方卓印科技有限公司
技术研发日:
技术公布日:2024/1/15
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1