专利名称：地址变换方法和装置的制作方法
技术领域：
本发明涉及CTRC(阴极射线管控制器)扫描电路使用的字符发生器中的字符变换，以使发生器的存储空间得到充分利用。
如今，24X24点阵的汉字显示系统已广泛用于中文或中英文计算机中，在这种系统中，要使用大量存储空间来显示汉字。中文字模通常存放于九个1兆字节MASKROM型的存储器中。
参考
图1，来自CPU(未画出)的地址信号(XA0-XA13)通过地址总线14到多路转换器11。此外，来自阴极射线管控制器(CRTC)10(可能是Motorola公司生产的6845型)的地址信号(MA0-MA13)通过地址总线15到多路转接器11。多路转器11的输出信号(BA0-BA13)通过地址总线16到代码缓冲区12，然后，代码缓冲区12的输出信号(CD0-CD15)通过地址总线17到9个1兆字节MASKROM(掩模只读存储器)型的中文字符发生器13。由CRTC10产生的行地址信号(RA0-RA4)通过地址总线19直接通到中文字符发生器13。地址总线17的信息CD0-CD15与行地址总线19的信息(RA0-RA4)加以结合，以便选择出所需要的相应字符数据，这些字符数据(ROMD0-ROMD23)通过数据总线18到达视频电路(未画出)进行处理和显示。
随着技术进步，已经可以生产出存储量更大的存储器电路，例如，新型4兆字节的掩模只读存储器(MASKROM)，这样，目前用于中文字符发声器的9个1兆字节的MASKROM，只要3个4兆字节的MASKROM就能取而代之，而且在这3个4兆字节的MASKROM中还可以存放更多中文字模。结果，可减小电路板空间及材料成本，由于提高了可靠性，节约了维护成本，所以，使用存储量较大的存储器的趋势还将继续下去。
但是，使用大储量存储器也有一个由于CRTC扫描电路的限制而引起的缺点，为了获得9个1兆字节MASKROM的同样效果，3个4兆字节的MASKROM会浪费其存储空间的四分之一。由于一个中文字模常常由24X24点阵组成，其字符框架大小设为26X29点阵，一个汉字行必须用26行地址值来扫描，所以CRTC必须为中文字符发生器提供5条地址线RA0-RA4。
参考图1和图2，来自代码缓冲区12的地址信号CD0-CD15，在字符发生器13内选择每个字符的存储器地址空间0-31，32-63，64-95等，来自CRTC10的行地址信号RA0-RA4在每个字符存储器地址空间中扫描，由5条扫描线RA0-RA4形成的行地址的全范围为从0到31。(因为25＝32)。例如，在图2中，4兆字节型MASKROM中文字符发生器存储空间21中的一个字符存储地址空间211，其行地址范围为0-31，但是，由于一个汉字实际上只占用24点(例如，行地址范围0-23)，剩余的8点(行地址范围24-31)未使用，后一部分如地址空间212所示。如果下一个汉字简单地从第24点连续使用存储空间21，(例如，从行地址24)，CRTC行地址计数就会从第24点一直计数到第31点，然后行计数重新从0开始，将这一个汉字在显示屏上分解为两部分。这样，下一汉字的行地址只能从字符存储地址空间213的行地址32开始而不是从行地址24开始，(行地址从零重新开始)，剩余8点(空间212中行地址24-31)必须丢弃。
简言之，汉字字模实际使用24点，但4兆字节型MASKROM的字符框空间为32点，这样造成存储空间相当多的浪费。
根据本发明的一个方面，包括MASKROM的nXn点阵字符发生器，后者与带有N条行地址扫描线的CRTC扫描电路配合使用，其中2N＞＝n，其地址变换方法由以下步骤组成建立第一大部的第一划分组，每个第一划分组由CRTC扫描电路的与预定汉字对应的2N个行地址值X组成。
将MASKROM存储器划分为第二大部的第二划分组，第二划分组与第一划分组一一对应，每个第二划分组由n个行地址值组成，每个第二划分组的n个行地址值各自对应第一划分组的前n个行地址值;
从每个第一划分组的前n个行地址值X减去一偏移值以确定每个第二划分组的n个行地址值，其中偏移值为(2N-n)INT(X/2N)。
根据本发明的第二方面，nXn点阵字符发生器中的地址变换装置包括MASKROM存储器，使用字符发生器的CRTC扫描电路有N条行地址扫描线，其中2N＞＝n，该地址变换装置包含有将CRTC扫描电路的输入行地址值X变换为访问MASKROM存储器的输出行地址Y的变换装置，其中，Y＝X-(2N-n)INT(X/2N)，表达式INT(X/2N)是输入行地址值X除以2N得到的整数部分;
当输入行地址值X大于2N-n时禁止CRTC扫描电路的扫描信号的第一逻辑装置;
根据本发明的最佳实施方案的地址变换过程旨在对上述存储空间的浪费情况加以改进。参考图3，在地址缓冲区20和4兆字节的MASKROM21之间插入地址变换器23，以充分利用存储器空间。
结合附图，通过以下详细叙述可以更完整地理解本发明。
图1是使用9个1兆字节型MASKROM构成中文字符发生器的的常规CRTC扫描电路的流程图。
图2是使用4兆字节MASKROM的并会造成很大存储器空间浪费的常规CRTC扫描电路的实例示意图。
图3为根据本发明充分利用4兆字节MASKROM存储空间的CRTC扫描电路的一个实例示意图。
图4是反映每个汉字框架和每个汉字实际占用空间的对应地址间关系的存储器地址变换表。
图5是与图4所列数据一致的地址变换输入输出关系的说明图。
图6是根据本发明的地址变换装置的原理图，说明地址变换处理步骤。
图7是根据本发明的最佳实施方案使用3个4兆字节MASKROM的CRTC扫描电路的流程图。
地址变换的技术原理涉及地址映射表的建立，如图4所示，其中X是由地址变换器23变换为输出地址数据Y的输入地址数据。
图5是根据图4的输入输出地址变换部分关系说明图。
参考图5的N0划分，0-31范围的X映射为0-23范围取值的Y;对N1划分，32-63范围的X映射为24-47范围取值的Y;对N2划分，64-95范围取值的X映射为48-71范围取值的Y;对N3划分，96-127范围取值的X映射为72-95范围的Y;对N4划分，128-158范围取值的X的映射为96-119的Y。
人们会注意到，对N1划分来说，对56-63以外的所有X，如X1＝32，映射到Y1＝24，X2＝33映射到Y2＝25，等等，这样在给定划分内的X与Y之间有一个偏移值。该偏移值由X1-Y1＝32-24＝8(以及X2-Y2＝33-25＝8)给出，从而得到N1划分内X与Y之间的偏移值为8。同样，对N2划分，88-95以外的所有X，X与Y之间的偏移值为16。
据上所述，对每个划分，其中最后8个输入地址数据之外的所有X，可推导出X与Y之间的偏移值，这就有可能使用一般规则求出该划分内X与Y间的偏移值。这个一般规律是，对最后8个输入地址数据之外的所有X，偏移值＝8INT(X/32)，其中表达式INT(X/32)意指X值被32整除的整数部分。由于从X中减去偏移值得到Y，所以，对于每个划分内除去最后8个输入地址数据以外的所有X，整个变换规则为Y＝X-8INT(X/32)。
本发明的地址变换方法可用硬件电路地址变换器实现，生成地址变换器的步骤如下所述
(1)INT(X/32)输入地址“X”右移5位，(例如，存储在一寄存器的X的值被2连续除5次)，然后取X/32的整数部分并命名为“W”。
(2)8INT(X/32)或8W“W”左移3位(例如寄存器存放的W值被2连续乘3次)，新值命名为“C”。
(3)-8INT(X/32)或X+B因为没有执行减法操作的逻辑电路部件，由于“加一负值”可得到“减一负值”的同样效果，故使用加法器，这样，“C”的补码可通过对“C”的各位取反再加1得到，其结果命名为“B”。
(4)X-8INT(X/32)或X+B把地址“X”与“B”相加得到的和“Y”作为最后结果，亦即，变换出来的地址，这些步骤结束。
应注意到，每个划分内RA0-RA4表示的输入地址信号大于或等于24时，换言之，每个划分内上述最后8个输入地址数据会产生不正确的Y值。这样，输入地址位RA3和RA4应通过一个与门以禁止大于或等于24的8个整数地址值。
根据本发明的地址变换器的图如图6所示;参考图6，设存储于地址缓冲区20的分别来自代码缓冲区12和CRTC10的合成地址信号CD15-CD0与RA0-RA4为X，将X送到加法器寄存器341(可以是德州(Texas)仪器公司生产的SN74F238型号)。设寄存器31存放的数据为8INT(X/32)，这是将X右移5位再左移3位的结果。寄存器31中存放数据用反相器32将其反相，然后送到加法寄存器342，激活加法寄存器342的进位输入“C0”35，(以获得“加1”效果)同时得到寄存器31数据的补码。最后，将加法寄存器341和加法寄存器342中所存放数据相加，将结果通过地址总线30送到4兆字节的MASKROM，完成地址变换功能。至于与门37的禁止线36的作用，如前所述，线33为RA3，线34为RA4，这样就禁止了大于24的8个整数地址值。
参考图7，其中方框42为地址变换器，线43为地址总线P00-P20，方框44为3个4兆字节型的MASKROM441，442和443，而线45是载有字符数据ROMD0-RODM23并直接连接视频电路(未画出)的地址总线。
人们将会理解，上述地址变换的基本原理对任何带有N条行地址扫描线和任何nXn点阵字符发生器，(其中2N＞＝n)的CRTC扫描电路都是适用的，只要对每个划分内最后-n个输入地址数据之外的所有X，用Y＝X-(2N-n)INT(X/2N)取代Y＝X-8INT(X/32)即可。
权利要求
1.一种包含MASKROM存储器的nXn点阵字符发生器的地址变换方法，该字符发生器与带有N条行地址扫描线而其中2N＞-n的CRTC扫描电路配合使用，该地址变换方法包括以下步骤建立第一大部的第一划分组，每个第一划分组包括CRTC扫描电路的与预定字符对应的2N个行地址值X。将MASKROM存储器划分为第二大部的第二划分组，第二划分组与第一划分组一一对应，每个第二划分组由n个行地址值组成，每个第二划分组的n个行地址值各自对应第一划分组的前n个行地址值；从每个第一划分组的前n个行地址值X减去一偏移值，其中偏移值为(2N-n)INT(X/2N)。
2.一种包含MASKROM存储器的nXn点阵字符发生器的地址变换装置，字符发生器与带有N条行地址扫描线而其中2N＞＝n的CRTC扫描电路配合使用，该变换装置的特征在于包括将CRTC扫描电路的输入行地址值X变换为访问MASKROM存储器的输出行地址值Y的变换装置，其中，Y＝X-(2N-n)INT(X/2N)，表达式INT(X/2N)是输入行地址值被2N除得的整数部分，当输入行地址值X大于2N、-n时禁止CRTC扫描电路的扫描信号的第一逻辑装置。
3.根据权利要求2的地址变换装置，其特征在于，其中所说的变换装置包含用于对输入行地址值取反的第二逻辑装置，用于将取反的输入行地址值移位和将输入行地址值与取反的输入行地址值相加的第三逻辑装置。
4.根据权利要求3的地址变换装置，其特征在于其中的第三逻辑装置包含用以把取反的输入行地址值与输入行地址相加的逻辑加法器件。
5.根据权利要求4的地址变换装置，其特征在于，其中的多个逻辑加法器件将取反的输入行地址值与输入行地址值的大多数低位相加，以及至少一个有可被激活的进位输入的逻辑加法器件。
6.根据权利要求2-5中的任一项所述的地址变换装置，其特征在于，其中所述的第一逻辑装置包含一个与门。
7.根据权利要求6所述的地址变换装置，其特征在于，其中的与门有两条输入线，分别为N行地址扫描线中的最高位和次高位。
8.实际上如前文参考附图中的图3到图7所描述的地址变换装置。
9.一种nXn点阵字符发生器，其特征在于包括MASKROM存储器以及根据权利要求2至8中的任一项所述的地址变换装置，该发生器用于带有N条行地址扫描线而其中2N＞＝n的CRTC扫描电路。
10.一种实质上是前面参照附图中的图3至图7加以说明的地址变换方法。
全文摘要
本发明用于字符发生器中的地址变换，以充分利用存储空间。地址变换由以下步骤完成将用于字符发生器的MASKROM存储空间(44)根据字符的“框架空间”和“实际使用空间”划分为分开的两大部分的划分组，在这两划分组之间确定地址映射，确定该映射中输入和输出地址数据间的偏移值，给出这两个划分组间关系的一般规则。公开了执行该过程的地址变换装置(42)。
文档编号G09G1/08GK1040696SQ8910606
公开日1990年3月21日 申请日期1989年7月19日 优先权日1988年8月22日
发明者张宗琪, 付锡泓, 李家贤 申请人:阿塞美国公司