像素电路及其驱动方法、显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。
【背景技术】
[0002] 有机发光二极管（OrganicLightEmittingDiode，OLED)是当今平板显示器研 宄领域的热点之一，作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和 可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。目前，在手机、 PDA、数码相机等显示领域OLED已经开始取代传统的液晶显示屏（IXD,LiquidCrystal Display)。像素驱动电路设计是OLED显示器核心技术内容，具有重要的研宄意义。与 TFT(ThinFilmTransistor，薄膜场效应晶体管）-LCD利用稳定的电压控制亮度不同，OLED 属于电流驱动，需要稳定的电流来控制发光。由于工艺制程和器件老化等原因，在原始的 2T1C驱动电路（包括两个薄膜场效应晶体管和一个电容）中，各像素点的驱动TFT的阈值 电压存在不均匀性，这样就导致了流过每个像素点OLED的电流发生变化使得显示亮度不 均，从而影响整个图像的显示效果。
【发明内容】
[0003] 本发明的一个目的提供一种像素电路，以避免因阈值漂移导致的显示亮度不均。
[0004] 第一方面，本发明提供了一种像素电路，包括驱动晶体管、第一储能元件和驱动模 块，并具有复位电压输入端、数据电压输入端、工作电压输入端以及多个控制信号输入端； 其中，
[0005] 所述驱动晶体管的源极与所述第一储能元件的第一端相连；
[0006] 所述驱动模块与所述第一储能元件的第一端、第一储能元件的第二端、所述驱动 晶体管的栅极、所述复位电压输入端、所述数据电压输入端以及所述工作电压输入端相连， 并连接多个控制信号输入端；所述驱动模块具有第一节点，在所述第一节点以及所述第一 储能元件的第二端均悬空时，所述第一节点与所述第一储能元件的第一端之间的电压差保 持不变；
[0007] 所述驱动模块适于在所接入的第一控制信号输入端输入有效电平时，将所述工作 电压输入端与所述第一储能元件的第一端导通；在所接入的第二控制信号输入端输入有效 电平时将所述第一节点与所述复位电压输入端导通；在所接入的第三控制信号输入端输入 有效电平时，将数据电压输入端与驱动晶体管的栅极以及第一储能元件的第二端导通；在 所接入的第四控制信号输入端输入有效电平时将所述第一节点与所述驱动晶体管的栅极 导通。
[0008] 进一步的，所述驱动模块包括五个开关晶体管和一个第二储能元件；
[0009] 第一开关晶体管连接在所述工作电压输入端与所述第一储能元件的第一端之间， 栅极连接第一控制信号输入端；
[0010] 第二开关晶体管连接在所述复位电压输入端与所述第一节点之间，栅极连接第二 控制信号输入端；
[0011] 第三开关晶体管连接在所述数据电压输入端与驱动晶体管的栅极之间；第五开关 晶体管连接在所述第一储能元件的第二端与所述驱动晶体管的栅极之间；
[0012] 第四开关晶体管连接在所述第一节点与所述驱动晶体管的栅极之间，所述四开关 晶体管的栅极连接所述第四控制信号输入端；
[0013] 所述第二储能元件的第一端与所述第一储能元件的第二端相连，所述第二储能元 件的第二端与所述第一节点相连。
[0014] 进一步的，所述第三开关晶体管和所述第五开关晶体管的栅极均连接所述第三控 制信号输入端，并具有相同的有效电平。
[0015] 进一步的，各个开关晶体管均为P型晶体管。
[0016] 进一步的，所述第四开关晶体管的有效电平与所述第三开关晶体管和所述第五开 关晶体管的有效电平相反，所述第四控制信号输入端与所述第三控制信号输入端为同一输 入端。
[0017] 进一步的，所述第一开关晶体管、所述第四开关晶体管均为P型晶体管；所述第二 开关晶体管、所述第三开关晶体管和所述第五开关晶体管均为N型晶体管。
[0018] 进一步的，所述第一储能元件和/或所述第二储能元件为电容。
[0019] 进一步的，所述驱动晶体管为P型晶体管。
[0020] 第二方面，本发明还提供了一种用于驱动上述任一项所述的像素电路的方法，包 括复位阶段、补偿阶段和发光阶段：
[0021] 在复位阶段，在所述第一控制信号输入端和所述第二控制信号输入端、所述第三 控制信号输入端均输入对应的有效电平；在所述第四控制信号输入端输入对应的无效电 平；
[0022] 在补偿阶段，在所述第三控制信号输入端输入对应的有效电平；在所述第一控制 信号输入端、所述第二控制信号输入端和所述第四控制信号输入端输入对应的无效电平；
[0023] 在发光阶段，在所述第一控制信号输入端和所述第四控制信号输入端输入对应的 有效电平；在所述第二控制信号输入端和所述第三控制信号输入端输入对应的无效电平。
[0024] 第三方面，本发明还提供了一种显示装置，包括上述任一项所述的像素电路。
[0025] 本发明提供的像素电路，能够使得流经电致发光单元的驱动电流不受对应的驱动 模块的开启阈值的影响，能够彻底解决由于驱动晶体管的开启阈值漂移导致显示亮度不均 的问题。
【附图说明】
[0026] 图1为本发明一实施例提供的一种像素电路的结构示意图；
[0027] 图2为图1中实施例的驱动模块的电路示意图；
[0028] 图3为本发明一实施例提供的像素电路的电路结构图；
[0029] 图4为驱动图3中的像素电路的方法的控制信号的时序图；
[0030] 图5a-图5c为图3中的像素电路在不同时序下的电流流向和节点电压值的示意 图。
【具体实施方式】
[0031] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例 中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅 仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人 员在没有做出创造性劳动前提下所获得的所有其他的实施例，都属于本发明保护的范围。
[0032] 本发明一实施例提供了一种像素电路，如图1所示，该像素电路可以包括：驱动 晶体管DT、第一储能元件Cl和电致发光元件OLED和驱动模块；并具有复位电压输入端 Reset、数据电压输入端Data、工作电压输入端Vdd以及四个控制信号输入端SI、S2、S3、S4 ; 优选的，驱动晶体管是P型的。其中，
[0033] 驱动晶体管DT的源极与第一储能元件Cl的第一端a端相连；
[0034] 驱动模块与第一储能元件Cl的第一端a端、第一储能元件Cl的第二端b端、驱动 晶体管DT的栅极g、复位电压输入端Reset、数据电压输入端Data以及工作电压输入端Vdd 相连，并连接四个控制信号输入端31、52、53、54，所述驱动模块内部具有第一节点（图中未 示出），在所述第一节点以及所述第一储能元件Cl的第二端b端均悬空时，所述第一节点与 所述第一储能元件Cl的第一端a端之间的电压差保持不变；
[0035] 所述驱动模块适于在所接入的第一控制信号输入端Sl输入有效电平时，将所述 工作电压输入端Vdd与所述第一储能元件Cl的第一端a端导通；在所接入的第二控制信号 输入端S2输入有效电平时将所述第一节点与所述复位电压输入端Reset导通；在所接入的 第三控制信号输入端S3输入有效电平时，将数据电压输入端Data与驱动晶体管DT的栅极 以及第一储能元件Cl的第二端b端导通；在所接入的第四控制信号输入端S4输入有效电 平时将所述第一节点与所述驱动晶体管的栅极导通。
[0036] 本发明提供的像素电路，能够使得驱动模块的控制端的电压包含驱动模块的开启 阈值的分量，这样在显示过程中，所包含的开启阈值分量与驱动模块的开启阈值抵消，进而 能够使得流经电致发光单元的驱动电流不受对应的驱动模块的开启阈值的影响，能够彻底 解决由于驱动晶体管的开启阈值漂移导致显示亮度不均的问题。
[0037] 这里的有效电平应理解为能够使驱动模块开启相应功能的电平。比如对于第一控 制信号输入端S1，其对应的有效电平应理解为能够使工作电压输入端与所述第一储能元件 的第一端导通的电平；相应的，第二控制信号输入端S2对应的有效电平应理解为能够将所 述第一节点与所述复位电压输入端导通的电平，以此类推。并且对于不同的控制信号输入 端，其对应的有效电平可能不一样。
[0038] 在具体实施时，如图2所示，该驱动模块可以具体包括：
[0039] 五个开关晶体管T1、T2、T3、T4、T5和一个第二储能元件C2,第一开关晶体管Tl的 源极连接工作电压输入端Vdd、漏极连接第一储能元件Cl的第一端a端，栅极连接第一控制 信号输入端Sl;第二开关晶体管T2的漏极连接复位电压输入端Reset，源极连接与第一节 点（图中表示为NI)之间，栅极连接第二控制信号输入端S2 ;
[0040] 第三开关晶体管T3的源极连接数据电压输入端Data、漏极连接驱动晶体管DT的 栅极g;第五开关晶体管T5的源极连接第一储能元件Cl的第二端b端，漏极连接驱动晶体 管DT的栅极g;第三开关晶体管T3和第五开关晶体管T5的栅极均连接第三控制信号输入 端S3,并具有相同的有效电平；
[0041] 第四开关晶体管T4的漏极连接第一节点N1、源极连接驱动晶体管DT的栅极g，第 四开关晶体管T4的栅极连接第四控制信号输入端S4 ;
[0042] 第二储能元件C2的第一端与第一储能元件的第二端b端相连，第二端连接第一节 点N1。
[0043] 由于第三开关晶体管T3和第五开关晶体管T5的栅极连接同一个控制信号输入 端，则可以通过同一条信号线控制第三开关晶体管T3和第五开关晶体管T5的开启和关断， 这样也能够减少信号线的使用。不难理解的是，在实际应用中，第三开关晶体管T3和第五 开关晶体管T5也可以连接不同的控制信号线，相应的，第三开关晶体管T3和第五开关晶体 管T5的有效电平也无需一致。
[0044] 在具体实施时，这里的所述第四开关晶体管T4的有效电平可以与所