入的端子。
[003引为描述方便，高电平采用Vh表征，低电平采用Vl表征。
[0039] 实施例一；
[0040] 请参考图la和图化，为本实施例公开的一种像素电路结构图，包括：用于串联在 第一电平端VDD和第二电平端VSS之间的驱动晶体管T1和发光元件0L邸，W及第二晶体管 T2、第=晶体管T3和存储电容C1。其中，图la所示的像素电路中，各晶体管（驱动晶体管 T1、第二晶体管T2和第=晶体管T3)为N型薄膜晶体管；图化所示的像素电路中，各晶体 管（驱动晶体管T1、第二晶体管T2和第S晶体管T3)为P型薄膜晶体管。
[0041] 驱动晶体管T1的第一极连接至发光元件0L邸的第一端形成第S节点C，驱动晶 体管T1的第二极和发光元件0L邸的第二端分别用于连接至第一电平端VDD和第二电平端 VSS。在一种实施例中，请参考图la,发光元件0LED的第一端为阳极，发光元件0LED的第二 端为阴极；驱动晶体管T1的第二极用于连接至第一电平端VDD，发光元件OL邸的第二端用 于连接至第二电平端VSS。在另一种实施例中，请参考图化，发光元件0L邸的第一端为阴 极，发光元件0L邸的第二端为阳极；驱动晶体管T1的第二极用于连接至第二电平端VSS， 发光元件0L邸的第二端用于连接至第一电平端VDD。
[0042] 驱动晶体管T1的控制极连接至第二晶体管T2的第一极形成第一节点A，第二晶体 管T2的第二极连接至第=晶体管T3的第一极形成第二节点B，第二晶体管T2的控制极用 于输入发光控制信号Vm。
[0043] 第S晶体管T3的第二极用于连接至数据线DATA,在具体实施例中，数据线DATA用 于提供数据信号Vdata或者参考电位VKW，在其它实施例中，数据线data还可W用于提供初 始化电位，W初始化各节点的电位；第=晶体管T3的控制极用于输入扫描信号Vs。。。。
[0044] 存储电容Cl连接至第二节点B和第S节点C之间。
[0045] 在具体实施例中，像素电路依次工作于第一阶段、第二阶段和第=阶段。在本实施 例中，第一阶段可W依次包括初始化阶段和阔值补偿阶段，第二阶段为数据写入阶段，第= 阶段为发光阶段。
[0046] 在第一阶段，第二晶体管T2和第S晶体管T3分别响应发光控制信号Vem的第一有 效电平和扫描信号Vsc^an的第一有效电平导通，向第一节点A和第二节点B传输参考电位Vcw 初始化第一节点A和第二节点B的电位，并通过相应的信号源向第=节点C提供初始化电 位，W初始化第S节点C的电位，在本实施例中，第S节点C的初始化电位由第一电平端VDD 通过导通的驱动晶体管T1提供，并读取驱动晶体管T1的阔值电压Vth。在一种实施例中，请 参考图la，在初始化阶段，驱动晶体管T1的第二极传输第一电平端VDD提供的初始化电位 (例如低电平）初始化第=节点C的电位；在阔值补偿阶段，驱动晶体管T1的第二极传输第 一电平端VDD的有效电平（例如高电平），于是，第S节点C的电位发生变化（例如升高）， 直到该节点电位与驱动晶体管T1的控制极相差一个驱动晶体管T1的阔值电压时为止，存 储电容C1根据驱动晶体管T1的控制极（即第二节点B或者第一节点A)的电位和与第S 节点C之间的压差得到驱动晶体管T1的阔值电压Vth。在另一种实施例中，请参考图化，在 初始化阶段，第=节点C的初始化电位由第二电平端VSS提供，即驱动晶体管T1的第二极 传输第二电平端VSS提供的初始化电位（例如高电平）初始化第=节点C的电位；在阔值 补偿阶段，驱动晶体管T1的第二极传输第二电平端VSS的有效电平（例如低电平），于是， 第S节点C的电位发生变化（例如下降），直到该节点电位与驱动晶体管T1的控制极相差 一个驱动晶体管T1的阔值电压时为止，存储电容C1根据驱动晶体管T1的控制极（即第二 节点B或者第一节点A)的电位和与第S节点C之间的压差得到驱动晶体管T1的阔值电压 Vth。
[0047] 在第二阶段，第二晶体管T2由发光控制信号Vem控制在截止状态，第=晶体管T3 响应扫描信号Vs。。。的第二有效电平导通向第二节点B传输数据信号Vdata;
[0048] 在第S阶段，第S晶体管T3由扫描信号Vse。。控制在截止状态，第二晶体管T2响应 发光控制信号VcM的第二有效电平导通，驱动晶体管T1响应第一节点A的电位导通驱动发 光元件0LED发光。
[0049] 需要说明的是，在一种实施例中，请参考图la,发光控制信号有效电平（包括 第一有效电平和第二有效电平）和扫描信号Vs。。。的有效电平（包括第一有效电平和第二有 效电平）均为高电平；在另一种实施例中，请参考图化，发光控制信号Vm的有效电平（包 括第一有效电平和第二有效电平）和扫描信号Vs。。。的有效电平（包括第一有效电平和第二 有效电平）均为低电平。
[0050] 在本实施例中，扫描信号Vs。。。的第二有效电平滞后于所述扫描信号V 的第一有 效电平和发光控制信号Vm的第一有效电平，发光控制信号VM的第二有效电平滞后于扫描 信号Vs。。。的第二有效电平。
[0化1] 下文W图la为例对本实施例公开的像素电路驱动过程予W说明。本实施例的像 素电路驱动过程分为初始化阶段、阔值补偿阶段、数据写入阶段和发光阶段，如图2所示为 本实施例的信号时序，结合图2和图la具体描述本实施例的驱动过程。
[0052] 在初始化阶段：向第S晶体管T3提供的扫描信号Vse。。为高电平Vh，即为第一有效 电平；发光控制信号VcM为高电平Vh，即为第一有效电平。于是，第立晶体管T3和第二晶体 管T2导通。数据线DATA向第S晶体管T3传输参考电位Vkep，该参考电位Vkep通过导通的 晶体管T3和T2输入到第一节点A，使得第一节点A的电位为Vkep，由于第一节点A和第二节 点B通过第二晶体管T2连通，所W两个节点电压相同。与此同时，驱动晶体管T1处于导通 状态，第一电平端VDD输出一初始化电位低电平信号Vy该电平信号并通过开关晶体管T1 输入到第=节点C，使得第=节点C电平变为从而，完成了对第一节点A、第二节点B和 第=节点C的电位初始化。
[0053] 在阔值补偿阶段：扫描信号Vs。。。和发光控制信号Vm继续维持第一有效电平，高电 平Vh，数据线data依旧传输参考电位Vcw。第一电平端V孤提供的信号由低电平Vl变回高电 平Vh，并通过驱动晶体管T1给第=节点C充电。第=节点C的电位因此会慢慢升高，直到该 节点升高到Vkw-Vth时，驱动晶体管T1会进入截止状态，第S节点C的电位维持为Vew-Vth。 其中Vth为驱动晶体管T1的阔值电压。阔值补偿阶段结束后，驱动晶体管T1的阔值电压信 息通过存储电容C1被存储到节点C上。需要注意的是，VcEP-V?小于发光元件OL邸的阔值 电压。
[0化4] 数据写入阶段；发光控制信号VcM变为低电平，扫描信号Vsean变为第二有效电平， 如高电平Vh。此时，第二晶体管T2处于截止状态，第S晶体管T3处于导通状态，数据线DATA提供数据电压Vmta并通过导通的第S晶体管T3写入到第二节点B中。需要说明的是，在 其它实施例中，当存在多行像素电路并采用同时发光的方式时，则在该阶段，各行扫描信号 Vsc^an的第二有效电平依次到来，W逐行完成第二节点B的数据电压Vdata写入。在第二节点B 的电位由Vkw充电到Vdata的过程中，数据电压VDm会通过存储电容C1和发光元件OLED的 本征电容C2的禪合作用被禪合到节点C中从而使节点C的电位变化为：
[0 化 5]
【主权项】
1. 一种像素电路，其特征在于，包括： 用于串联在第一电平端（VDD)和第二电平端（VS巧之间的驱动晶体管（T1)和发光元 件（OLED)，W及第二晶体管订2)、第S晶体管（T3)和存储电容（C1); 驱动晶体管（T1)的第一极连接至发光元件（OLED)的第一端形成第=节点（C)，驱动晶 体管（T1)的第二极和发光元件（OLED)的第二端分别用于连接至第一电平端（VDD)和第二 电平端（VS巧； 驱动晶体管（T1)的控制极连接至第二晶体管（T2)的第一极形成第一节点（A)，第二晶 体管（T2)的第二极连接至第S晶体管（T3)的第一极形成第二节点炬)，第二晶体管（T2) 的控制极用于输入发光控制信号（Vm); 第S晶体管（T3)的第二极用于连接至用于提供数据信号（Vdata)或者参考电位（Vcw) 的数据线值ATA)，m^晶体管灯扣的控制极用于输入扫描信号（VscJ; 存储电容（Cl)连接至第二节点炬）和第S节点（C)之间。
2. 如权利要求1所述的像素电路，其特征在于， 在第一阶段，第二晶体管（T2)和第S晶体管（T3)分别响应发光控制信号（VcM)的第一 有效电平和扫描信号（VscJ的第一有效电平导通，向第一节点（A)和第二