节点炬）传输参 考电位（Vkep)初始化第一节点（A)和第二节点做的电化通过相应的信号源向第；节点 似提供初始化电化并读取驱动晶体管（T1)的阔值电压（Vth); 在第二阶段，第二晶体管（T2)由发光控制信号（Vc")控制在截止状态，第S晶体管（T3) 响应扫描信号（Vs。。。）的第二有效电平导通向第二节点炬）传输数据信号（Vmta); 在第S阶段，第S晶体管（T3)由扫描信号（VscJ控制在截止状态，第二晶体管（T2)响 应发光控制信号（Vem)的第二有效电平导通，驱动晶体管订1)响应第一节点（A)的电位导 通驱动发光元件（OLED)发光。
3. 如权利要求2所述的像素电路，其特征在于，所述第一阶段依次包括；初始化阶段和 阔值补偿阶段； 驱动晶体管（T1)的第二极用于连接至第一电平端（VDD)，发光元件（OLED)的第二端 用于连接至第二电平端（VSS);在初始化阶段，驱动晶体管（T1)的第二极传输第一电平端 (VDD)的初始化电位初始化第S节点（C)的电位；在阔值补偿阶段，驱动晶体管（T1)的第 二极传输第一电平端（VDD)的有效电平，存储电容（C1)根据第二节点炬）的电位和第S节 点（C)的电位读取驱动晶体管（T1)的阔值电压（Vth);或者， 驱动晶体管（T1)的第二极用于连接至第二电平端（VSS)，发光元件（OLED)的第二端 用于连接至第一电平端（VDD);在初始化阶段，驱动晶体管（T1)的第二极传输第二电平端 (VS巧的初始化电位初始化第S节点（C)的电位；在阔值补偿阶段，驱动晶体管（T1)的第 二极传输第二电平端（VS巧的有效电平，存储电容（C1)根据第二节点炬）的电位和第S节 点（C)的电位读取驱动晶体管（T1)的阔值电压（Vth)。
4. 如权利要求2所述的像素电路，其特征在于，还包括第四晶体管（T4)，所述第一阶段 依次包括：初始化阶段和阔值补偿阶段； 第四晶体管（T4)的第一极连接至第S节点（C)，第四晶体管（T4)的第二极用于输入初 始化电位，第四晶体管（T4)的控制极用于输入初始化控制信号（ViJ; 在初始化阶段，第四晶体管（T4)响应初始化控制信号（ViJ的有效电平导通，向第S 节点（c)传输第四晶体管（T4)的第二极输入的初始化电位。
5. 如权利要求4所述的像素电路，其特征在于，驱动晶体管订1)、第二晶体管订2)、第 S晶体管（T3)和第四晶体管（T4)为N型薄膜晶体管； 驱动晶体管（T1)的第二极用于连接至第一电平端（VDD)，发光元件（OLED)的第二端用 于连接至第二电平端（VSS); 第四晶体管（T4)的第二极连接至第二电平端（VSS)，在初始化阶段，第四晶体管（T4) 的第二极输入的初始化电位由第二电平端（VSS)提供；或者， 第四晶体管（T4)的第二极用于连接至数据线值ATA)，在初始化阶段，第四晶体管（T4) 的第二极输入的初始化电位由数据线值ATA)提供。
6. 如权利要求4所述的像素电路，其特征在于，驱动晶体管订1)、第二晶体管订2)、第 S晶体管（T3)和第四晶体管（T4)为P型薄膜晶体管； 驱动晶体管（T1)的第二极用于连接至第二电平端（VSS)，发光元件（OLED)的第二端用 于连接至第一电平端（VDD); 第四晶体管（T4)的第二极连接至第一电平端（VDD)，在初始化阶段，第四晶体管（T4) 的第二极输入的初始化电位由第一电平端（VDD)提供；或者， 第四晶体管（T4)的第二极用于连接至数据线值ATA)，在初始化阶段，第四晶体管（T4) 的第二极输入的初始化电位由数据线值ATA)提供。
7. 如权利要求4-6任意一项所述的像素电路，其特征在于，第四晶体管（T4)的控制极 连接至第四晶体管（T4)的第一极；在初始化阶段，第四晶体管（T4)的控制极所输入的初始 化控制信号（ViJ的有效电平由第四晶体管（T4)的第一极提供。
8. -种像素电路，其特征在于，包括： 用于串联在第一电平端（VDD)和第二电平端（VS巧之间的驱动晶体管（T1)和发光元 件（OLED)，W及第二晶体管订2)、第S晶体管订3)、第四晶体管订4)、第五晶体管（T5)和 存储电容（C1); 驱动晶体管（T1)的第一极连接至发光元件（OLED)的第一端形成第=节点（C)，驱动晶 体管（T1)的第二极和发光元件（OLED)的第二端分别用于连接至第一电平端（VDD)和第二 电平端（VS巧； 驱动晶体管（T1)的控制极连接至第二晶体管（T2)的第一极形成第一节点（A)，第二晶 体管（T2)的第二极连接至第S晶体管（T3)的第一极形成第二节点炬)，第二晶体管（T2) 的控制极用于输入发光控制信号（Vm); 第S晶体管（T3)的第二极用于连接至用于提供数据信号（Vdata)的数据线值ATA)，第S晶体管（T3)的控制极用于输入扫描信号（VseJ; 第五晶体管（T5)的第一极连接至第一节点（A)，第五晶体管（T5)的第二极用于输入参 考电位（VcEP)，第五晶体管订5)的控制极连接至第S晶体管（T3)的控制极； 第四晶体管（T4)的第一极连接至第S节点（C)，第四晶体管（T4)的第二极用于输入初 始化电位，第四晶体管（T4)的控制极用于输入初始化控制信号（ViJ; 存储电容（Cl)连接至第二节点炬）和第S节点（C)之间。
9. 如权利要求8所述的像素电路，其特征在于， 在第一阶段，第四晶体管（T4)响应初始化控制信号（ViJ的有效电平导通初始化第S 节点（c)的电位；或者，在第一阶段，第二晶体管（T2)还响应发光控制信号（Vc")的第一有 效电平导通初始化第一节点（A)和第二节点炬）的电位，发光控制信号（VcM)的第一有效电 平结束时间早于初始化控制信号（Vim)的有效电平结束时间； 在第二阶段，第五晶体管（T5)和第S晶体管（T3)响应扫描信号（Vs。J的有效电平导 通，导通的第五晶体管（T5)向第一节点（A)传输参考电位（Vcw)，导通的第S晶体管（T3) 向第二节点炬）传输数据信号（Vdata);存储电容（C1)根据第一节点（A)的电位读取驱动晶 体管（T1)的阔值电压（Vth); 在第S阶段，第二晶体管（T2)响应发光控制信号（Vc")的第二有效电平导通，驱动晶体 管（T1)响应第一节点（A)的电位导通驱动发光元件（OLED)发光； 初始化控制信号（Vim)、扫描信号（Vs。。。）的有效电平和发光控制信号（Vm)的第二有效 电平依次到来。
10. 如权利要求9所述的像素电路，其特征在于，第四晶体管（T4)控制极所输入的初始 化控制信号（ViJ由上一级像素电路的扫描信号（Vs。。。）提供。
11. 一种显示装置，其特征在于，包括： 像素电路矩阵，所述像素电路矩阵包括排列成n行m列矩阵的如权利要求1-10任意一 项所述的像素电路，所述n和m为大于0的整数； 栅极驱动电路，用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线向像素 电路提供所需的控制信号； 数据驱动电路，用于产生代表灰度信息的数据电压信号，并通过沿第二方向形成的各 数据线向像素电路提供数据信号； 控制器，用于向栅极驱动电路和数据驱动电路提供控制时序。
12. -种像素电路驱动方法，其特征在于，所述像素电路的每一驱动周期包括初始化阶 段、阔值补偿阶段、数据写入阶段和发光阶段，所述驱动方法包括： 在所述初始化阶段，第二晶体管（T2)导通，分别初始化存储电容（C1)两端的电位和驱 动晶体管（T1)控制极的电位； 在所述阔值补偿阶段，第=晶体管（T3)和/或第五晶体管（T5)导通，向驱动晶体管 (T1)控制极提供参考电位，读取驱动晶体管（T1)的阔值电压信息并通过存储电容（C1)存 储； 在所述数据写入阶段，第=晶体管（T3)导通传输数据电压Vdata并存储于存储电容 (C1); 在所述发光阶段，第一晶体管（T1)根据存储电容（C1)两端的压差驱动产生驱动电流， 并驱动发光元件（OLED)发光。
【专利摘要】一种像素电路，包括：用于串联在第一电平端和第二电平端之间的驱动晶体管和发光元件，驱动晶体管的第一极连接至发光元件的第一端，在驱动晶体管的控制极和一个导通电极之间连接第二晶体管和存储电容。在初始化阶段，第二晶体管导通，分别初始化存储电容两端的电位和驱动晶体管控制极的电位；在阈值补偿阶段，利用向驱动晶体管控制极提供参考电位，读取驱动晶体管的阈值电压并存储于存储电容，从而实现了对驱动晶体管阈值电压的补偿，继而补偿了像素电路显示的不均匀性。
【IPC分类】G09G3-32
【公开号】CN104715723
【申请号】CN201510122622
【发明人】张盛东, 孟雪, 冷传利, 王翠翠
【申请人】北京大学深圳研究生院
【公开日】2015年6月17日
【申请日】2015年3月19日