不同颜色光的像素区14W阵列方式排列，由此像素区14所提供不同颜色的光可 进行混色W达到全彩显示的效果。接着，在基板12上形成多个驱动元件18,分别位于像素 区14内。各驱动元件18可包括至少一薄膜晶体管，例如娃基薄膜晶体管或氧化物半导体薄 膜晶体管，且薄膜晶体管可选用顶栅极型薄膜晶体管、底栅极型薄膜晶体管或其它型式薄 膜晶体管。本实施例是使用顶栅极型的多晶娃薄膜晶体管作为驱动元件18,其包括半导体 层19栅极绝缘层30、栅极电极28、介电层32、漏极电极24W及源极电极26。半导体层19 例如可包括多晶娃通道层20、两重渗杂半导体层22位于多晶娃通道层20的两侧并分别作 为漏极渗杂区与源极渗杂区、两轻渗杂半导体层23分别位于多晶娃通道层20与重渗杂半 导体层22之间。半导体层19的材料不W多晶娃为限，而可为其它适合的半导体，例如其它 娃基半导体层（例如非晶娃、微晶娃），氧化物半导体层例如氧化铜嫁锋（IGZO)或其它适合 的半导体材料。栅极绝缘层30覆盖半导体层19。栅极电极28位于栅极绝缘层30上并实 质上对应多晶娃通道层20。介电层32位于栅极电极28与栅极绝缘层30上。漏极电极24 与源极电极26位于介电层32上并分别与重渗杂半导体层22电连接。此外，本实施例的方 法可选择性地在形成多晶娃通道层20之前先于基板12上形成至少一缓冲层34,其中缓冲 层34可为单层结构，缓冲层34的材料可为绝缘层例如一氧化娃缓冲层、一氮化娃缓冲层、 氮氧化娃缓冲层或氧化侣缓冲层，但不W此为限。缓冲层34也可为多层结构，可为不同材 料的绝缘层的堆叠，例如一氧化娃缓冲层与一氮化娃缓冲层的堆叠，但不W此为限。此外， 本实施例的方法可进一步于介电层32上形成一保护层33,其中保护层33可为单层结构或 多层结构，且保护层33可暴露出部分的漏极电极24与源极电极26。接着，可选择性地于保 护层33上形成多个转接电极38,其中转接电极38分别与保护层33暴露出的漏极电极24 电连接，且转接电极38可选用具有良好导电性的材料例如金属或合金，但不W此为限。 [0化9] 如图4所示，接着于驱动元件18上形成一冷端绝缘基材40。举例而言，冷端绝缘 基材40可形成于转接电极38与保护层33上，但不W此为限。冷端绝缘基材40的材料可为 导热性良好的绝缘材料，优选可包括绝缘性佳与导热性佳的陶瓷材料，但不W此为限。冷端 绝缘基材40也可为表面锻有二氧化娃的半导体基板（例如；娃基板）或表面经过阳极氧化 处理的侣复合基板等。如图5所示，接着于冷端绝缘基材40上形成多个第二连接电极42， 其中任两相邻的第二连接电极42之间具有间隙，也就是说，各第二连接电极42可W是独立 的图案，彼此并没有接触。第二连接电极42的材料可包括导电性与导热性都良好的材料， 优选可包括非透明导电材料例如银、侣、铜、儀或钢、透明导电材料例如氧化铜锡、氧化铜锋 或氧化侣锋、上述材料的复合层或上述材料的合金，但并不w此为限。
[0060] 接着，如图6所示，在第二连接电极42上形成多个热电单元44,其中各热电单元 44包括一第一通道层46与一第二通道层48。详细而言，如图4所示，本实施例中的第一通 道层46与第二通道层48可分别为一第一半导体层与一第二半导体层。第一半导体层与第 二半导体层的形成方法例如可先于第二连接电极42与冷端绝缘基材40上全面形成一半导 体层，再W渗杂制作工艺（例如扩散制作工艺或离子注入制作工艺）于半导体层中形成具 有第一渗杂型式W及第二渗杂型式的区域，且第一渗杂型式不同于第二渗杂型式，但不W 此为限。随后W图案化制作工艺（例如光刻蚀刻制作工艺）形成具有第一渗杂型式的第一 半导体层W及具有第二渗杂型式的第二半导体层。第一半导体层与第二半导体层可分别为 一P型半导体与一N型半导体或第一半导体层与第二半导体层可分别为N型半导体与P型 半导体，但不W此为限。P型半导体与N型半导体的基材可为各式半导体材料例如IVA族 元素（例如娃、错）并分别具有P型渗杂例如磯、神与N型渗杂例如棚。或者，P型半导体 与N型半导体的基材可为III-V族化合物半导体例如氮化嫁（GaN)或II-VI族化合物半导 体例如硫化锋狂nS)，并可选择性具有P型渗杂与N型渗杂。在本实施例中，第一半导体层 与第二半导体层分别为P型渗杂娃W及N型渗杂娃，但不W此为限。值得一提的是，由于半 导体材料的热电转换效率大体上比金属W及绝缘体材料要高，并且若将P型半导体与N型 半导体配对组合又可进一步提升热电转换的效率，因此本实施例的热电单元44中的第一 半导体层与第二半导体层WP型渗杂娃与N型渗杂娃配对组合在一起，可W提升整体热电 单元44的热电转换效率。此外，热电单元44的第一通道层46与第二通道层48的材料不 限定为半导体材料，也可W选用金属例如铺、铜、饿、镶、钻或其它适合的材料。
[0061] 接着，如图7所示，在两相邻的第一通道层46与第二通道层48之间形成绝缘层 50。在本实施例中，第一通道层46、绝缘层50与第二通道层48沿水平方向依序排列的结 构，且绝缘层50是位于第一通道层46与第二通道层48之间。绝缘层50的材料可包括 无机材料例如氮化娃（siliconnitride)、氧化娃（siliconoxide)、氮氧化娃（silicon oxynitride)或氮渗杂碳化娃（nitrogen-dopedsiliconcarbide,SiCN)、有机材料例如丙 締酸类树脂（acrylicresin)或其它适合的绝缘材料。在本实施例中，绝缘层50的材料是 二氧化娃（silicondioxide),但不W此为限。本发明形成热电单元44与绝缘层50的方法 并不W上述方法为限。举例而言，可W先形成多个不相连的绝缘层50,再于两相邻的绝缘层 50之间分别形成第一通道层46与第二通道层48。
[0062] 如图8所示，接着于热电单元44上形成多个第一连接电极52。各相邻的第一连接 电极52之间具有间隙，也就是说，各第一连接电极52是独立的图案，彼此并没有接触。第 一连接电极52的材料可包括导电性与导热性都良好的材料，优选可包括非透明导电材料 例如银、侣、铜、儀或钢、透明导电材料例如氧化铜锡、氧化铜锋或氧化侣锋、上述材料的复 合层或上述材料的合金，但并不W此为限。详细而言，在本实施例中各第一连接电极52是 与对应的热电单元44的第一通道层46与第二通道层48电连接，且各第二连接电极42是 与对应的热电单元44的第二通道层48与相邻的热电单元44的第一通道层46电连接。换 言之，各热电单元44的第二通道层48是与相邻的热电单元44的第一通道层46电连接，因 此热电单元44可通过第一连接电极52W及第二连接电极42形成串联，但不W此为限。在 其它变化实施例中，热电单元44也可W其它方式彼此电连接，利用W并联方式电连接，或 者一部分的热电单元44可利用串联方式电连接且另一部分的热电单元44可利用并联方式 电连接。
[0063] 接着，如图9所示，在对应部分绝缘层50上的第一连接电极52,W图案化制作工艺 (例如光刻蚀刻制作工艺）形成一开口，其中开口暴露出部分的绝缘层50且开口的直径可 为rl。接着，如图10所示。在绝缘层50与第一连接电极52上形成一热端绝缘基材54,W 形成热电模块58。热端绝缘基材54的材料可为导热性良好的绝缘材料，优选可包括绝缘 性佳与导热性佳的陶瓷材料，但不W此为限。热端绝缘基材54也可为表面锻有二氧化娃的 半导体娃基板或表面经过阳极氧化处理的侣复合基板等。随后，在对应各第一连接电极52 开口的部分热端绝缘基材54,W图案化制作工艺（例如光刻蚀刻制作工艺）形成一接触洞 56,其中接触洞56部分暴露出驱动元件18,举例而言，接触洞56部分暴露出转接电极38。 此外，接触洞56的直径可为r2,且接触洞56的直径r2可小于开口的直径rl，由此接触洞 56不会暴露出第一连接电极52。
[0064] 如图11所示，在热电模块58上化及分别于像素区14内形成多个下电极60,其中 下电极60分别经由接触洞56与驱动元件18电连接，例如下电极60可经由转接电极38与 驱动元件18的漏极电极24电连接。下电极60的材料优选可包括非透明导电材料例如银、 侣、铜、儀或钢、透明导电材料例如氧化铜锡、氧化铜锋或氧化侣锋、上述材料的复合层或上 述材料的合金，但并不W此为限。
[00化]接着，如图12所示，在热端绝缘基材54W及下电极60上形成一图案化堤巧层 62(patternedbanklayer),其中图案化堤巧层62包括多个开口 62A，且开口 62A分别位 于像素区14内。在本实施例中，图案化堤巧层62的材料可为有机绝缘材料，且优选可具有 感光性，由此可利用曝光暨显影制作工艺定义出其图案，但不W此为限。图案化堤巧层62 的材料优选可包括有机材料例如光致抗蚀剂、苯环了締炬CB)、聚甲基丙締酸甲醋（PMMA)、 聚甲