专利名称：视频图形阵列彩色信号发生器的制作方法
技术领域：
本发明是关于一种信号发生器，尤其是关于一种符合VESA标准的VGA彩色信号发生器。
背景技术：
通常在设计或出货LCD显示器时都需进行多方面的测试，而在测试其显示质量时通常会采用信号发生器，该信号发生器所产生的信号传送进入LCD的VGA(Video Graphics Array，视频图形阵列)介面，以检测LCD的画面显示质量，其产生的信号必须符合视频电子标准协会(Video Electronics Standard Association，VESA)所规定的标准。传统的信号发生器虽然信号优越，但其价格昂贵并且体积较大，不便于产线自动化测试使用。
因此需要提供一种视频图形阵列彩色信号发生器，其信号发生器体积较小，易于操作并且可降低信号发生器的成本，还可根据使用者要求来更新软件功能而无需改动硬件。
发明内容鉴于以上内容，本发明较佳实施方式提供一种图形阵列彩色信号发生器，其包括一现场可编程逻辑阵列(Field Program Digital Array)、一PROM、一锁相环电路、一D/A(Digital/Analog)转换电路、一VGA(Video Graphics Array，视频图形阵列)介面、一像素脉冲发生器及一键盘。像素脉冲发生器以一定频率产生像素脉冲并将其信号输入现场可编程逻辑阵列；PROM是现场可编程逻辑阵列相连的一配件，用于存储硬件编程的配置文件，在系统断电并再次上电后可从其中下载配置文件以正常工作，其包括一ROM和一RAM；D/A转换电路由D/A转换器及放大器组成，其将现场可编程逻辑阵列产生的数位信号转换成符合VGA电气特性的模拟信号，并将该模拟信号传送至VGA介面；键盘向用户提供了一系统操作按键，如系统开关、系统复位、模式选择、彩色画面选择、及系统更新等功能。锁相环电路与现场可编程逻辑阵列相连，该锁相环电路有两个输入端，其一输入端用于接收由N计数器输出的参考分频，另一输入端用于接收由M计数器输出的反馈分频。
其中，现场可编程逻辑阵列包括一行场同步时序信号发生器、一色彩信息控制器、一控制器、一M计数器及一N计数器。其中，ROM提供了所有系统所支援VGA Mode的参数(每组参数对应和支持一个VGA Mode)，供VGA Mode更换时配置硬件编程，当用户通过键盘选择VGA Mode时，控制器将用户选择的VGA Mode信息传送至ROM，ROM将该VGA Mode对应的参数传送至RAM，供M计数器、N计数器及行场同步时序信号发生器读取，以生成相应的像素频率并最终产生行频和场频；行场同步时序信号发生器包括多个计数器(至少包括一个行同步计数器与一个场同步计数器)和逻辑单元，以从RAM中读取参数为初值进行计数，配合逻辑计算产生相应的时序信号；色彩信息控制器产生的信号为数位信号，其提供了多个彩色信号，如单色、横条纹、竖条纹及棋盘格等，其产生的信号直接传送至D/A转换电路。
相较于现有技术，本发明较佳实施方式可降低LCD测试或设计验证采用的信号发生器成本，并且体积大大减小从而便于跟随产品在产线上一起流动。
图1是本发明较佳实施方式的视频图形阵列彩色信号发生器的硬件结构图。
图2是本发明较佳实施方式的现场可编程逻辑阵列的结构示意图。
图3是本发明较佳实施方式中M计数器及N计数器的工作流程。
图4是本发明较佳实施方式的行场同步时序信号发生器的作业流程图。
具体实施方式
以下针对本文中出现的术语作如下解释Hcounter reg(Horizon Counter Register)行同步计数值；Ht reg(Horizon Total Register)行同步总长度计数值；Hbs reg(Horizon Black Start Register)行同步黑色区域开始位置计数值；Hss reg(Horizon Synchronization Start Register)行同步开始位置计数值；Hse reg(Horizon Synchronization End Register)行同步结束位置计数值；Hb(Horizon Black)行同步黑色区域的值；Hs(Horizon Synchronization)行同步信号值。
如图1所示，是本发明较佳实施方式的视频图形阵列彩色信号发生器的硬件结构图，其包括一现场可编程逻辑阵列(Field ProgramDigital Array)1、一PROM(Programmable Read Only Memory)2、一锁相环电路3、一D/A(Digital/Analog，数模)转换电路4、一VGA(VideoGraphics Array，视频图形阵列)介面5、一像素脉冲发生器6及一键盘7。像素脉冲发生器6以一定频率产生像素脉冲并将其信号输入现场可编程逻辑阵列1；PROM 2是与现场可编程逻辑阵列1相连的一配件，用于存储硬件编程的配置文件，在系统断电并再次上电后可从其中下载配置文件以正常工作，其包括一ROM 8和一RAM 9(参考图2)；D/A转换电路4由D/A转换器及放大器组成，其将现场可编程逻辑阵列1产生的数位信号转换成符合VGA电气特性的模拟信号，并将该模拟信号传送至VGA介面5；键盘7向用户提供了一系统操作按键，如系统开关、系统复位、模式选择、彩色画面选择及系统更新等功能。锁相环电路3与现场可编程逻辑阵列1相连，其具有两个输入端，其一输入端用于接收由N计数器15(参考图2)输出的参考分频，另一输入端用于接收由M计数器13输出的反馈分频。
如图2所示，是本发明较佳实施方式的现场可编程逻辑阵列的结构示意图。现场可编程逻辑阵列1包括一行场同步时序信号发生器10、一色彩信息控制器11、一控制器12、一M计数器13及一N计数器15。其中，ROM 8提供了所有系统所支援VGA Mode的参数，供VGA Mode更换时配置硬件编程，当用户通过键盘7选择VGA Mode时，控制器12将用户选择的VGA Mode信息传送至ROM 8，ROM 8将该VGA Mode对应的参数传送至RAM 9，供M计数器13、N计数器15及行场同步时序信号发生器10读取，以生成相应的像素频率并最终产生行频和场频，其中每组参数对应和支持一个VGA Mode；行场同步时序信号发生器10包括多个计数器(至少一个行同步计数器与一个场同步计数器)和逻辑单元，以从RAM 9中读取的参数为初值进行计数，配合逻辑计算产生相应的时序信号；色彩信息控制器11产生的信号为数位信号，其提供了多个彩色信号，如单色、横条纹、竖条纹及棋盘格等，其产生的信号直接传送至D/A转换电路4。N计数器15是一参考分频计数器，其用于降低像素脉冲之频率，从而实现像素脉冲之频率分频；M计数器13是一反馈分频计数器，其用于提高像素脉冲之频率，从而与所述之N计数器15共同实现像素脉冲之频率分频。控制器12负责将键盘7接收到的操作进行编解码，其为视频图形阵列彩色信号发生器包括的各个模块提供控制信号，如系统控制信号及色彩信息选择的控制信号等。
如图3所示，是本发明较佳实施方式中M计数器及N计数器的工作流程。首先，判断是否收到重启信号(步骤S300)；如果该计数器收到重启信号，则计数器清零(步骤S301)；如果该计数器没收到重启信号，则其继续侦测像素脉冲上升沿(步骤S302)；当该计数器侦测到像素脉冲上升沿时，从RAM 9中读取计数值(步骤S303)；然后，判断该计数值是否等于设定值，该设定值可根据实际情况来设定(步骤S304)；当从RAM 9中读取的计数值等于设定值时，像素脉冲反向(步骤S305)；当计数值不等于设定值时，则计数器加1(步骤S306)；流程返回步骤S300。
如图4所示，是本发明较佳实施方式的行场同步时序信号发生器的作业流程图。为方便说明，本实施方式以行同步计数器计数为例进行说明，首先，判断行场同步时序信号发生器10是否收到重启信号(步骤S401)；如果该行场同步时序信号发生器10收到重启信号，则行同步计数器清零(步骤S402)；如果没收到重启信号，则继续侦测像素脉冲上升沿(步骤S403)；读取RAM 9中相应的计数值，该数值包括Hbs reg、Hss reg、Hse reg及Ht reg值(步骤S404)；判断Hcounter reg值是否等于Ht reg值(步骤S405)，如果Hcounter reg值等于Ht reg值，则像素脉冲反向(步骤S406)，接着流程返回步骤S401；相反，则一方面判断Hcounter reg值是否大于等于Hbs reg值并且小于等于Ht reg值(步骤S407)；如是符合上述条件，则行同步黑色区域的值赋予1，即Hb＝‘1’(步骤S408)；如果不符合上述条件，则行同步黑色区域的值赋予0，即Hb＝‘0’(步骤S409)；另一方面，判断Hcounterreg值是否大于等于Hss reg值并且小于等于Hse reg值(步骤S410)；如果符合以上条件，则行同步信号赋予反极性值，即Hs＝‘反极性值’(步骤S411)；如果不符合上述条件，则行同步信号赋予极性值，即Hs＝‘极性值’(步骤S412)。
权利要求
1.一种视频图形阵列彩色信号发生器，该信号发生器包括一像素脉冲发生器、一PROM(Programmable Read Only Memory)、一锁相环电路、一数模转换电路及一视频图形阵列介面，其特征在于该信号发生器还包括一现场可编程逻辑阵列；所述的像素脉冲发生器以一定频率产生像素脉冲并将其信号输入现场可编程逻辑阵列；所述的PROM与现场可编程逻辑阵列相连，用于存储硬件编程的配置文件，在系统断电并再次上电后可从其中下载配置文件以正常工作；所述的数模转换电路其将现场可编程逻辑阵列产生的数位信号转换成符合视频图形阵列电气特性的模拟信号，并将该模拟信号传送至视频图形阵列介面。
2.如权利要求1所述的视频图形阵列彩色信号发生器，其特征在于，该数模转换电路由串连连接的数模转换器及放大器组成。
3.如权利要求1所述的视频图形阵列彩色信号发生器，其特征在于，所述的现场可编程逻辑阵列还包括一行场同步时序信号发生器，其读取PROM中相应参数并产生相应的时序信号。
4.如权利要求1所述的视频图形阵列彩色信号发生器，其特征在于，所述的现场可编程逻辑阵列还包括一M计数器及一N计数器。
5.如权利要求4所述的视频图形阵列彩色信号发生器，其特征在于，所述的M计数器是一反馈分频计数器，其用于提高像素脉冲之频率。
6.如权利要求4所述的视频图形阵列彩色信号发生器，其特征在于，所述的N计数器是一参考分频计数器，其用于降低像素脉冲之频率，从而与所述的M计数器共同实现像素脉冲之频率分频。
7.如权利要求1所述的视频图形阵列彩色信号发生器，其特征在于，所述的现场可编程逻辑阵列还包括一色彩信息控制器，其产生的数位信号直接传送至数模转换电路。
8.如权利要求1所述的视频图形阵列彩色信号发生器，其特征在于，所述的现场可编程逻辑阵列还包括一控制器，其提供多个控制信号。
全文摘要
本发明揭露一种视频图形阵列彩色信号发生器。其包括一现场可编程逻辑阵列、一PROM、一锁相环电路、一D/A转换电路、一视频图形阵列介面、一像素脉冲发生器及一键盘。其中像素脉冲发生器以一定频率产生像素脉冲并将其信号输入现场可编程逻辑阵列；PROM是与现场可编程逻辑阵列相连的一配件，用于存储硬件编程的配置文件，在系统断电并再次上电后可从其中下载配置文件以正常工作；D/A转换电路由D/A转换器及放大器组成，其将现场可编程逻辑阵列产生的数位信号转换成符合VGA电气特性的模拟信号，并将该模拟信号传送至VGA介面。利用本发明，可降低信号发生器的成本，同时体积减小且易于操作，此外，还可根据使用者要求来更新软件功能而无需改动硬件。
文档编号G02F1/13GK1844973SQ20051003410
公开日2006年10月11日 申请日期2005年4月7日 优先权日2005年4月7日
发明者王剑锋, 朱建军, 代良燕 申请人:鸿富锦精密工业(深圳)有限公司, 鸿海精密工业股份有限公司