液晶显示器的驱动电路、时序控制器及其驱动方法

专利名称：液晶显示器的驱动电路、时序控制器及其驱动方法
技术领域：
本发明是关于一种液晶显示器的技术领域，尤指一种适用于薄膜晶体管 液晶显示器的驱动电路、时序控制器及其驱动方法。
背景技术：
图1显示公知薄膜晶体管液晶显示器的液晶面板1的示意图。假设该液
晶面板1的全画面分辨率为1024X768，所以液晶面板1在显示影像画面时， 组设于液晶面板1上的复数个栅极驱动芯片(Gate Driver IC)(图中未示)会 被导通768次，组设于液晶面板1上的复数个源极驱动芯片(Source Driver IC)(图中未示)会被导通1024X3(R， G, B)次。然而，从外部电路所传送的影 像画面的分辨率若为非全画面的分辨率640X480时，其有效显示区10如图1 所示。由于公知薄膜晶体管液晶显示器的驱动电路的设计缘故，液晶面板1 在显示分辨率为640X480的影像画面时，液晶面板1上的所述的栅极驱动芯 片仍会导通768次，液晶面板1上的所述的源极驱动芯片仍会导通1024次。 故，对于非有效显示区ll而言，公知液晶面板1仍会控制与该非有效显示区 11相关的栅/源极驱动芯片进行动作，如此将造成不必要的功率浪费。

发明内容
本发明的目的之一是提供一种液晶显示器的驱动电路及其驱动方法，以 能降低驱动电路的功率消耗。
本发明的另一目的是提供一种液晶显示器的驱动电路及其驱动方法，以 能减少送至驱动电路的时钟/数据输出次数。
本发明的另一目的是在提供一种适用于一液晶显示器的驱动电路的时序
控制器，以能减少送至驱动电路的时钟/数据输出次数。
依据本发明的一技术态样，是提供一种液晶显示器的驱动电路，其适用 于驱动一液晶面板，该液晶面板具有复数数据线与复数栅极线，该驱动电路 包括复数源极驱动芯片、复数栅极驱动芯片及时序控制器。所述的源极驱 动芯片与液晶面板电性连接。所述的栅极驱动芯片亦与液晶面板电性连接。 上述时序控制器分别与所述的源极驱动芯片及所述的栅极驱动芯片电性连 接，且其还包括降功耗的源极/栅极时序控制电路及视频数据判断电路。降 功耗的源极/栅极时序控制电路适于控制所述的源极驱动芯片与所述的栅极 驱动芯片，使其通过少于该液晶面板的数据线数的写入数据次数及/或少于该 液晶面板的栅极线数的信道数来驱动该液晶面板。视频数据判断电路与降功 耗的源极/栅极时序控制电路电性连接，其接收视频数据，并由视频数据分析 出有效分辨率参数值，且能启动降功耗的源极/栅极时序控制电路进行操作。
依据本发明的另一技术态样，是提供一种液晶显示器的驱动电路的驱动 方法，其适用于配合一驱动电路以驱动一液晶面板，该驱动电路包括复数源 极驱动芯片与复数栅极驱动芯片，且该液晶面板具有复数数据线与复数栅极 线，该方法包括下述步骤接收一视频数据；分析出该视频数据的非全画面 分辨率参数值；以及根据该非全画面分辨率参数值，提供一非全画面驱动控 制信号/数据，适于控制所述的源极驱动芯片与所述的栅极驱动芯片，使其通 过少于该液晶面板的数据线数的写入数据次数及/或少于该液晶面板的栅极 线数的信道数来驱动该液晶面板。
依据本发明的又一技术态样，是提出一种时序控制器，其适用于一液晶 显示器的驱动电路中，该驱动电路包括复数源极驱动芯片与复数栅极驱动芯 片。该时序控制器包括降功耗的源极/栅极时序控制电路及视频数据判断电 路。降功耗的源极/栅极时序控制电路分别与复数源极驱动芯片及复数栅极驱 动芯片电性连接。视频数据判断电路与降功耗的源极/栅极时序控制电路电性 连接，其接收一视频数据，并由视频数据分析出有效分辨率参数值，且能启 动降功耗的源极/栅极时序控制电路进行操作。
依据本发明的再一技术态样，是提出一种时序控制器，其适用于一液晶 面板的驱动电路中，该驱动电路包括复数源极驱动芯片与复数栅极驱动芯片。 该时序控制器包括降功耗的源极/栅极时序控制电路及视频数据判断电路。 降功耗的源极/栅极时序控制电路适于控制所述的源极驱动芯片与所述的栅 极驱动芯片，使其通过少于该液晶面板的数据线数的写入数据次数及/或少于 该液晶面板的栅极线数的信道数来驱动该液晶面板。视频数据判断电路与降 功耗的源极/栅极时序控制电路电性连接，其接收一视频数据，并由视频数据 分析出有效分辨率参数值，且能依据该有效分辨率参数值启动该降功耗的源 极/栅极时序控制电路。
上述视频数据判断电路判断视频数据是否为一全画面数据，若视频数据 不是全画面数据，则视频数据判断电路由视频数据分析出该有效分辨率参数 值。
此外，视频数据判断电路并判断视频数据的有效分辨率是否小于液晶面 板的分辨率，若视频数据的有效分辨率小于液晶面板的分辨率，则视频数据 判断电路启动降功耗的源极/栅极时序控制电路。亦即，视频数据判断电路送 出有效分辨率参数值至该降功耗的源极/栅极时序控制电路，使得降功耗的源 极/栅极时序控制电路依据有效分辨率参数值产生一非全画面驱动控制信号/ 数据与一新的数据时序，以控制所述的栅极驱动芯片与所述的源极驱动芯片 的运作。
上述视频数据判断电路启动该降功耗的源极/栅极时序控制电路，以供该 降功耗的源极/栅极时序控制电路控制所述的栅极驱动芯片与所述的源极驱 动芯片降低其导通次数。
时序控制器还包括源极/栅极时序控制电路，当视频数据为全画面视频数 据时，视频数据判断电路启动源极/栅极时序控制电路，使得源极/栅极时序 控制电路控制所述的源极驱动芯片及所述的栅极驱动芯片进行正常操作。
时序控制器还包括低频全画面驱动控制电路，低频全画面驱动控制电路 包括有极性判断电路，以判断降功耗的源极/栅极时序控制电路所提供的非全 画面驱动控制信号/数据的极性。另外，低频全画面驱动控制电路分别与视频 数据判断电路、降功耗的源极/栅极时序控制电路、所述的源极驱动芯片及所 述的栅极驱动芯片电性连接。
视频数据判断电路启动降功耗的源极/栅极时序控制电路之后，低频全画 面驱动控制电路计时一预设时间，继而低频全画面驱动控制电路输出全画面 驱动控制信号/数据至所述的源极驱动芯片及所述的栅极驱动芯片。此外，视 频数据判断电路继续启动该降功耗的源极/栅极时序控制电路，直到低频全画 面驱动控制电路计时到预设时间为止。


图l是公知薄膜晶体管液晶显示器的液晶面板模块的示意图。 图2是本发明一较佳实施例的液晶面板模块的功能方块图。
图3是本发明一较佳实施例的时序控制器的内部功能方块图。
图4是本发明一较佳实施例的动作流程图。
图5是本发明一较佳实施例的低频全画面驱动机制的流程图。
图6A、图6B是公知源极驱动芯片的操作时钟示意图。
图7A、图7B是本发明一较佳实施例的源极驱动芯片的操作时钟示意图。
图8是公知栅极驱动芯片的操作时钟示意图。
图9是本发明一较佳实施例的栅极驱动芯片的操作时钟示意图。
符号说明
1,24 液晶面板
10 有效显示区
11 非有效显示区 2 面板模块
21 时序控制器
211 视频数据判断电路
2111 线计数器
2112 比较器
212 降功耗的源极/栅极时序控制电路
213 源极/栅极时序控制电路
214 低频全画面驱动控制电路
2141 计时器
2142 极性判断电路
221， 222， 223 源极驱动芯片 231， 232， 233 栅极驱动芯片
S405, S410， S415, S420， S425， S430, S435, S505， S510, S515， S520' S530 步骤
具体实施例方式
有关本发明的较佳实施例，敬请参照图2 图5。图2显示本发明较佳实施 例的面板模块2的功能方块图，其是包括时序控制器(TC0N)21、复数源极驱动 芯片221, 222， 223、复数栅极驱动芯片231， 232， 233及液晶面板24。
上述时序控制器21分别与所述的源极驱动芯片221， 222， 223及所述的栅 极驱动芯片231， 232， 233电性连接，以供时序控制器21能控制所述的源极驱 动芯片221, 222， 223及所述的栅极驱动芯片231, 232， 233的运作。所述的 源极驱动芯片221， 222, 223及所述的栅极驱动芯片231， 232， 233皆与液晶 面板24电性连接。
图3进一步显示时序控制器21的内部功能方块图，其是包括视频数据判断 电路211、降功耗的源极/栅极时序控制电路212、源极/栅极时序控制电路213 及低频全画面驱动控制电路214，其中视频数据判断电路211还包括线计数器 (Line Counter)2111与比较器2112，低频全画面驱动控制电路214还包括计时 器2141与极性判断电路2142。
上述视频数据判断电路211分别与降功耗的源极/栅极时序控制电路212、 源极/栅极时序控制电路213及低频全画面驱动控制电路214电性连接。降功耗 的源极/栅极时序控制电路212分别与所述的栅极驱动芯片231， 232, 233及所 述的源极驱动芯片221， 222, 223电性连接。源极/栅极时序控制电路213分别 与所述的栅极驱动芯片231, 232， 233及所述的源极驱动芯片221， 222， 223 电性连接。低频全画面驱动控制电路214分别与降功耗的源极/栅极时序控制 电路212、所述的栅极驱动芯片231， 232， 233及所述的源极驱动芯片221， 222， 223电性连接。
此外，前述的时序控制器21的降功耗的源极/栅极时序控制电路212适于 控制所述的栅极驱动芯片231， 232, 233及所述的源极驱动芯片221， 222， 223 的作动，使它们通过少于液晶面板24的数据线数的写入数据次数及/或少于液 晶面板24的栅极线数的信道数来驱动该液晶面板24。另一方面，数据判断电 路211接收一视频数据(图中未示)，并从此视频数据(图中未示)分析出一有效 分辨率参数值，再依据此有效分辨率参数值启动降功耗的源极/栅极时序控制 电路212。至于详细的启动过程，将叙述于后。
图4显示本发明较佳实施例的作动流程图，有关其说明，敬请一并参照图 2与图3。首先，视频数据判断电路211接收外部输入的视频数据与同步信号(步 骤S405)。接着，视频数据判断电路211对视频数据进行判断，以判断视频数 据是否为全画面视频数据(步骤S410)。
于本实施例中，视频数据判断电路211是对一整条线的数据有效期间 (Data Enable)中的视频数据(R、 G、 B)进行逐点判断，若该条线的视频数据 值均为0(R、 G、 B每一点的值均为O)，则表示该条线所送出的影像画面为黑色 画面。借此，视频数据判断电路211便可通过上述手段来判断出某些视频数据 (例如DVD影片，其上下两端皆为黑色画面，中间为影像画面)所送出的整个 影像画面(Frame)中有几条黑色画面，且判断出整条线为黑色画面的位置所在 何处。另外，通过这种方式，视频数据判断电路211可得知目前整个影像画面 中，在一个垂直同步信号(V,)的时间中所送出的有效数据线数，亦即视频数 据判断电路211可在一整个影像画面中找出有效数据线数。
若该视频数据被判断为全画面视频数据，则视频数据判断电路211启动源 极/栅极时序控制电路213，使得源极/栅极时序控制电路213控制所述的栅极 驱动芯片231， 232， 233及所述的源极驱动芯片221进行正常运作(步骤S415)。
若该视频数据被判断为非全画面视频数据，则视频数据判断电路211由视 频数据分析出视频数据的有效分辨率参数值，例如有效数据行数/列数(步 骤S420)。此外，视频数据判断电路211并会持续对视频数据进行分析，直到
一默认值为止，以确认视频数据的有效分辨率参数值是否固定。
例如视频数据判断电路211对每一条线进行进行逐点判断，以判断该条 线是否为有效数据。若整条线为黑色画面，则代表该条线可能为非有效数据。 若该整条线不是全部为黑色画面，则代表该条线可能为有效数据。此外，视 频数据判断电路211更可通过线计数器2111来记录其所判断出的非有效数据 线数。例如对于DVD这一类的影像画面，视频数据判断电路211通过线计数 器2111记录影像画面中上端黑色画面与下端黑色画面中的非有效数据的线 数，继而视频数据判断电路211通过比较器2112进行处理，以得到在一整个影 像画面中的有效数据线数。若经过复数个影像画面后，所述的影像画面的有 效数据线的数目皆相同，则代表DVD影片所送出的有效分辨率参数值已经固 定，其中所述的影像画面的数量等于该默认值。
接着，视频数据判断电路211判断有效分辨率是否小于液晶面板24的分辨 率(步骤S425)。若视频数据中的有效分辨率小于液晶面板24的分辨率，则视 频数据判断电路211启动降功耗的源极/栅极时序控制电路212，使得降功耗的 源极/栅极时序控制电路212控制所述的栅极驱动芯片231, 232， 233与所述的 源极驱动芯片221， 222， 223降低其导通次数，以降低驱动电路的功率耗损，
且亦能减少送至驱动电路的时钟/数据输出次数(步骤S430)。
例如有效分辨率小于液晶面板24的分辨率时，视频数据判断电路211送 出有效分辨率参数值至降功耗的源极/栅极时序控制电路212，使得降功耗的 源极/栅极时序控制电路212依据该有效分辨率参数值而产生一非全画面驱动 控制信号/数据与新的数据时序，以供所述的栅极驱动芯片231， 232， 233及 所述的源极驱动芯片221， 222， 223依据此非全画面驱动控制信号/数据与新
的数据时序来进行操作。
若视频数据判断电路211所提供的有效分辨率参数值为640X480，且液晶 面板24的分辨率为1024X768，则降功耗的源极/栅极时序控制电路212送出 N+480个栅极控制信号至所述的所述的栅极驱动芯片231， 232， 233，且降功 耗的源极/栅极时序控制电路212送出MX3+640X3个源极控制信号，其中N为 有效显示区的起始线数，M为有效显示区的起始点数。
若视频数据中的有效分辨率大于液晶面板24的分辨率，则视频数据判断 电路211启动源极/栅极时序控制器213，以控制所述的栅极驱动芯片231， 232， 233及所述的源极驱动芯片221进行正常运作(步骤S435)。
由于液晶面板24中的液晶分子无法长时间承受直流电压，所以在视频数 据判断电路211启动降功耗的源极/栅极时序控制电路212之后，于液晶面板24 的非显示区中的液晶分子必须进行电压更新，以避免劣化。因此，本发明并 提供一低频全画面驱动机制，以避免液晶面板24的非显示区中的液晶分子劣 化。
图5显示低频全画面驱动机制的流程图，有关其说明，敬请一并参照图2 与图3。当视频数据判断电路211启动降功耗的源极/栅极时序控制电路212之 后，视频数据判断电路211控制低频全画面驱动控制电路214运作。首先，低 频全画面驱动控制电路214的计时器2141幵始计时(步骤S505)。继而，低频全 画面驱动控制电路214判断计时器2141是否计时到一预设时间(步骤S510)，若 计时器2141尚未计时到预设时间，则视频数据判断电路211继续控制降功耗的 源极/栅极时序控制电路212的运作(步骤S515)。若计时器2141计时到预设时 间，则低频全画面驱动控制电路214开始送出全画面驱动控制信号/数据至所 述的栅极驱动芯片231, 232， 233及所述的源极驱动芯片221, 222, 223，以 进行低频率的电压更新工作来维持液晶分子充/放电(步骤S520)。
当然，在低频全画面驱动控制电路214送出全画面驱动控制信号/数据之 前，极性判断电路2142必须先判断降功耗的源极/栅极时序控制电路212所提 供的非全画面驱动控制信号/数据的极性，以避免由降功耗的源极/栅极时序 控制电路212切换到低频全画面驱动控制电路214时，传送具有错误极性的全 画面驱动控制信号/数据至液晶分子而产生影像闪烁的情形。因此，低频全画 面驱动控制电路214的极性判断电路2142先判断出降功耗的源极/栅极时序控 制电路212所提供的非全画面驱动控制信号/数据的极性，继而低频全画面驱 动控制电路214再输出全画面驱动控制信号/数据至所述的栅极驱动芯片231, 232， 233及所述的源极驱动芯片221, 222， 223。
低频全画面驱动控制电路214送出全画面驱动控制信号/数据之后，计时 器2141被归零，并重新计数时间(步骤S530)。
为了更进一步理解本发明与公知技术的不同处，敬请参照图6A 图9，其 中图6A、图6B显示公知源极驱动芯片的操作时钟示意图，图7A、图7B显示本 发明较佳实施例的源极驱动芯片的操作时钟示意图，图8显示公知栅极驱动芯 片的操作时钟示意图，图9显示本发明较佳实施例的栅极驱动芯片的操作时钟 示意图。
于图6A中，若液晶面板的分辨率为1024X768，则无论视频数据的有效分 辨率为何，公知源极驱动芯片的起始脉冲总是在液晶面板的第l个点便开始送 出，且公知源极驱动芯片由第1个点开始输入写入数据(R、 G、 B)，直到第1024 个点才输出写入数据，以转换成相对应的电位。如图6B所示，对整个影像画 面来说，需输出768次写入数据。
相对地，于图7A中，若液晶面板的分辨率为1024X768，且视频数据的有
效分辨率为640X480时，则本实施例所提供的源极驱动芯片的起始脉波直到 液晶面板的有效显示区的起始点(例如第193点)才开始送出，且由第193点 开始输入写入数据(R、 G、 B)，直到第832点才输出写入数据，以转换成相对 应的电位。且如图7B所示，对整个影像画面来说，仅需输出480次写入数据。 因此，源极驱动芯片实际上对液晶面板所驱动的信道(Channel)数比1024X 3 少，亦即公知源极驱动芯片对液晶面板所驱动的信道(Charmel)数为1024X3， 而本实施例的源极驱动芯片实际上对液晶面板所驱动的信道(Channel)数小 于1024X3。
类似地，于图8中，若液晶面板的分辨率为1024X768，则无论视频数据 的有效分辨率为何，公知栅极驱动芯片还是由第一条线送栅极控制信号(Gate Clock),因此需要送出768个栅极控制信号(Gate Clock),亦即栅极驱动芯片 需要导通(Turn On)768次。此外，对于公知栅极驱动芯片而言，输出致能信 号(Output Enable, OE)永远为低电位。
相对地，于图9中，若液晶面板的分辨率为1024X768，且当视频数据的 有效分辨率为640X480时，则本实施例所提供的栅极驱动芯片的输出致能信 号是随视频数据的有效分辨率变化，例如输出致能信号只有在第145条线至 第624条线时，其准位才为低电位。因此，对于栅极驱动芯片而言，仅需在第 145 624条线送出栅极控制信号。所以，栅极驱动芯片实际上对液晶面板所 驱动的信道(Channel)数比768少。由于本实施例所提供的栅极/源极驱动芯片 的导通次数比公知的栅极/源极驱动芯片少，因此的确可减少驱动电路的功率 耗损，且亦能减少送至驱动电路的时钟/数据输出次数。
由以上的说明可知，本发明所提供的时序控制器控制栅极/源极驱动芯片 仅对有效显示区送出必要的控制信号，而不需对整个画面输出控制信号，以 达成大幅减少驱动电路的功率耗损。
另，本发明所提供的时序控制器控制栅极/源极驱动芯片仅对有效显示区 送出必要的控制信号，而不需对整个画面输出控制信号，以大幅减少送至源
极驱动芯片与栅极驱动芯片的时钟/数据输出次数。
上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围自 应以申请专利范围所述为准，而非仅限于上述实施例。
权利要求
1.一种液晶显示器的驱动电路，适用于驱动一液晶面板，该液晶面板具有复数数据线与复数栅极线，该驱动电路包括复数源极驱动芯片，与该液晶面板电性连接；复数栅极驱动芯片，与该液晶面板电性连接；以及一时序控制器，分别与所述的源极驱动芯片及所述的栅极驱动芯片电性连接，该时序控制器包括一降功耗的源极/栅极时序控制电路，适于控制所述的源极驱动芯片与所述的栅极驱动芯片，使其通过少于该液晶面板的数据线数的写入数据次数及/或少于该液晶面板的栅极线数的信道数来驱动该液晶面板；以及一视频数据判断电路，与该降功耗的源极/栅极时序控制电路电性连接，其接收一视频数据，并由该视频数据分析出一有效分辨率参数值，且能依据该有效分辨率参数值启动该降功耗的源极/栅极时序控制电路。
2. 如权利要求l所述的驱动电路，其中该视频数据判断电路适于判断该 视频数据为一非全画面数据。
3. 如权利要求l所述的驱动电路，其中该视频数据判断电路适于判断该 视频数据的有效分辨率小于该液晶面板的分辨率。
4. 如权利要求l所述的驱动电路，其中该视频数据判断电路适于将该有 效分辨率参数值传送至该降功耗的源极/栅极时序控制电路，使得该降功耗的 源极/栅极时序控制电路依据该有效分辨率参数值产生一非全画面驱动控制 信号/数据与一数据时序，以控制所述的栅极驱动芯片与所述的源极驱动芯片 的运作。
5. 如权利要求4所述的驱动电路，其中该时序控制器还包括一低频全画 面驱动控制电路，该低频全画面驱动控制电路包含一极性判断电路，其适于 判断该降功耗的源极/栅极时序控制电路所提供的非全画面驱动控制信号/数 据的极性。
6. 如权利要求5所述的驱动电路，其中该时序控制器还包括一低频全画面驱动控制电路，该低频全画面驱动控制电路包含一计时器，其适于计时一 预设时间，继而该低频全画面驱动控制电路输出一全画面驱动数据至所述的 源极驱动芯片及所述的栅极驱动芯片，以进行低频率的电压更新工作来维持 该液晶面板内液晶分子充/放电。
7. 如权利要求l所述的驱动电路，其中该视频数据判断电路启动该降功 耗的源极/栅极时序控制电路，以供该降功耗的源极/栅极时序控制电路控制 所述的栅极驱动芯片与所述的源极驱动芯片降低其导通次数。
8. 如权利要求l所述的驱动电路，其中该时序控制器还包括一源极/栅 极时序控制电路，且当该视频数据为一全画面视频数据时，该视频数据判断 电路适于启动该源极/栅极时序控制电路，使得该源极/栅极时序控制电路控 制所述的源极驱动芯片及所述的栅极驱动芯片的运作。
9. 如权利要求l所述的驱动电路，其中该时序控制器还包括一低频全画 面驱动控制电路，该低频全画面驱动控制电路分别与该视频数据判断电路、 该降功耗的源极/栅极时序控制电路、所述的源极驱动芯片及所述的栅极驱动 芯片电性连接。
10. 如权利要求l所述的驱动电路，其中该时序控制器还包括一低频全画 面驱动控制电路，该低频全画面驱动控制电路包含一计时器，其适于计时一 预设时间，该低频全画面驱动控制电路输出一全画面驱动控制信号/数据至所 述的源极驱动芯片及所述的栅极驱动芯片，直到该预设时间结束为止。
11. 如权利要求l所述的驱动电路，其中该视频数据判断电路包含一线计 数器，该视频数据判断电路是通过该线计数器记录其针对该视频数据所判断 出的非有效数据线数。
12. 如权利要求ll所述的驱动电路，其中该视频数据判断电路还包括一 比较器，该视频数据判断电路通过该比较器得到该视频数据的一影像画面中 的有效数据线数。
13. —种液晶显示器的驱动方法，适用于配合一驱动电路以驱动一液晶面板，该驱动电路包括复数源极驱动芯片与复数栅极驱动芯片，且该液晶面板具有复数数据线与复数栅极线，该方法包括下述步骤接收一视频数据；分析出该视频数据的非全画面分辨率参数值；以及根据该非全画面分辨率参数值，提供一非全画面驱动控制信号/数据，适 于控制所述的源极驱动芯片与所述的栅极驱动芯片，使其通过少于该液晶面板的数据线数的写入数据次数及/或少于该液晶面板的栅极线数的信道数来驱动该液晶面板。
14. 如权利要求13所述的方法，其中该方法于接收该视频数据后，还包括下述步骤分析出该视频数据的全画面分辨率参数值；以及根据该全画面分辨率参数值，提供一全画面驱动控制信号/数据，适于控 制所述的源极驱动芯片与所述的栅极驱动芯片，使其通过等于该液晶面板的 数据线数的写入数据次数及等于该液晶面板的栅极线数的信道数来驱动该液 晶面板。
15. 如权利要求13所述的方法，其中该方法于应用该非全画面驱动控制 信号/数据控制所述的源极驱动芯片与所述的栅极驱动芯片的运作后，还包括下述步骤提供一全画面驱动控制信号/数据至所述的源极驱动芯片与所述的栅极驱动芯片，以控制所述的源极驱动芯片与所述的栅极驱动芯片，使其进行低频率的电压更新工作来维持该液晶面板的液晶分子充/放电。
16. 如权利要求15所述的方法，其中该方法还包括下述步骤 在提供该全画面驱动控制信号/数据至所述的源极驱动芯片与所述的栅极驱动芯片之前，选择该全画面驱动控制信号/数据的极性，以使该液晶面板 上不会产生影像闪烁的情形。
17. 如权利要求13所述的方法，其中该方法于应用该非全画面驱动控制信号/数据控制所述的源极驱动芯片与所述的栅极驱动芯片的运作的步骤中， 一降功耗的源极/栅极时序控制电路被启动，且一低频全画面驱动控制电路计时一预设时间，继而该低频全画面驱动控制电路输出一全画面驱动控制信号/ 数据至所述的源极驱动芯片及所述的栅极驱动芯片。
18. 如权利要求17所述的方法，其中若该低频全画面驱动控制电路未计时到该预设时间时， 一视频数据判断电路则继续启动该降功耗的源极/栅极时序控制电路。
19. 如权利要求17所述的方法，其中该低频全画面驱动控制电路还包含有一极性判断电路，以判断该降功耗的源极/栅极时序控制电路所提供的全画面驱动控制信号/数据的极性。
20. 如权利要求13所述的方法，其中该方法于应用该非全画面驱动控制信号/数据控制信号控制所述的源极驱动芯片与所述的栅极驱动芯片的运作的步骤中，该降功耗的源极/栅极时序控制电路依据该有效分辨率参数值产生该非全画面驱动控制信号/数据与一数据时序，以控制所述的栅极驱动芯片与所述的源极驱动芯片的运作。
21. 如权利要求13所述的方法，其中该方法于接收该视频数据后，还包括下述步骤若该视频数据为一全画面视频数据，则启动一源极/栅极时序控制电路控制所述的源极驱动芯片及所述的栅极驱动芯片的运作，使其通过等于该液晶面板的数据线数的写入数据次数及等于该液晶面板的栅极线数的信道数来驱动该液晶面板。
22. —种时序控制器，适用于一液晶显示器的驱动电路中，包括一降功耗的源极/栅极时序控制电路，分别与复数源极驱动芯片及复数栅极驱动芯片电性连接；以及一视频数据判断电路，与该降功耗的源极/栅极时序控制电路连接，其接收一视频数据，并由该视频数据分析出一有效分辨率参数值，且能启动该降 功耗的源极/栅极时序控制电路进行操作。
23. 如权利要求22所述的时序控制器，其中该视频数据判断电路适于判 断该视频数据的有效分辨率，且若该视频数据的有效分辨率小于该液晶面板 的分辨率，该视频数据判断电路则启动该降功耗的源极/栅极时序控制电路。
24. 如权利要求22所述的时序控制器，其中该视频数据判断电路适于将该有效分辨率参数值传送至该降功耗的源极/栅极时序控制电路，使得该降功 耗的源极/栅极时序控制电路依据该有效分辨率参数值产生一非全画面驱动 控制信号/数据与一数据时序，以控制所述的栅极驱动芯片与所述的源极驱动 芯片的运作。
25. 如权利要求22所述的时序控制器，其中该视频数据判断电路启动该 降功耗的源极/栅极时序控制电路，以供该降功耗的源极/栅极时序控制电路 控制所述的栅极驱动芯片与所述的源极驱动芯片降低其导通次数。
26. 如权利要求22所述的时序控制器，其中该时序控制器还包括一源极/ 栅极时序控制电路，且当该视频数据为一全画面视频数据时，该视频数据判 断电路适于启动该源极/栅极时序控制电路，使得该源极/栅极时序控制电路 控制所述的源极驱动芯片及所述的栅极驱动芯片的运作。
27. 如权利要求22所述的时序控制器，其中该时序控制器还包括一低频 全画面驱动控制电路，该低频全画面驱动控制电路包含有一极性判断电路， 其适于判断该降功耗的源极/栅极时序控制电路所提供的非全画面驱动控制 信号/数据的极性。
28. 如权利要求22所述的时序控制器，其中该时序控制器还包括一低频 全画面驱动控制电路，该低频全画面驱动控制电路分别与该视频数据判断电 路、该降功耗的源极/栅极时序控制电路、所述的源极驱动芯片及所述的栅极 驱动芯片电性连接。
29. 如权利要求28所述的时序控制器，其中该降功耗的源极/栅极时序控制电路被启动后，该低频全画面驱动控制电路计时一预设时间，继而该低频 全画面驱动控制电路输出一全画面驱动控制信号/数据至所述的源极驱动芯 片及所述的栅极驱动芯片。
30. 如权利要求29所述的时序控制器，其中该低频全画面驱动控制电路未计时到该预设时间，该视频数据判断电路继续启动该降功耗的源极/栅极时 序控制电路。
31. —种时序控制器，适用于一适于驱动一液晶面板的驱动电路中，该驱动电路包括复数源极驱动芯片与复数栅极驱动芯片，该时序控制器包括一降功耗的源极/栅极时序控制电路，适于控制所述的源极驱动芯片与所 述的栅极驱动芯片，使其通过少于该液晶面板的数据线数的写入数据次数及/或少于该液晶面板的栅极线数的信道数来驱动该液晶面板；以及一视频数据判断电路，与该降功耗的源极/栅极时序控制电路电性连接， 其接收一视频数据，并由该视频数据分析出一有效分辨率参数值，且能依据 该有效分辨率参数值启动该降功耗的源极/栅极时序控制电路。
32. 如权利要求31所述的时序控制器，其中该视频数据判断电路适于判 断该视频数据为一非全画面数据。
33. 如权利要求31所述的时序控制器，其中该视频数据判断电路适于判 断该视频数据的有效分辨率小于该液晶面板的分辨率。
34. 如权利要求31所述的时序控制器，其中该视频数据判断电路适于将该有效分辨率参数值传送至该降功耗的源极/栅极时序控制电路，使得该降功 耗的源极/栅极时序控制电路依据该有效分辨率参数值产生一非全画面驱动 控制信号/数据与一数据时序，以控制所述的栅极驱动芯片与所述的源极驱动 芯片的运作。
35. 如权利要求34所述的时序控制器，还包括一低频全画面驱动控制电 路，该低频全画面驱动控制电路包含一极性判断电路，其适于判断该降功耗 的源极/栅极时序控制电路所提供的非全画面驱动控制信号/数据的极性。
36. 如权利要求35所述的时序控制器，还包括一低频全画面驱动控制电路，该低频全画面驱动控制电路包含一计时器，其适于计时一预设时间，继而该低频全画面驱动控制电路输出一全画面驱动控制信号/数据至所述的源 极驱动芯片及所述的栅极驱动芯片。
37. 如权利要求31所述的时序控制器，还包括一源极/栅极时序控制电路，且当该视频数据为一全画面视频数据时，该视频数据判断电路适于启动该源极/栅极时序控制电路，使得该源极/栅极时序控制电路控制所述的源极 驱动芯片及所述的栅极驱动芯片的运作。
38. 如权利要求31所述的时序控制器，还包括一低频全画面驱动控制电路，其适于送出一全画面驱动控制信号/数据至所述的栅极驱动芯片及所述的源极驱动芯片，以进行低频率的电压更新工作来维持该液晶面板内液晶分子充/放电。
39. 如权利要求31所述的时序控制器，还包括一低频全画面驱动控制电路，分别与该视频数据判断电路、该降功耗的源极/栅极时序控制电路、所述的源极驱动芯片及所述的栅极驱动芯片电性连接。
40. 如权利要求31所述的时序控制器，还包括一低频全画面驱动控制电路，该低频全画面驱动控制电路包含一计时器，其适于计时一预设时间，该低频全画面驱动控制电路输出一全画面驱动控制信号/数据至所述的源极驱动芯片及所述的栅极驱动芯片，直到该预设时间结束为止。
41. 如权利要求31所述的时序控制器，其中该视频数据判断电路包含一线计数器，该视频数据判断电路是通过该线计数器记录其针对该视频数据所判断出的非有效数据线数。
42. 如权利要求41所述的时序控制器，其中该视频数据判断电路还包含一比较器，该视频数据判断电路通过该比较器得到该视频数据的一影像画面中的有效数据线数。
全文摘要
本发明是有关于一种液晶显示器的驱动电路、时序控制器及其驱动方法，其中，时序控制器包括视频数据判断电路及降功耗的源极/栅极时序控制电路。视频数据判断电路用以接收视频数据。若视频数据为非全画面视频数据，则视频数据判断电路由视频数据分析出一有效分辨率参数值；且若视频数据的有效数据小于液晶面板的分辨率，则视频数据判断电路启动该降功耗的源极/栅极时序控制电路，使得降功耗的源极/栅极时序控制电路控制复数栅极驱动芯片与复数源极驱动芯片降低其导通次数。
文档编号G02F1/1362GK101174064SQ20071010893
公开日2008年5月7日 申请日期2007年6月7日 优先权日2006年6月8日
发明者易建宇, 李易书 申请人:友达光电股份有限公司