专利名称：：显示面板、掩模及其制造方法
技术领域：
：本发明大体上涉及一种显示面板、该面板的显示基板的制造方法、以及用于实现该制造方法的掩模。更具体地，本发明涉及一种能够减少在制造过程中产生的缺陷的显示基板、一种能够调整通过三掩模工艺形成的光致抗蚀剂图案的厚度的显示基板制造方法、以及用于实现该方法的掩模。
背景技术：
：通常，使用掩模，通过光刻处理，对显示基板上形成的信号线、薄膜晶体管和像素电极进行构图。在显示基板的制造中，减少所使用的光刻处理的次数的能力有利地降低制造成本。减少制造显示基板中的这种成本的一种方式是使用被称为三掩模工艺的三片掩模。例如，在三掩模工艺中，在使用第一和第二掩模通过光刻处理在基板上形成了信号线和薄膜晶体管之后，在基板上形成钝化层。其后，使用第三掩模，通过另一光刻处理，在钝化层上形成光致抗蚀剂图案。光致抗蚀剂图案与信号线和薄膜晶体管交迭。光致抗蚀剂图案用于对钝化层蚀刻一次或两次，并用于以剥离方法对像素电极进行构图。在使用相同的光致抗蚀剂图案执行两次蚀刻处理的情况下，会产生由于下薄膜的过度蚀刻而导致的缺陷。因此，在整个基板上并且以均匀厚度形成光致抗蚀剂图案是很重要的。然而，由于在显示基板上形成的光致抗蚀剂图案的密度典型地在不同区域之间是改变的，因此在显影处理中溶解的光致抗蚀剂的量在不同区域之间也是不同的。例如，当光致抗蚀剂图案的密度相对较低时，在光致抗蚀剂图案的显影中溶解的光致抗蚀剂的量相对较大。此外，在具有低光致抗蚀剂密度的区域中，分布在低密度区域的显影溶液的酸浓度快速减小。因此，产生低密度区域和高密度区域之间的浓度差。相应地，具有高浓度的显影溶液的部分流到具有低浓度的显影溶液。因此，低密度区域的光致抗蚀剂图案相对于所希望的量而被过度显影，这导致光致抗蚀剂图案有不规则厚度。
发明内容本发明的一个方面提供一种能够减少在制造期间产生的缺陷的显示基板。本发明的另一方面还提供一种该显示基板的制造方法，该方法能够调整通过三掩模工艺形成的光致抗蚀剂图案的厚度。本发明的另一方面还提供一种可用于实现上述方法的掩模。在本发明的一个示范性实施例中，显示面板包括基板、信号线、薄膜晶体管和多个伪电极。基板包括显示区域和围绕显示区域的外围区域。信号线位于基板上，并彼此相交以限定单位像素。薄膜晶体管与信号线电连接，并位于单位像素处。伪电极位于不与信号线交迭的外围区域处。伪电极包括与像素电极大致相同的材料。在本发明的另一示范性实施例中，光致抗蚀剂膜涂覆在具有显示区域和围绕显示区域的外围区域的基板上。显示区域包括由彼此相交的信号线限定的多个单位像素。通过对光致抗蚀剂膜进行构图，来形成在显示区域中与信号线交迭的第一图案部分和包括多个伪开口的第二图案部分。伪开口位于外围区域中不与信号线交迭的部分处。在包括第一图案部分和第二图案部分的基板上形成透明电极层。然后，利用剥除溶液，通过去除第一图案部分、第二图案部分以及形成在第一图案部分和第二图案部分上的透明电极层，形成与伪开口相对应的伪电极和与单位像素相对应的像素电极。在本发明的另一方面中，用于制造显示面板的掩模包括用于对像素电极进行构图的像素电极图案以及用于对伪电极进行构图的伪电极图案。显示基板包括具有位于单位像素处的像素电极的显示区域和围绕显示区域并具有伪电极的外围区域。单位像素由彼此相交的信号线限定，而伪电极位于外围区域和信号线彼此不交迭的部分处。在形成显示面板、基板和掩模中，在基板的整个区域中使光致抗蚀剂图案的厚度更加均匀。因此，在使用均匀光致抗蚀剂图案的后续蚀刻处理中，避免了薄膜的过度蚀刻。在结合附图考虑下面详细的说明时，本发明的上述和其它方面、特征和优点将显而易见，附图中图l是示出了根据本发明示范性实施例的液晶显示器面板的透视图2是示出了图1中的液晶显示器面板的显示基板的示意图；图3是显示基板的单位像素和伪电极的放大视图；图4是沿图3中线I-I'的截面图；以及图5A至图5J是示出了根据本发明示范性实施例的显示基板制造方法的视图。具体实施例方式下面参考附图来更详细地描述本发明，在附图中，示出了本发明的示范性实施例。然而，可以以多种不同的形式来实现本发明，并且本发明不应该理解为局限于这里给出的示范性实施例。而是，提供这些示范性实施例，以使公开彻底且详尽，并向本领域技术人员完整地传达本发明的范围。在附图中，为了清楚，放大了层和区域的大小和相对大小。应该理解，在元素或层被称为在另一元素或层"之上"、"与之相连"或"与之耦合"时，该元素或层可直接在另一元素或层之上、与之相连或与之耦合，或者可以存在居间元素或层。相反地，在元素被称为"直接"在另一元素或层"之上"、"直接与之相连"或"直接与之耦合"时，不存在居间元素或层。在全部附图中，类似的附图标记指代类似的元素。如在此所使用的，术语"和/或"包括一个或多个有关所列项目的任意和所有组合。应该理解，尽管在此可以使用术语第一、第二、第三等来描述多个元素、元件、区域、层和/或部分，但是这些元素、元件、区域、层和/或部分不应局限于这些术语。这些术语仅用于使一个元素、元件、区域、层或部分与另一元素、元件、区域、层或部分区分开来。因此，可将下面所述的第一元素、元件、区域、层或部分称为第二元素、元件、区域、层或部分，而不会背离本发明的教导。诸如"之下"、"在下"、"下"、"之上"、"上"等的空间相对术语在此用于简化对附图中一个元素或特征相对于另一元素或特征的关系的描述。应该理解，除了附图中所示的朝向之外，空间相对术语还意欲包括使用或操作中器件的不同朝向。例如，如果翻转图中的器件，则被称为在其它元素或特征"之下"或"下"的元素将相对于其它元素或特征朝向"上"。因此，示范性术语"下"可包括上和下两个朝向。器件可朝向其它方向(旋转90度或其它方向)，并且相应地解释这里使用的空间相对描述符。这里使用的术语只是为了描述特定的实施例，而并不意欲限制本发明。如这里所使用的，单数形式"一"、"一个"、"该"也意欲包括复数形式，除非另外明确指出。还应该理解，说明书中使用的术语"包括"指定了所述特征、整数、步骤、操作、元素和/或元件的存在，但是并不排除一个或多个其它特征、整数、步骤、操作、元素、组件和/或其组合的存在或附加。参考示意地示出了本发明的理想实施例(和中间结构)的截面图来描述本发明的示范性实施例。同样地，可以预见例如由于制造技术和/或公差所产生的与所示形状的不同。因此，本发明的示范性实施例不应解释为局限于这里示出的特定区域形状，而包括例如由于制造所产生的形状偏差。例如，示出为矩形的注入区域典型地在其边缘处具有圆形或弯曲的特征和/或注入浓度的梯度，而不是从注入到无注入区域的二元变化。类似地，通过注入形成的掩埋区域会在掩埋区域和注入所通过的表面之间的区域中产生一些注入。因此，图中所示的区域本质上是示意性的，其形状并不意欲示出器件的区域的实际形状，并且并不意欲限制本发明的范围。除非另有定义，否则这里所使用的所有术语(包括技术和科学术语)具有本发明所属领域普通技术人员通常理解的意义。还应该理解，在常用字典中定义的术语应该被解释为具有与在有关技术的上下文中的意义一致的意义，而不应理想化或过分形式化来解释，除非在此明确定义了。下面，参考附图来详细地解释本发明。图l是示出了根据本发明示范性实施例的液晶显示器面板的透视图，图2是示出了图1中的液晶显示器面板的显示基板的示意图。参考图1和图2，液晶显示器面板包括显示基板100、相对基板200、液晶层(未示出)、印刷电路板300和柔性印刷电路400。显示基板100包括用于显示图像的显示区域DA和位于显示区域DA之外的外围区域PA1、PA2、PA3和PA4。在示范性实施例中，显示区域DA具有矩形形状。多根数据线DL沿第一方向彼此大致平行地位于显示基板100的显示区域DA上。多根栅极线GL沿与第一方向大致垂直的第二方向彼此大致平行地放置。数据线DL和栅极线GL彼此相交，并定义了像素区域。每个单位像素位于每个像素区域处。每个单位像素包括薄膜晶体管TFT、液晶电容器Clc和存储电容器Cst。例如，薄膜晶体管TFT对应于开关器件。每个薄膜晶体管TFT包括栅电极、源电极和漏电极。栅电极与栅极线GL电连接，源电极与数据线DL电连接，漏电极与液晶电容器Clc的第一电极电连接。例如，液晶电容器Clc的第一电极是像素电极。相对基板200放置为与显示基板100相对。在示范性实施例中，相对基板200的大小小于显示基板100的大小。相对基板200包括具有与每个单位像素相对应的色彩像素的滤色器、以及液晶电容器Clc的第二电极。液晶电容器Clc的第二电极是施加公共电压的公共电极。液晶电容器Clc由与薄膜晶体管TFT的漏电极相连的像素电极和公共电极限定。存储电容器Cst位于显示基板100上，并由像素电极以及施加有存储基准电压的基准电压线限定。外围区域PA1、PA2、PA3和PA4位于显示区域DA之外，并包括第一外围区域PA1、第二外围区域PA2、第三外围区域PA3和第四外围区域PA4。在平面上看时，第一外围区域PA1位于显示区域DA的上部，第二外围区域PA2位于显示区域DA的下部，第三外围区域PA3位于显示区域DA的左部，第四外围区域PA4位于显示区域DA的右部。焊盘部分PAD位于第一外围区域PA1处，并露出一部分数据线DL。柔性印刷电路400附着在焊盘部分PAD上。柔性印刷电路400使印刷电路板300与显示基板100电连接。柔性印刷电路400将来自印刷电路板300的驱动信号传递给显示基板100。例如，柔性印刷电路400可以是带载封装(TCP)或薄膜覆晶封装(COF)。印刷电路板300包括配置用于处理图像信号的驱动电路单元(未示出)。驱动电路单元将来自外部源(未示出)的图像信号转换为控制薄膜晶体管TFT的驱动信号。柔性印刷电路400弯曲，使得印刷电路板300位于显示基板100之下。栅极驱动电路部分120位于第三和第四外围区域PA3和PA4处。栅极驱动电路部分120产生栅极信号，并通过有关栅极线，将栅极信号施加到给定的薄膜晶体管TFT的栅电极上。栅极驱动电路部分120包括第一栅极电路122和第二栅极电路124。第一电路122位于第三外围区域PA3处。第二栅极电路124位于第四外围区域PA4处。多个伪电极DM位于外围区域PA中。每个伪电极DM包括与位于显示区域DA的像素电极大致相同的材料。伪电极DM与像素电极同时形成在相同的层。每个伪电极DM具有与像素电极大致相同的大小。例如，多个伪电极DM位于第一外围区域PA1中。伪电极DM彼此不交迭。在示范性实施例中，相邻伪电极之间的距离在从大约8)im至大约12pm的范围内。伪电极DM位于第二外围区域PA2、第三外围区域PA3和第四外围区域PA4中。然而，伪电极DM并不与栅极驱动电路部分120交迭。此外，在示范性实施例中，像素电极在显示区域DA中的面积比与伪电极在外围区域PA中的面积比大致相同。液晶层位于显示基板100和相对基板200之间，并由形成在像素电极和公共电极之间的电场重新排列。重排的液晶层控制从内部或从外部通过的光的透射率。受控的光这样通过滤色器，并显示彩色图像。下面参考图2至图4，更详细地描述本发明的实施例。图3是显示基板的单位像素和伪电极的放大视图，图4是沿图3中线I-I'的截面图。参考图2至图4，显示基板100包括基底基板110。基底基板110包括显示区域DA和外围区域PA。在显示区域DA中，由彼此相交的栅极线GL和数据线DL定义了单位像素P。沿与栅极线GL大致相同的方向延伸的基准电压线STL、薄膜晶体管TFT和像素电极PE也位于单位像素P中。基准电压线STL是栅极金属图案，并与栅极线GL同时形成在与栅极线GL大致相同的层中。在每个单位像素P中，基准电压线STL与像素电极PE交迭。交迭部分限定了存储电容器Cst。薄膜晶体管TFT包括栅电极G、源电极S和漏电极D以及有源层A。栅电极G从栅极线GL延伸，并位于每个单位像素P中。包括栅极线GL、基准电压线STL和栅电极G的栅极金属图案位于基底基板110处。栅极绝缘层111也位于基底基板110上。在示范性实施例中，栅极绝缘层lll包括氮化硅(SiNx)材料，并被构图为具有与数据金属图案大致相同的形状。数据金属图案包括栅极金属图案、数据线DL、源电极和漏电极。包括数据线DL、源极线S和漏电极D的数据金属图案形成在其上形成有栅极绝缘层111的基底基板110上。源电极S从数据线延伸，并位于每个单位像素P中。源电极S在栅极绝缘层111上与栅电极G的一部分交迭。例如，源电极S具有如图3所示的大致U形的形状。漏电极D与源电极物理分离，并在栅极绝缘层111上与栅电极G的一部分交迭。在将定时信号施加到栅电极G时，漏电极D从源电极S接收像素电压，并将像素电压施加到像素电极PE上。换言之，漏电极D控制器件的输出端。有源层A位于数据金属图案和栅极绝缘层111之间。有源层A被构图为具有与数据金属图案相同的形状，并位于数据金属图案和栅极绝缘层lll之间。例如，有源层A包括依次层压的半导体层112和欧姆接触层113。例如，半导体层U2包括非晶硅(a-Si)，欧姆接触层113包括重度掺杂有n型离子的非晶硅(n+a-Si)。露出半导体层112的沟道CH形成在源电极S和漏电极D之间。钝化层116也位于其上形成有薄膜晶体管TFT的基底基板110上。例如，钝化层116包括氧化硅(SiOx)材料或氮化硅(SiNx)材料。钝化层116被构图为在显示区域DA中与栅极线GL、数据线DL和薄膜晶体管TFT交迭。钝化层116露出漏电极D的一部分。与每个单位像素P对应地形成像素电极PE，并且像素电极PE包括光学透明且电学导电的材料。例如，光学透明且电学导电的材料可包括氧化铟锡(ITO)、氧化铟锌(IZO)或非晶氧化铟锡(a-ITO)。此外，栅极绝缘层111和钝化层116被构图为与栅极和数据金属图案交迭。单位像素中的像素电极与基底基板110直接接触。单位像素PE与漏电极D的暴露部分接触，并从漏电极D接收像素电压。像素电极PE与基准电压线STL交迭，栅极绝缘层lll位于两者之间，用于限定存储电容器Cst。存储电容器Cst将施加到像素电极上的像素电压保持一帧的持续时间。下面，详细解释位于外围区域PA处的伪电极DM。用于形成栅极驱动部分的栅极图案和数据图案位于外围区域PA处。栅极绝缘层lll位于栅极图案和数据图案之间。钝化层116位于数据金属图案上。伪开口DH形成在钝化层116和栅极绝缘层111与栅极和数据金属图案不交迭的地方。在示范性实施例中，伪开口DH的大小与单位像素的大小类似。例如，伪开口DH的大小是单位像素大小的大约0.9倍至大约1.3倍，而各个伪开口DH之间的间距在大约8)im至大约12nm的范围内。伪电极DM形成在伪开口DH处，使得伪电极DM与基底基板110直接接触。伪电极DM包括与像素电极PE相同的材料。由于伪电极DM形成在伪开口DH处，所以其大约也是单位像素大小的大约0.9倍至大约1.3倍。此外，例如，伪电极DM与外围区域PA的面积比与像素电极PE与显示区域PA的面积比类似。伪电极DM不具有电学功能，而是由于根据本发明实施例来形成显示基板的制造工艺而形成的。图5A至5J是示出了根据本发明示范性实施例的显示基板制造方法的视图。参考图5A，依次在基底基板110上形成第一金属层(未示出)和第一光致抗蚀剂膜(未示出)，基底基板110包括光学透明材料，并具有显示区域DA和外围区域PA。例如，第一金属层包括诸如铬(Cr)、铝(Al)、钽(Ta)、钼(Mo)、钛(Ti)、铜(Cu)、银(Ag)等的金属或其合金。例如，第一金属层可通过溅射工艺来形成。此外，第一金属层实际上可以包括具有不同物理特性的两层或更多层。例如，第一光致抗蚀剂膜可包括正性光致抗蚀剂，在曝光之后，通过显影溶液溶解一部分正性光致抗蚀剂。特别地，如图5A所示，在基底基板110上设置第一掩模掩模1，基底基板110上形成有第一光致抗蚀剂膜。第一掩模掩模l包括配置用于透过光的透射部分4和配置用于阻挡光的阻挡部分2。通过使用第一掩模掩模l使第一光致抗蚀剂膜曝光。然后，执行光刻处理，以便使第一光致抗蚀剂膜的曝光部分显影，从而产生形成在金属层上的第一光致抗蚀剂图案PR1。接下来，使用第一光致抗蚀剂图案PR1，通过用于构图的蚀刻处理，形成栅极金属图案。栅极金属图案包括栅极线GL、栅电极G和基准电压线STL。在示范性实施例中，蚀刻处理包括湿法蚀刻处理。在湿法蚀刻之后，执行灰化处理，以便去除栅极金属图案上残留的第一光致抗蚀剂图案。例如，灰化处理包括氧等离子体处理。在每次蚀刻处理之后，执行灰化，作为抗蚀剂去除工艺。可选地，第一光致抗蚀剂膜可包括负性光致抗蚀剂。在这种情况下，第一掩模掩模1中的阻挡部分4和透射部分2的位置彼此颠倒。现在参考图5B，在其上先前形成有栅极金属图案(STL、G)的基底基板110上形成栅极绝缘层111。栅极绝缘层lll可包括氮化硅(SiNx)或氧化硅(SiOx)材料。在示范性实施例中，栅极绝缘层lll通过等离子体增强化学气相沉积(PECVD)工艺形成。此外，栅极绝缘层lll可形成为具有不同材料和形成工艺的双层结构。然后，依次在栅极绝缘层U1上形成包括非晶硅(a-Si)的半导体层112和具有n+非晶硅(n+a-Si)的欧姆接触层113。例如，通过使用PECVD来形成半导体层112和欧姆接触层113。第二金属层114位于欧姆接触层113上。例如，第二金属层114包括诸如铬(Cr)、铝(Al)、钽(Ta)、钼(Mo)、钛(Ti)、铜(Cu)、银(Ag)等的金属或其合金。第二金属层114也可以通过溅射工艺来形'成，并可以包括具有不同物理特性的两层或更多层。在第二金属层114上形成第二光致抗蚀剂膜(未示出)，第二光致抗蚀剂膜包括正性或负性抗蚀剂材料。然后，在其上形成有第二光致抗蚀剂膜的基底基板110上设置第二掩模掩模2。上述光刻步骤用于使第二光致抗蚀剂膜的曝光部分显影，从而在第二金属层114上形成第二光致抗蚀剂图案PR2。第二光致抗蚀剂图案PR2形成在要形成薄膜晶体管TFT的源电极S的源电极区域SEA、要形成沟道部分CH的沟道区域CHA、要形成漏电极D的漏电极区域DEA、要形成基准电压线STL的基准电压区域STA和要形成数据线DL的数据线区域DLA(未示出)中。具体地，第二光致抗蚀剂图案PR2包括第一图案PR21和第二图案PR22。第一图案PR21以第一厚度tl形成在源电极区域SEA和漏电极区域DEA处。第二图案PR22形成在沟道区域CHA处，并具有第二厚度t2。通过第二掩模掩模2的阻挡部分2来构图第一图案PR21。通过第二掩模掩模2的衍射部分6来构图第二图案PR22。衍射部分6包括衍射光的狭缝图案(SLIT)。因此，通过狭缝图案的光量少于通过曝光部分4的光量。结果，第二图案PR22的第二厚度t2比第一图案PR21的第一厚度tl薄。参考图5B和5C，通过使用第二光致抗蚀剂图案PR2来蚀刻第二金属层114。结果，形成具有数据线DL和电极图案115的数据金属图案。电极图案115从数据线DL延伸，并包括初步的彼此相连的源电极和漏电极。然后，通过使用第二光致抗蚀剂图案PR2，还蚀刻半导体层112和欧姆接触层113。例如，通过使用干法蚀刻方法来蚀刻半导体层112和欧姆接触层。结果，在数据金属图案之下形成形状与数据金属图案的形状大致相同的有源层。参考图5C和5D，例如，使用氧等离子体，通过灰化处理，减小第二光致抗蚀剂图案PR2(最初具有第一和第二图案PR21和PR22)的整体厚度。所产生的减小的厚度比第一厚度tl薄，但比第二厚度t2厚。通过灰化处理，去除形成在沟道区域CHA处的第二图案PR22，并使第一图案PR21变换为第三图案PR23，并残留在源电极区域SEA、漏电极DEA和数据线区域(未示出)。然后，通过使用第三图案PR23，蚀刻具有最初彼此相连的初步的源电极和漏电极的电极图案115，以形成彼此分离的源电极S和漏电极D。接下来，蚀刻暴露在源电极S和漏电极D之间的欧姆接触层113，以形成露出半导体层112的沟道CH。因此，在基底基板110上形成了具有栅电极G、源电极S、漏电极D和有源层A的完整薄膜晶体管TFT。然后，通过灰化处理(例如使用氧等离子体)，去除残留在薄膜晶体管TFT上的第三图案PR23。参考图3和图5E，在其上形成有薄膜晶体管TFT的基底基板110上形成钝化层116。在具有钝化层116的基底基板110上形成第三光致抗蚀剂膜(未示出)。例如，第三光致抗蚀剂膜包括正性光致抗蚀剂，第三光致抗蚀剂膜的曝光部分由显影溶液溶解。使用第三掩模掩模3，通过适当的光刻工艺，对光致抗蚀剂膜构图，以形成第三光致抗蚀剂图案PR3。图5F是示出了与图3中的显示基板相对应的第三掩模的平面图。参考图3、图5E和5F，来详细解释用于形成第三光致抗蚀剂图案PR3的示范性光刻工艺。在与第三光致抗蚀剂图案PR3的位置相对应的基底基板上放置第三掩模掩模3，第三掩模掩模3具有阻挡部分2、透射部分4、衍射部分6以及伪透射部分5。用通过第三掩模掩模3的光来使第三光致抗蚀剂膜曝光。在显示区域DA中，衍射部分6包括配置用于衍射光的多个狭缝图案，并位于与漏电极D和基准电压线STL的一部分相对应的位置处。阻挡部分2与不具有漏电极D和基准电压线STL的栅极和数据金属图案的部分交迭。透射部分4位于与不包括阻挡部分2和衍射部分6的其它部分相对应的位置处。透射部分4和衍射部分6形成了用于在每个单位像素P中对像素电极PE构图的像素电极图案。伪透射部分5放置为对应于外围区域PA，并配置用于形成伪电极DM。然后，在由第三掩模掩模3曝光的光致抗蚀剂膜上涂上显影溶液，溶解第三光致抗蚀剂膜的曝光部分。然后执行基底基板的清洗过程，在此之后，第三光致抗蚀剂膜的未曝光部分形成了第三光致抗蚀剂图案PR3。第三光致抗蚀剂图案PR3包括位于显示区域DA的第一图案部分P1和位于外围区域PA的第二图案部分P2。第一图案部分P1与栅极金属图案和数据金属图案交迭。第一图案部分Pl包括具有第一厚度tl的第一厚度部分dl和具有比第一厚度tl薄的第二厚度t2的第二厚度部分d2。第一厚度部分dl是通过阻挡部分2构图的。第二厚度部分d2是通过衍射部分6构图的，并放置为与漏电极D和基准线STL的一部分相对应。第一图案部分P1与栅极金属图案和数据金属图案交迭，因此第一图案部分P1并没有占据单位像素P的大部分。在用于形成第三光致抗蚀剂图案PR3的显影过程中，通过显影溶液来使形成在单位像素P处的第三光致抗蚀剂层显影。结果，在显影过程期间，显示区域DA上分布的显影溶液的酸浓度快速下降。在单位像素P中，不具有第一图案部分P1以及具有第二厚度部分d2的区域与在随后的过程中要蚀刻钝化层116并且要形成像素电极的区域相对应。参考图2、3和图5E，外围区域PA不包括像素电极。因此，除了包括栅极驱动部分120和焊盘部分PAD的部分之外，在这些区域中不必蚀刻钝化层116。位于外围区域PA的第二图案部分P2覆盖大部分外围区域PA。这样，外围区域PA中由显影溶液溶解的光致抗蚀剂的量小于显示区域DA中的量。因此，显影溶液在外围区域PA中保持比在显示区域DA中相对更高的酸浓度。在如上所述在显影溶液中产生浓度差时，根据扩散原理，高浓度区域向低浓度区域移动。因此，在适当显影之后，位于显示区域DA周围的第一图案部分P1继续受到高酸浓度的显影溶液作用。结果，显示区域DA周围的第一图案部分P1相对于所希望的量而过度显影了。在第一图案部分P1过度显影时，第一图案部分P1的厚度变得不规则，并因此在随后的蚀刻过程中，显示区域DA周围的较低部分的膜会被过度蚀刻。在本发明的实施例中，通过在与外围区域PA相对应的第三掩模掩模3中形成伪透射部分5，第一图案部分P1的密度和第二图案P2的密度变得更均匀，或者大致相同。结果，使显示区域DA和外围区域PA中溶解的光致抗蚀剂的量大致更为均匀。因此，可减小分布在显示区域DA和外围区域PA上的显影溶液之间的浓度差。如上所述，抑制了位于显示区域DA周围的第一图案部分P1的任何过度蚀刻缺陷，同时使得位于基底基板iio上的第三光致抗蚀剂图案PR3的厚度更加均匀了。此外，通过伪透射部分5构图的多个伪开口DO位于外围区域PA上的第二图案部分P2处。在示范性实施例中，每个伪开口DO与单位像素P具有大致相同的大小。具体地，每个伪开口DO的大小在单位像素P的大小的大约0.8倍至大约1.3倍的范围内。图5中的伪开口DO位于下面没有栅极和数据金属图案的部分处。在示范性实施例中，每个伪开口DO之间的距离在大约8nm至大约12lim的范围内。可选地，用于形成第三光致抗蚀剂图案PR3的光致抗蚀剂膜可以是负性光致抗蚀剂。在这种情况下，第三掩模掩模3中阻挡部分4和透射部分2的位置彼此交换。此外，伪透射部分5由伪阻挡部分代替。参考图5E和5G，使用第三光致抗蚀剂图案PR3对钝化层116和栅极绝缘层lll进行第一干法蚀刻。结果，在显示区域DA中暴露出基底基板llO中栅极金属图案和数据金属图案彼此不交迭的部分。此外，通过位于外围区域PA中的钝化层116的部分限定了伪开口孔DH。如参考图5E所解释的，第三光致抗蚀剂图案PR3的厚度在基底基板110的整个区域上大致均匀。因此，在第一干法蚀刻过程中限制了钝化层116和栅极绝缘层111的任何过度蚀刻。结果，未露出由钝化层116和栅极绝缘层111保护的栅极和数据金属图案。因此，在随后的蚀刻过程中避免了由于在传统制造工艺中露出而产生的栅极和数据金属图案的任何缺陷。此外，在随后的像素电极构图过程中也避免了由于线路和像素电极之间的短路而产生的缺陷。如图5G所示，使用氧等离子体，通过灰化工艺，去除第三光致抗蚀剂图案PR3的一部分厚度。减小的厚度比第二厚度t2厚，比第一厚度tl薄。结果，去除第二厚度部分d2(图5E)，露出这些去除区域中的钝化层116的相应部分。现在参考图5H，通过使用第三光致抗蚀剂图案PR3的剩余部分，蚀刻钝化层116的新暴露的部分。例如，该第二蚀刻过程是干法蚀刻过程。在第二蚀刻过程中，各向同性地蚀刻钝化层116，使得如图5H中的区域U所示，钝化层116的外边缘底切(undercut)第三光致抗蚀剂图案PR3的外边缘。现在参考图51，在基底基板110及之上的结构上沉积透明电极层117a和117b。例如，透明电极层117a和117b包括通过溅射沉积的ITO或IZO。在沉积透明电极层117a和117b时，位于第三光致抗蚀剂图案PR3上的透明电极层117a和位于基底基板110上的透明电极层117b由于底切U而彼此电学断开。参考图5I和5J，将包括透明电极层117a和117b的基底基板110浸泡在剥离溶液(即光致抗蚀剂剥离器)中。光致抗蚀剂剥离器通过底切U被引入第三光致抗蚀剂图案PR3，并从基底基板110上剥离第三光致抗蚀剂图案PR3(即剥离过程)。作为剥离过程的结果，第三光致抗蚀剂图案PR3与基底基板110分离，并且还从基底基板110去除了位于第三光致抗蚀剂图案PR3上的透明电极层117a。因此，在每个单位像素P上形成了与漏电极D的一部分接触的像素电极的图案。此外，在伪开口孔DH处形成了伪电极DM的图案。在示范性实施例中，像素电极在显示区域DA中的大小比与伪电极DM在外围区域PA中的大小比大致相同。下表l示出了与第三光致抗蚀剂图案内的厚度差有关的示范性数<table>tableseeoriginaldocumentpage19</column></row><table>如上所使用的，"传统工艺"是指在外围区域PA中不包括伪开口DO的传统形成的第三光致抗蚀剂图案的各种厚度差。在本发明的示例中，代表性厚度是针对如上所述在外围区域PA中包括伪幵口DO的第三光致抗蚀剂图案的。表1中传统工艺示例的值是指位于显示区域DA的中心部分处的第三光致抗蚀剂图案的厚度与位于显示区域DA的各个边缘(外围)部分处的第三光致抗蚀剂图案的厚度之间的厚度差。类似地，表1中本发明示例的值也是指位于显示区域DA的中心部分处的第三光致抗蚀剂图案的厚度与位于显示区域DA的各个边缘(外围)部分处的第三光致抗蚀剂图案的厚度之间的厚度差。表1中反映出，根据本发明的示例，在所有外围区域中，减小了第三光致抗蚀剂图案的每个外围部分相对于显示区域的厚度差。具体地，在第二外围区域PA2最大地减少了第三光致抗蚀剂图案地厚度差(即从传统差4000A减少到改进差1000A)，这是由于其中没有形成栅极驱动电路部分120并且没有柔性印刷电路附着在上面，所以第二外围区域PA2具有相对较大的用于形成伪开口DO的区域。在由于其中形成有栅极驱动电路部分120而具有最小的用于形成伪开口DO的区域的第三外围区域PA3中，第三光致抗蚀剂图案的厚度差在比较的传统示例和本发明示例之间是相等的。因此，通过在外围区域PA处形成伪开口DO，可使第三光致抗蚀剂图案PR3的厚度在整个区域上更加均匀。因此，可以认识到，通过在第三掩模中与显示基板的外围区域相对应的区域处形成伪透射部分，可使显示区域和外围区域处显影的光致抗蚀剂膜的厚度更加均匀。结果，均匀地保持了分布在显示区域和外围区域上的酸浓度，并且避免了位于显示区域周围的第三抗蚀剂图案的过度蚀刻缺陷。因此，第三抗蚀剂图案的厚度更加均匀，并且避免了由于蚀刻过程中的过度蚀刻引起的缺陷。尽管已经描述了本发明的示范性实施例，可以理解，本发明不应局限于这些示范性实施例，而是，本领域普通技术人员在所要求保护的本发明的精神和范围内可以进行多种改变和修改。权利要求1.一种显示基板，包括基板，具有显示区域和围绕显示区域的外围区域；多根信号线，位于基板上，并彼此相交以在显示区域中定义单位像素；薄膜晶体管，与信号线电连接，并位于单位像素处；像素电极，与薄膜晶体管电连接，所述像素电极形成于单位像素中；以及伪开口，位于外围区域处，并与信号线分隔开。2.根据权利要求l所述的显示基板，其中，信号线还包括多根栅极线，沿第一方向彼此实质平行位于基板上；基准电压线，与栅极线实质平行位于栅极线之间，所述基准电压线与栅极线由实质相同的层形成；以及多根数据线，沿第二方向彼此实质平行位于基板上，所述数据线与栅极线相交以限定单位像素。3.根据权利要求2所述的显示基板，还包括绝缘层，位于栅极线和数据线之间，并与栅极线交迭；以及钝化层，形成在基板、数据线、栅极线、基准电压线和薄膜晶体管上。4.根据权利要求3所述的显示基板，还包括形成在伪开口中的伪电极。5.根据权利要求4所述的显示基板，其中，伪电极包括与像素电极实质相同的材料。6.根据权利要求4所述的显示基板，其中，伪电极与基板直接接触。7.根据权利要求l所述的显示基板，其中，伪开口露出基板。8.根据权利要求l所述的显示基板，其中，伪开口的大小在像素电极的大小的0.8倍至1.3倍的范围中。9.根据权利要求l所述的显示基板，其中，形成在显示区域中的像素电极的面积比与伪开口在外围区域中的面积比实质上相同。10.—种显示基板的制造方法，该方法包括在基板上涂覆光致抗蚀剂膜，基板具有显示区域和围绕显示区域的外围区域，显示区域包括由彼此相交的信号线限定的多个单位像素；通过对光致抗蚀剂膜进行构图，形成显示区域中与信号线交迭的第一图案部分和具有多个伪开口的第二图案部分，所述多个伪开口位于外围区域中与信号线分隔开的区域处；在形成有第一图案部分和第二图案部分的基板上形成透明电极层；以及利用剥离溶液，去除第一图案部分、第二图案部分和透明电极层，以形成与伪开口相对应的伪电极和与单位像素相对应的像素电极。11.根据权利要求10所述的方法，还包括在基板上形成栅极线；在栅极线和基板上形成绝缘层；形成与栅极线相交的数据线；以及在形成有栅极线和数据线的基板上形成钝化层。12.根据权利要求ll所述的方法，还包括在形成透明电极层之前，通过使用第一和第二图案部分，蚀刻绝缘层和钝化层；减小第一和第二图案部分的厚度；以及使用具有减小厚度的第一和第二图案部分，蚀刻钝化层。13.根据权利要求12所述的方法，其中最初形成第一图案部分，使之包括具有第一厚度tl的第一厚度部分和具有第二厚度t2的第二厚度部分，其中tl大于t2;以及减小第一图案厚度的步骤还包括减小第一厚度部分的厚度，并去除第二厚度部分，从而第一厚度部分的剩余部分限定了第三图案部分。14.一种用于制造显示面板的掩模，该显示面板包括基板，基板包括显示区域和围绕显示区域的外围区域，显示区域具有位于单位像素处的像素电极，外围区域具有伪开口，多个单位像素由彼此相交的信号线限定，伪开口位于外围区域与信号线分隔开的部分处，所述掩模包括像素电极图案，用于对像素电极进行构图；以及伪图案，用于对伪开口进行构图。15.根据权利要求14所述的掩模，其中，伪图案的大小是像素电极图案大小的0.8倍至1.3倍。16.根据权利要求14所述的掩模，其中，像素电极图案与显示区域的面积比同伪开口与外围区域的面积比实质上相同。17.根据权利要求14所述的掩模，其中，伪图案之间的距离在5pm至15pm的范围内。18.根据权利要求14所述的掩模，其中，像素电极图案和伪图案透射光。19.根据权利要求14所述的掩模，其中，像素电极图案和伪图案阻挡光。20.根据权利要求14所述的掩模，其中，至少一部分像素电极图案还包括衍射图案。21.根据权利要求20所述的掩模，其中，衍射图案配置用于与掩模的完全透射部分相比透射较少的光。全文摘要一种显示面板包括基板、信号线、薄膜晶体管、像素电极和伪开口。基板具有显示区域和围绕显示区域的外围区域。信号线位于基板上，并彼此相交以限定单位像素。薄膜晶体管与信号线电连接，并位于单位像素处。像素电极与薄膜晶体管电连接。像素电极形成在单位像素中。伪开口位于外围区域处，并与信号线分隔开。文档编号G03F1/00GK101114657SQ200710138129公开日2008年1月30日申请日期2007年7月26日优先权日2006年7月27日发明者尹珠爱,文镜洙,朴廷敏,李义国,郑斗喜申请人:三星电子株式会社