显示装置的制作方法

专利名称：显示装置的制作方法
技术领域：
本发明涉及显示装置。更详细地，涉及在像素中形成保持电容的有源矩阵驱动型
显示装置。
背景技术：
近年来，公知具有TFT (Thin Film Transistor :薄膜晶体管)作为开关元件的有 源矩阵型液晶显示装置。该液晶显示装置具有在相互相对的两片绝缘性基板间配置有液晶 层而成的液晶显示面板。在液晶显示面板的一个基板上格子状设置有栅极线(扫描信号 线)和源极线(视频信号线)，矩阵状配置有用于形成图像的像素电极。TFT设置在栅极线 与源极线的交点附近，控制向像素电极的电压的施加。另外，在液晶显示面板的另一个基板 上，设置有用于在与像素电极间施加电压的共用电极，由像素电极与共用电极形成液晶电 容。 在像这样的液晶显示装置中，为了按每1水平扫描期间依次选择各栅极线，因此 各栅极线上扫描信号的施加以1垂直扫描期间作为周期重复。因此，蓄积在由像素电极与 共用电极形成的各液晶电容中的电荷必须被保持大致1垂直扫描期间。但是，在仅靠液晶 电容不能保持该蓄积的电荷的情况下，与液晶电容并联设置保持电容。保持电容一般由像 素电极或与像素电极电连接的保持电容用电极、与保持电容配线形成。 另一方面，在液晶显示装置等显示装置的领域中，伴随分辨率的提高及小型化，像 素的高精细化得到发展，更加需要提高像素开口率的技术。作为提高开口率的方法，专利文 献1的图29、30中，公开了下述技术，即，关于使反射区域内的液晶层的厚度比透过区域内 的液晶层的厚度小的透明电介质层，沿着行方向和/或列方向以连续的方式形成相邻的像 素区域的透明电介质层。 像这样，在提高像素开口率的要求中， 一般地，若要确保保持电容较大，则会导致
开口率降低。与其相对的，作为不降低开口率而形成保持电容的技术，专利文献2中公开了
下述技术利用在像素的相邻两行间形成的电极配线、晶体管的栅极绝缘膜的延长部、晶体
管的半导体薄膜的延长部，形成保持电容。 专利文献1 :特开2005-189351号公报 专利文献2 :特开平2-176725号公报

发明内容
但是，在专利文献2中，公开了设置相对像素的列数为2倍根数的源极线、设置相 对像素的行数为1/2倍的栅极线的结构，对于这样的结构，开口率的因源极线的根数增加 而造成的损失，容易比因栅极线的根数减少而获得的利益大，有加以改进的余地。另外，由 于源极线彼此接近设置，也有容易产生短路的可能。 本发明鉴于上述现状，目的在于提供能够提高显示品质的显示装置。 本发明的发明人们，对提高高精细显示装置的显示品质的方法进行了种种讨论，着眼于显示装置的保持电容配线的配置。然后，发现在格子状设置有n根源极线与m根栅 极线的结构中，通过分别设置奇数行的像素与偶数行的像素，使其成为以奇数行的像素与 偶数行的像素的边界线为对称轴相互反转的结构，则能够在奇数行的像素与偶数行的像素 中共用保持电容配线，由此，能够充分获得削减保持电容配线的根数提高开口率的效果、扩 大每1根保持电容配线的配线宽度降低电阻的效果想到能够完美解决上述课题的方法，完 成了本发明。。 S卩，本发明的显示装置具有n行m列(n和m分别表示2以上的整数)矩阵状排 列的像素、格子状设置的n根源极线和m根栅极线，该显示装置的特征在于，具有奇数行 的像素与偶数行的像素相互反转的结构，并且具有设置在该奇数行的像素与该偶数行的 像素的边界区域的共同的保持电容配线，该保持电容配线与奇数行的像素用的保持电容 用电极、与偶数行的像素用的保持电容用电极分别夹着绝缘膜相对。另外，作为矩阵状排 列的像素，只要是在行方向和列方向上配置有多个的像素即可，也包括三角形排列(delta arrangement)的像素。另外，作为格子状，只要设置配线(线)的区域整体在实质上是格子 状即可，各配线可以不必正交。 上述共同的保持电容配线，通过与奇数行的像素用的保持电容用电极夹着绝缘膜 相对，形成奇数行的像素的保持电容，并且通过与偶数行的像素用的保持电容用电极夹着 绝缘膜相对，形成偶数行的像素的保持电容。换而言之，上述共同的保持电容配线被奇数行 的像素与偶数行的像素共用，用一根来形成两行的像素的保持电容，将现有技术中按每一 行像素设置的保持电容配线改为按每两行像素设置。于是，上述共同的保持电容配线，通常 对于平行存在多个的奇数行的像素与偶数行的像素的边界区域，每隔一个地配置。其结果 为，根据本发明，能够减少保持电容配线的设置面积，实现开口率的提高。另外，代替减少保 持电容配线的设置面积，或者在减少保持电容配线的设置面积的基础上，若扩大每一根保 持电容配线的配线宽度，则能够降低电阻，能够实现串扰的抑制等。再者，保持电容配线的 图案简化带来的成品率提高也成为可能。另外，在本发明中，保持电容配线和保持电容用电 极中的至少一方优选由金属等遮光性的导电材料形成。 作为本发明的优选方式，可列举以下方式，S卩，上述奇数行的像素用的保持电容用 电极与上述偶数行的像素用的保持电容用电极并列配置在保持电容配线的延伸方向上。根 据该方式，能够在不扩大保持电容配线的配线宽度的情况下按照与保持电容配线重合的方 式配置奇数行的像素用及偶数行的像素用的保持电容用电极，因此，适合于减少保持电容 配线的设置面积实现开口率提高的情况。另外，保持电容用电极相对保持电容配线可以在 上层也可以在下层。 另外，作为优选方式，可列举以下方式，S卩，每个像素具有包括半导体层的薄膜晶 体管，上述半导体层具有与栅极线的重叠部，并且，上述奇数行的像素的半导体层与上述偶 数行的像素的半导体层被一体化，通过共同的接触孔与源极线连接。该方式在下述结构中 成为可能，即，相对于n行的像素设置有n根源极线，奇数行的像素与偶数行的像素连接在 共同的源极线上。在该方式中，通过使奇数行的像素的半导体层与偶数行的像素的半导体 层一体化，能够利用共同的接触孔连接奇数行和偶数行的像素的半导体层与源极线。像这 样，通过奇数行的像素与偶数行的像素共用接触孔，能够减少接触孔的数目，能够在本发明 中进一步提高开口率。
作为上述共同的接触孔的优选方式，可列举以下方式，S卩，设置在奇数行的像素与
偶数行的像素之间没有配置保持电容配线的位置。本发明中，因为能够将现有技术中按每
一行像素设置的保持电容配线改为按每两行像素设置，所以能够活用由此产生的奇数行的
像素与偶数行的像素之间没有配置保持电容配线的区域。于是，通过在该区域配置上述共
同的接触孔，与在其它区域形成每个像素独立的接触孔的情况相比，能够提高开口率。 上述共同的接触孔，对于一个半导体层可以为一个，也可以为两个以上。如果对于
一个半导体层为一个，则通过使奇数行的像素的半导体层与偶数行的像素的半导体层一体
化，能够将现有技术中每个像素需要一个的接触孔减半，能够实现开口率的提高。另外，如
果对于一个半导体层为两个以上，则与将与每个像素独立设置的半导体层连接的接触孔的
数目设置为2以上的情况相比，能够抑制开口率的下降并且有效提高连接可靠性。 作为本发明的显示装置的优选方式，可列举以下方式，S卩，在奇数行的像素与偶数
行的像素之间没有配置保持电容配线的位置，具有共同的附加电路。本发明中，因为能够
将现有技术中按每一行像素设置的保持电容配线改为按每两行像素设置，所以能够活用由
此产生的奇数行的像素与偶数行的像素之间没有配置保持电容配线的区域。于是，通过在
该区域配置上述共同的附加电路，与将每个像素独立的附加电路形成在其它区域的情况相
比，能够提高开口率。作为上述附加电路的种类，例如可列举光传感器用电路、存储器电路。 作为本发明的显示装置的优选方式，可列举以下方式，S卩，按照每个像素具有反射
区域和透过区域，还具有奇数行的像素与偶数行的像素相互反转且奇数行的像素的反射区
域与偶数行的像素的反射区域相邻的结构，并且，在与相邻的奇数行的像素的反射区域和
偶数行的像素的反射区域相对应的位置，具有一体化的突起。在本发明的显示装置为液晶
显示装置的情况下，上述突起可以设置在形成有反射电极的基板侧的与反射电极重合的位
置，也可以设置在与形成有反射电极的基板夹着液晶层相对的对置基板的与反射电极相对
的位置。 一般地，在与像素的反射区域对应的位置形成的突起上配置有间隔物，因此，需要
确保间隔物的配置区域，并且确保应对间隔物的配置错位的富余部分(余量)。因此，突起
的小型化困难，但根据该方式，与每个像素独立形成突起的情况相比，即使像素内的突起的
配置面积相同也能够实现突起的大型化。其结果为，消除突起的形成上的问题，能够使像素
内的反射区域的面积更小，能够提高透过区域的开口率。 另外，在通过光刻由感光性树脂形成突起等情况下，由于在制造技术的问题上，突 起的侧面倾斜，与该侧面对应的基板上的区域成为不能进行所希望的显示的无效区域，但 在具有上述一体化的突起的方式中，与每个像素独立形成突起的情况相比，能够减少无效 区域的面积。 进一步，在本发明中，因为能够将现有技术中按每一行像素设置的保持电容配线 改为按每两行像素设置，所以能够活用由此产生的奇数行的像素与偶数行的像素之间没有 配置保持电容配线的区域。于是，优选在该区域配置上述一体化的突起。设置上述突起的 目的是，通常在半透过型液晶显示装置中，为了使反射区域与透过区域的液晶层的光路长 度一致，而使反射区域的液晶层的厚度减小。 根据本发明的显示装置，能够减少保持电容配线的设置面积，实现开口率的提高。 另外，代替减少保持电容配线的设置面积，或者在减少保持电容配线的设置面积的基础上， 若扩大每一根保持电容配线的配线宽度，则能够降低电阻，能够实现串扰的抑制等。再者，保持电容配线的图案简化带来的成品率提高也成为可能。


图1是表示实施方式1的显示装置中有源矩阵基板上的像素的电路结构的平面示 意图。 图2是表示沿图1的A-B线的截面的结构的截面示意图。 图3是表示保持电容配线与保持电容用电极的配置关系的一个例子的平面示意 图。 图4是表示保持电容配线与保持电容用电极的配置关系的另一个例子的平面示 意图。 图5是表示在实施方式1的显示装置中，每一个TFT半导体层设置有两个将源极
线与tft半导体层电连接的第一接触孔的例子的有源矩阵基板的平面示意图。 图6是在实施方式2的显示装置中利用电路记号示意地表示有源矩阵基板上的像
素的电路结构的平面图。 图7是表示实施方式3的显示装置中像素的结构的平面示意图。 图8是表示沿图7的c-d线的液晶显示面板的截面的结构的一部分的截面示意图。 图9是用于说明突起上的间隔物配置余量的截面示意图。 图10是在实施方式4的显示装置中利用电路记号示意地表示有源矩阵基板上的 像素的电路结构的平面图。符号说明11、基板12、TFT半导体层13、栅极绝缘膜14、栅极线14a、分支部15、第一层间绝缘膜16、源极线17、第二层间绝缘膜18、像素电极19、取向膜22、保持电容用电极22a、奇数行的像素的保持电容用电极22b、偶数行的像素的保持电容用电极24、保持电容配线26、导电部31、第一接触孔32、第二接触孔33、第三接触孔
41、,光电二极管42、,读出用TFT43、,电容器44、,节点(node)51、,突起52、,透明电极53、,反射电极55、,液晶层61、,间隔物
具体实施例方式
通过以下的实施方式，对本发明进一步详述，但本发明并不仅限于这些实施方式。
例如，以下的实施方式涉及液晶显示装置，但本发明的显示装置并不限定于此。 实施方式l 液晶显示装置具有在一对基板间设置有液晶层的液晶显示面板，使用设置在基板 上的电极对液晶层施加电压，由此改变液晶分子的取向进行显示。在本实施方式中，在按每 像素矩阵状配置有薄膜晶体管(TFT)、像素电极的有源矩阵基板上进行像素的驱动控制。图 1是表示实施方式1的显示装置中有源矩阵基板上的像素的电路结构的平面示意图。图2 是表示沿图1的A-B线的截面的结构的截面示意图。 如图1所示，在有源矩阵基板上，按每像素配置有TFT及像素电极18。 TFT具有下 述结构在由硅形成的TFT半导体层12与栅极线14夹着栅极绝缘膜13重合的部分的一侧 上，设置有通过第一接触孔31与源极线16连接的部分，在另一侧上，设置有通过第二及第 三接触孔32、33与像素电极18连接的部分。当通过栅极线14供给扫描信号时，TFT半导 体层12导通，通过源极线16供给的图像信号被供给到像素电极18。供给到像素电极18的 图像信号控制液晶层的分子的取向，由此进行图像的显示。 在本实施方式中，如图1所示，以图1中的上段表示的奇数行的像素与以图1中的 中段表示的偶数行的像素具有相互反转的结构，存在以奇数行的像素与偶数行的像素的边 界线为中心轴而线对称的关系。因此，在像素彼此的边界区域中，奇数行的像素的保持电容 用电极22a与偶数行的像素的保持电容用电极22b接近，能够配置奇数行及偶数行的像素 共同的保持电容配线24。在本实施方式中，奇数行的像素中以与像素电极18的下端部重合 的方式设置有保持电容用电极22a，偶数行的像素中以与像素电极18的上端部重合的方式 设置有保持电容用电极22b，保持电容配线24形成在与两保持电容用电极22a、22b重合的 区域及两保持电容用电极22a、22b间的区域。另外，在本实施方式中，为防止由于每像素的 保持电容用电极22的配置错位造成保持电容值的偏差，按照与保持电容用电极22的配置 精度对应的富余部分(余量)，较宽地形成保持电容配线24。 另外，本实施方式的有源矩阵基板如图2所示，具有下述结构从基板ll侧依次层 叠形成有TFT半导体层12、栅极绝缘膜13、栅极线14、第一层间绝缘膜15、源极线16、第二 层间绝缘膜17、像素电极18、取向膜19。另外，在与TFT半导体层12相同的阶层，利用与 TFT半导体层12相同的材料形成有保持电容用电极22，在与栅极线14相同的阶层，利用与
7栅极线14相同的材料形成有保持电容配线24，保持电容用电极22与保持电容配线24夹着 栅极绝缘膜13相对。TFT半导体层12与保持电容电极22能够利用光刻同时形成。同样 地，栅极线14与保持电容配线24能够利用光刻同时形成。 在本实施方式中，像素电极18形成为长方形，为便于说明，将配置像素电极18的 基板面内的区域称为像素，沿其长边的方向称为纵方向，沿其短边的方向称为横方向。栅极 线14在像素的中央向横方向延伸，源极线16在像素彼此之间向纵方向延伸，它们正交。栅 极线14具有在与源极线16正交的部分的附近分支的分支部14a，分支部14a也夹着栅极绝 缘膜13与TFT半导体层12重合。像这样，具有下述双栅极结构在每个像素中，包括栅极 线的分支部14a，栅极线14与TFT半导体层12在两处重合。 在图1中，利用位于像素的右上方并且贯通第一层间绝缘膜15及栅极绝缘膜13 的第一接触孔31，源极线16与TFT半导体层12电连接。TFT半导体层12沿着源极线16 线状延伸，在像素右端的中央附近形成与栅极线14及其分支部14a的重合部(沟道)，在像 素右端靠下的位置向像素中央侧弯曲。而且，利用位于像素的下端附近靠右并且贯通栅极 绝缘膜13及第一层绝缘膜15的第二接触孔32， TFT半导体层12与设置在与源极线16相 同阶层的岛状的导电部26电连接。岛状的导电部26通过贯通第二层间绝缘膜17的第三 接触孔33，与像素电极18电连接。 另外，本实施方式中，如图1所示，奇数行的像素的TFT半导体层与偶数行的像素 的tft半导体层被一体化。在本实施方式中，同一列的像素的tft半导体层12分别与共同 的源极线16连接，因此，奇数行的像素的TFT半导体层与偶数行的像素的TFT半导体层能 够一体化。例如，在图1中，图1中的中段的像素与下段的像素上被一体化的TFT半导体层 12具有从第一接触孔31向上方延伸、在与以图1中的中段表示的偶数行的像素的像素电 极18的连接中使用的部分，和从第一接触孔31向下方延伸、在与以图1中的下段表示的奇 数行的像素的像素电极18的连接中使用的部分。像这样，通过奇数行的像素与偶数行的像 素共用第一接触孔31，能够减少接触孔的数目，提高开口率。另外，在本实施方式中，在以 图1中的上段表示的奇数行的像素与以图1中的中段表示的偶数行的像素的边界区域，设 置有保持电容配线24，并且，在以图1中的中段表示的偶数行的像素与以图1中的下段表示 的奇数行的像素之间设置有第一接触孔31，由此，实现开口率的提高。 在本实施方式中，奇数行的像素的保持电容用电极22a与偶数行的像素的保持电 容用电极22b，沿着保持电容配线24的延伸方向相互平行配置，但是，在使保持电容配线24 变细或使其位于像素电极18的长边侧的情况下，也可以使它们在保持电容配线24的延伸 方向上并排配置。如图3所示，在沿着保持电容配线24的延伸方向相互平行的配置中，必 须在保持电容用电极22a、22b间确保与电极的配置精度对应的余量，保持电容配线24的细 线化可能比较困难。与其相对的，如图4所示，在保持电容配线24的延伸方向上并排的配 置中，保持电容用电极22a、22b间的余量对保持电容配线24的配线宽度没有影响。
另外，在本实施方式中，每一个TFT半导体层12都设置有一个第一接触孔31 ，该第 一接触孔31贯通第一层间绝缘膜15与栅极绝缘膜13，将源极线16与TFT半导体层12电 连接，但也可以如图5的一个例子所示，每一个TFT半导体层12都设置多个。由此，能够有 效提高源极线16与各TFT半导体层12的电连接的可靠性。
实施方式2[OO72] 本实施方式涉及下述方式在奇数行(第N行)的像素与偶数行(第N+l行)的
像素的边界区域设置有保持电容配线，并且，在该偶数行(第N+1行)的像素与下一个奇数 行的像素(第N+2行)之间设置有附加电路。图6是在实施方式2的显示装置中利用电路 记号示意地表示有源矩阵基板上的像素的电路结构的平面图。图6中，CSL(N， N+l)表示用 于驱动第N行及第(N+l)行的像素的保持电容配线，GL(N)、 GL(N+1)分别表示用于驱动第 N行、第(N+l)行的像素的栅极线，SL(M)、 SL(M+1)、 SL(M+2)分别表示用于驱动第M列、第 (M+l)列、第(M+2)列像素的源极线。 本实施方式中，在像素间没有配置保持电容配线的区域，形成有作为附加电路的 光传感器用电路的一部分。如图6所示，在附加电路中，每6个(三行二列)像素配置有一 个光电二极管41，通过该光电二极管41将入射光变换为电信号。在设置于第(N+l)行的 像素的光电二极管41的阳极侧，连接有与第(N+l)行及第(N+2)行的像素对应的复位线 RSI (N+l， N+2)，在阴极侧连接有读出用TFT42的栅极电极。读出用TFT42的源极电极连接 在源极线SL(M+1)上，漏极电极连接在源极线SL(M)上。另外，在光电二极管41的阴极侧 的配线通过节点(node) 44分支为两个， 一个连接读出用TFT42的栅极电极，另一个与对应 于第(N+l)行及第(N+2)行的像素的读出控制线RWI(N+l，N+2)形成电容器43。
下面，参照图6及下述表1对本实施方式的光传感器用电路的动作原理进行说明。 表1是表示光传感器用电路的各部的电位变化的一个例子，读出用TFT42的阈值电压Vth 为IV。表1中，"F"表示处于浮动状态(电浮动状态)。
[表1]
(1)初始化时(2)传感检测时(3)读出时明部暗部明部暗部
RSI (复位线)-10V—ov— -10V-10V-10V-10V
RWI (读出控制线)10V—ovovov—雨node (节点)-10V—ovOV—-7VOV—-IV-7V—3V-IV—9V
SL(M+1)(读出基准电位线)10V10V10VSL (M)(读出线)OV—FFF—2VF—8V (1)初始化 通过使RSI(N+1， N+2)的电位从_10V成为0V，对光电二极管41施加正向偏置电 位，节点(node)44被复位为0V。复位后，再次使RSI (N+l， N+2)的电位为-10V。 [OO79] (2)传感检测 当在设置于第(N+l)行的像素上的光电二极管41上照射的外来光的光量较大的 情况下，光电二极管41的电阻大为降低，节点(node)44的电位接近RSI(N+1， N+2)的电 位-10V。另一方面，当在设置于第(N+l)行的像素上的光电二极管41上照射的外来光的光 量较小的情况下，光电二极管41的电阻不怎么降低，节点(node)44的电位从0V没有较大 变动。像这样，在矩阵状排列的多个光电二极管41中，位于明亮区域的光电二极管41的电 阻大为降低，与其连接的节点(node)44的电位接近对应的RSI的电位，而相对的，位于暗区 域的光电二极管41的电阻不怎么降低，与其连接的节点(node)44的电位不变动。
9
(3)读出 通过使RWI (N+l， N+2)从0V成为IOV，经由电容器连接的节点(node)44上升约 10V电位。因为节点(node)44连接读出用TFT42的栅极电极，所以从SL(M+1)对SL(M)输 出与节点(node)44的电位对应的电位。S卩，处于浮动状态的SL (M)的电位，上升至从节点 (node) 44的电位减去读出用TFT42的阈值电位Vth( = IV)的电位，此时读出用TFT42成为 截止状态。在该读出中，SL(M+1)作为光传感器的读出基准电位线发挥功能，SL(M)作为光 传感器的读出线发挥功能。 本实施方式的光传感器用电路周期性重复上述(1) (3)的循环。通过设置像这
样的光传感器用电路，能够对本发明的显示装置添加触摸面板功能等。 在本实施方式中，将现有技术中对一行像素设置一根保持电容配线变更为对两行
像素设置一根保持电容配线的结构，在由此产生的空间中配置附加电路，由此抑制由设置
附加电路引起的开口率的降低。 实施方式3 本实施方式涉及半透过型液晶显示装置。图7是表示实施方式3的显示装置中像 素的结构的平面示意图。图8是表示沿图7的C-D线的液晶显示面板的截面的结构的一 部分的截面示意图。在本实施方式的半透过型液晶显示装置的有源矩阵基板中，利用透过 光的透明电极52与反射从液晶层侧入射的光的反射电极53，形成像素电极18。在配置有 透明电极52的区域的一端配置反射电极53，配置有反射电极53的区域构成反射区域。另 一方面，像素电极18内未形成反射电极53的剩余区域构成透过区域。在本实施方式中， 如图7及8所示，具有奇数行的像素与偶数行的像素相互反转的结构，由此，作为奇数行的 像素与偶数行的像素的边界区域，交替出现反射区域彼此相邻的部分及透过区域彼此相邻 的部分。在反射区域彼此相邻的部分，在与有源矩阵基板相对的对置基板一侧，形成有与奇 数行的像素的反射电极及偶数行的像素的反射电极两者相对的一体化的突起51。另外，在 透过区域彼此相邻的部分，在有源矩阵基板一侧，形成有保持电容配线24。突起51使反射 区域的液晶层的厚度比透过区域的液晶层的厚度小，使反射区域与透过区域的光路的长度 一致，优选使反射区域的液晶层的厚度为透过区域的液晶的厚度的1/2。本实施方式中，设 置在奇数行的像素的反射区域中的突起与设置在偶数行的像素的反射区域中的突起被一 体化，由此，如图9所示，能够确保应对间隔物61的配置错位的余量的大小，并且使像素内 的反射区域变窄，确保较广的透过区域。另外，本实施方式中，能够将利用旋转涂敷(spin coat)、狭缝式涂敷(slit coat)等涂敷形成的厚度为1. 0 3. 0 y m的透明树脂膜，通过光 刻进行图案化从而形成突起51。如图8所示，突起部51的根端扩大，从顶部朝向底部截断 的截面为大致梯形。突起部51的倾斜的侧面起因于使用光刻法的形成方法而非刻意形成， 可能存在下述情况，即，不能在该侧面所处位置的部分(无效区域)充分控制液晶层的取 向，不能进行所希望的显示。但是，在本实施方式中，两个像素共用一个突起51，所以，每一 个像素的突起侧面所处部分的面积减少一半，在显示品质方面有利。 另外，在本实施方式中，突起51在对置基板侧形成，但也可以设置在有源矩阵基 板侧。例如，在彩色滤光片阵列型的液晶显示装置中，在具有TFT、配线等的有源矩阵基板上
并列设置彩色滤光片，在这种情况下也可以将突起配置在有源矩阵基板上。
实施方式4
10
本实施方式表示像素的排列为三角形排列的情况。图10是在实施方式4的显示 装置中利用电路记号示意地表示有源矩阵基板上的像素的电路结构的平面图。图10中， CSL(N， N+l)表示用于驱动第N行及第(N+l)行的像素的保持电容配线，CsL(N+2， N+3)表 示用于驱动第(N+2)行及第(N+3)行的像素的保持电容配线，GL(N)、GL(N+l)、GL(N+2)、 GL(N+3)分别表示用于驱动第N行、第(N+l)行、第(N+2)行、第(N+3)行的像素的栅极线， SL(R) 、 SL(G) 、 SL(B)分别表示用于驱动红色像素R、绿色像素G、蓝色像素B的源极线。
本实施方式中，第N行的红色、绿色、蓝色的像素的排列与第(N+l)行的红色、绿 色、蓝色的像素的排列错开1. 5个像素，例如第N行的绿色的像素与蓝色的像素的边界线位 于第(N+l)行的红色的像素的中心线的延长线上。同样，第(N+l)行的红色、绿色、蓝色的 像素的排列与第(N+2)行的红色、绿色、蓝色的像素的排列错开1. 5个像素，第N行的红色、 绿色、蓝色的像素的排列与第(N+2)行的红色、绿色、蓝色的像素的排列一致。像这样在像 素的排列为三角形排列的情况下，如图IO所示，奇数行的像素(例如，第N行、第(N+2)行 的像素)与偶数行的像素(例如，第(N+l)行、第(N+3)行的像素)为相互反转的结构，在 像素彼此的边界区域，能够配置奇数行及偶数行的像素共同的保持电容配线。
另外，只要不脱离本发明的技术范围及主旨，也可以对实施方式1 4涉及的液晶 显示装置进行各种变更、修正。例如，在实施方式1 4中，保持电容用电极位于比保持电容 配线更靠下层的位置，但是，也可以位于比保持电容配线更靠上层的位置。在这种情况下， 保持电容用电极也可以与像素电极一体形成。即，预先使要形成保持电容用电极的的区域 的层间绝缘膜开口，通过在基板整个面上形成导电膜，能够将层间绝缘膜上的像素电极与 层间绝缘膜的开口部下的保持电容用电极通过该导电膜一体形成。 另外，显示模式可以是如扭转向列(TN;Twisted Nematic)模式、垂直取向(VA ; Vertical Alignment)模式等的像素电极与共用电极配置在不同基板上的模式，也可以是 如面内开关(IPS ;In-Plane-Switching)模式的像素电极与共用电极配置在一个基板上的 模式。 再者，实施方式3中表示了半透过型液晶显示装置，但实施方式1、2、4涉及的液晶 显示装置也可以是透过型液晶显示装置、反射型液晶显示装置、半透过型液晶显示装置中 的任一种。 另外，本申请以2007年9月27日提出申请的日本国专利申请2007-252180号为 基础，主张基于巴黎条约或进入国的法规的优先权。作为参照，在本申请中引入该申请的全 部内容。
权利要求
一种显示装置，其具有n行m列矩阵状排列的像素；以及格子状设置的n根源极线和m根栅极线，其中，n和m分别表示2以上的整数，该显示装置的特征在于该显示装置具有奇数行的像素与偶数行的像素相互反转的结构，并且具有设置在该奇数行的像素与该偶数行的像素的边界区域的共同的保持电容配线，该保持电容配线与奇数行的像素用的保持电容用电极、与偶数行的像素用的保持电容用电极分别夹着绝缘膜相对。
2. 如权利要求l所述的显示装置，其特征在于所述奇数行的像素用的保持电容用电极与所述偶数行的像素用的保持电容用电极，在 保持电容配线的延伸方向上并排配置。
3. 如权利要求1或2所述的显示装置，其特征在于 每个像素具有包括半导体层的薄膜晶体管， 该半导体层具备与栅极线的重叠部，并且，该奇数行的像素的半导体层与该偶数行的像素的半导体层被一体化，通过共同的接触 孔与源极线连接。
4. 如权利要求3所述的显示装置，其特征在于所述共同的接触孔设置在奇数行的像素与偶数行的像素之间没有配置保持电容配线 的位置。
5. 如权利要求1至4中任一项所述的显示装置，其特征在于所述显示装置在奇数行的像素与偶数行的像素之间没有配置保持电容配线的位置，具 有共同的附加电路。
6. 如权利要求1至5中任一项所述的显示装置，其特征在于 所述显示装置按照每个像素具有反射区域和透过区域，还具有奇数行的像素与偶数行的像素相互反转且奇数行的像素的反射区域与偶数行 的像素的反射区域相邻的结构，并且，在与相邻的奇数行的像素的反射区域和偶数行的像素的反射区域相对应的位置，具有 一体化的突起。
全文摘要
本发明提供能够提高显示品质的显示装置。本发明的显示装置具有n行m列的矩阵状排列的像素、大致格子状设置的n根源极线和m根栅极线，其中，n和m分别表示2以上的整数，该显示装置具有奇数行的像素与偶数行的像素相互反转的结构，并且具有设置在该奇数行的像素与该偶数行的像素的边界区域的共同的保持电容配线，该保持电容配线与奇数行的像素用的保持电容用电极、与偶数行的像素用的保持电容用电极分别夹着绝缘膜相对。
文档编号G02F1/1343GK101796455SQ20088010512
公开日2010年8月4日 申请日期2008年5月9日 优先权日2007年9月27日
发明者前田和宏, 吉田圭介, 海瀬泰佳 申请人:夏普株式会社