专利名称：一种金属键合的垂直耦合光栅耦合器及其制作方法
技术领域：
本发明涉及光通信和光互连领域，特别是涉及一种光波导的耦合结构的设计和制备。该光栅耦合器的结构可以有效降低光纤和波导垂直耦合时的耦合损耗。
背景技术：
随着微纳光电子技术的发展，光电子器件的尺寸越来越小。特别是在硅基光子学中所选用的光波导材料为硅，采用的是SOI结构，由于SOI光波导器件的大折射率差，使其具有器件尺寸小、集成度高等优点，但同时其小的器件尺寸也给硅基集成光学系统带来了耦合与对准的困难。SOI波导的截面尺寸为几百纳米，而单模光纤的截面尺寸为9 μ m左右，两者之间大的模场失配使得直接对准耦合的效率很低。在直接对准耦合时，采用拉锥光纤来进行I禹合可以提高I禹合的效率，但是由于拉锥光纤的输出光斑直径仍有3 μ m左右，与SOI波导仍然存在较大的模场失配，从而其耦合效率仍然很低，一般不高于10%。并且在波导端面与光纤进行耦合时，需要对波导端面进行抛光处理，以减小由于端面不平整造成的散射损耗。因此，需要提出更优的方案来替代直接耦合实现SOI波导与光纤之间的耦合。光栅耦合器作为一种面耦合器，它可以在系统的任何地方实现信号的上传和下载，大大增强了系统的灵活性。光栅耦合器通过光栅的衍射使光路中的光发生方向偏转，从而将入射到光栅表面的光转向进入波导中传播，或将波导中的光转向从光栅面输出。由于其是一种面耦合方式，光栅面与光纤面的尺寸大小可以设计得很相近，从而减小模斑失配所带来的耦合损耗。但对于传统的光栅结构，由于其对称性对单侧耦合效率的限制，需要采取将光纤倾斜10°角左右入射和接收，加大了器件封装、对准等的难度，因此亟需一种能直接实现垂直耦合的耦合方案。垂直耦合的光栅耦合器可利用光栅的负一阶衍射效应实现垂直耦合，但同时由于存在负二阶反射，向衬底方向的衍射和穿过光栅的透射，导致垂直方向耦合效率的降低。因此有必要设计一种高效率的垂直耦合光栅耦合器。
发明内容
为了克服现有技术中存在的光电子器件的耦合难题，本发明的目的在于提供一种用于实现高效率垂直耦合的光栅耦合器及其制作方法，其可实现光纤与平面光波导之间的垂直耦合。为达到上述目的，本发明的技术解决方案是:—种金属键合的垂直稱合光栅稱合器，其特征在于包括:
一硅片或玻璃片作为载体片；
一金薄膜制作的反射镜兼作金属键合层，该金属键合层在载体片的上面，作为键合材料实现SOI片和载体片的键合，键合完成后金薄膜作为反射镜用来对垂直向下的衍射光进行反射；
一 DVS-BCB胶层，该DVS-BCB胶层在金薄膜反射镜层的上面，作为条形波导、锥形波导和亚微米波导三者的下限制层；
一娃波导芯层，依次包括一亚微米波导、一锥形波导、一条形波导三者的芯层，该娃波导芯层在DVS-BCB胶层的上面，与亚微米波导连接处为锥形波导的窄端，该锥形波导芯层长度150-1000 μ m，锥形波导的宽端连接处为条形波导，在该条形波导芯层的表面制作有耦合光栅和反射光栅，稱合光栅用于实现对来自条形波导中的入射光的垂直稱合，反射光栅用于实现对未被衍射直接透射的入射光进行反射；
一二氧化硅层，该二氧化硅层在硅波导芯层的上面，作为条形波导、锥形波导和亚微米波导三者的上限制层；
一光纤，该光纤在耦合光栅正上方的上限制层的上方，光纤的轴线与上限制层表面法线平行，该光纤用于接收向上的垂直衍射光。上限制层、波导芯层(光栅层刻蚀在该芯层表面)、下限制层、反射镜层和载体片层。波导结构(上限制层、波导芯层、下限制层三层组成)由一条形波导、锥形波导和亚微米波导在水平方向上衔接而成。上限制层为二氧化硅材料，波导芯层为硅材料，下限制层为DVS-BCB材料，反射镜层为金材料，金反射镜层同时是Au/Au键合层材料，载体片层可以为娃材料或者二氧化娃玻璃，光栅层包括稱合光栅和反射光栅，稱合光栅和反射光栅均制作在条形波导芯层的下表面，反射光栅在耦合光栅的左侧，与条形波导连接的是锥形波导，与锥形波导连接的是亚微米波导，在二氧化硅层的上方有用于接收向上垂直衍射光的光纤，光纤的轴线与耦合光栅表面法线平行。本发明利用耦合光栅可以将通过硅波导芯层的光垂直衍射出波导，衍射方向与硅波导表面垂直，衍射出的光被置于稱合光栅上部二氧化娃层外面的光纤接收；上限制层为二氧化硅材料，下限制层为DVS-BCB材料。一种金属键合的垂直耦合光栅耦合器的制作方法，具体步骤为:步骤1:在硅衬底上依次制作上限制层和硅波导芯层，形成SOI片；步骤2:清洗SOI片表面的硅波导芯层，烘干；步骤3:将烘干的SOI片放入匀胶机中，旋涂光刻胶层，烘干；步骤4:采用电子束曝光工艺对SOI片表面的光刻胶进行曝光，形成条形波导、锥形波导和亚微米波导的光刻胶掩膜图形；步骤5:采用感应耦合等离子体刻蚀，形成条形波导、锥形波导和亚微米波导三者的芯层和上限制层；步骤6:将制有条形波导、锥形波导和亚微米波导三者的芯层和上限制层的SOI片放于匀胶机中，旋涂光刻胶。步骤7:采用电子束曝光工艺在条形波导芯层表面进行曝光，形成耦合光栅和反射光栅的光刻胶掩膜图形；步骤8:对曝光后的SOI片进行显影定影；步骤9:采用感应耦合等离子体刻蚀，形成耦合光栅和反射光栅；步骤10:清洗已形成耦合光栅和反射光栅的SOI片表面的硅波导芯层，烘干；
步骤11:将烘干的SOI片放入匀胶机中，在硅波导芯层表面旋涂DVS-BCB胶层，烘干；步骤12:将烘干的SOI片上DVS-BCB表面蒸镀一层金薄膜作反射镜；
步骤13:将一硅载体片或玻璃载体片清洗烘干后，蒸镀一层金薄膜；步骤14:蒸镀金薄膜后的硅载体片或玻璃载体片与蒸镀金薄膜后的SOI片进行金
/金键合；步骤15:去除SOI片的硅衬底，露出上限制层；步骤16:在耦合光栅正上方的上限制层的上方放置一光纤，光纤的轴线与上限制层表面法线平行。其中所述步骤3中，光刻胶在烘片机中在140_200°C下烘14_20分钟。其中所述步骤11中，DVS-BCB胶在烘片机中在250°C下烘I小时。其中所述娃波芯层的厚度不大于260nm,上、下限制层的厚度不小于I μ m。其中锥形波导长度150 μ m以上。其中所述耦合光栅和反射光栅面积之和为250_350μπι2，光栅的刻蚀深度为20-260nm,耦合光栅和反射光栅的宽度相等，均为10-14 μ m。其中所述耦合光栅和反射光栅为亚微米量级的均匀周期光栅，耦合光栅周期数为10-40，反射光栅周期数在40以上，耦合光栅和反射光栅的占空比均为0.5。
图1是本发明金属键合的垂直耦合光栅耦合器的结构示意图。图2是金属键合的垂直耦合光栅耦合器结构的截面示意图。图3 (a)是实施例步骤I中在硅衬底9上依次制作上限制层7和硅波导芯层8，形成SOI片的 图3 (b)是实施例步骤6中将制作有条形波导、锥形波导和亚微米波导三者的芯层和上限制层的SOI片放于匀胶机中，旋涂光刻胶层10后的 图3 (c)是实施例步骤7中采用电子束曝光工艺在条形波导3芯层表面进行曝光，形成率禹合光栅5和反射光栅4图形后的 图3 (d)是实施例步骤8中曝光后的SOI片进行显影定影后的 图3 (e)是实施例步骤9中采用感应耦合等离子体刻蚀，在硅波导芯层8表面形成耦合光栅5和反射光栅4后的 图3 (f)是实施例步骤10中清洗已形成耦合光栅5和反射光栅4的SOI片表面的硅波导芯层8，烘干后的 图3 (g)是实施例步骤11中将烘干的SOI片放入匀胶机中，在硅波导芯层8表面旋涂DVS-BCB胶层11，烘干后的 图3 (h)是实施例步骤12中将烘干的SOI片上DVS-BCB胶层11表面蒸镀一层金薄膜12作反射镜后的 图3 (i)是实施例步骤13中将一硅载体片或玻璃载体片13清洗烘干后，在上表面蒸镀金薄膜层14后的 图3 (j)是实施例步骤14中蒸镀了金薄膜层14的硅载体片或玻璃载体片13与蒸镀了金薄膜层12的SOI片进行金/金键合，金薄膜层14和金薄膜层12键合后形成整体的金薄膜层15后的 图3 (k)是实施例步骤15中去除SOI片的硅衬底9，露出上限制层7后的图。
图4是本发明具体实施例中金属键合的垂直耦合光栅耦合器的耦合效率与波长之间的关系不意图。图5是本发明具体实施例中金属键合的垂直耦合光栅耦合器在入射光波长为1550nm时光栅稱合器各层中的电磁波电场分量的分布不意图。
具体实施例方式下面结合附图和实施例对本发明的结构和特征作进一步的详细描述。如图1、图2所示，一种金属键合的垂直耦合光栅耦合器，包括:—载体片13,该载体片为娃片或者玻璃片；一反射镜层15兼作键合层，该反射镜层为金材料；反射镜厚度不小于50nm ;可以对率禹合光栅垂直向下的衍射光进行高反射，以提高娃波导芯层8与光纤6之间的I禹合效率；一下限制层11，该下限制层11为DVS-BCB材料；一硅波导芯层8，该波导芯层8制作在上限制层7下面；该波导芯层8厚度不大于260nm ;该波导芯层8包括:亚微米波导1、锥形波导2和条形波导3三者的芯层；亚微米波导I为长方体；该亚微米波导I的宽度小于I μ m ;锥形波导2的窄端与亚微米波导I连接，另一端与条形波导3连接；该锥形波导2的长度150 μ m以上，宽度介于亚微米波导I与条形波导3之间，由于锥形波导2足够长，亚微米波导I和条形波导3之间的传输损耗可以忽略；在条形波导3的下表面制作有稱合光栅5和反射光栅4 ；一上限制层7，该上限制层7为二氧化硅材料；—光纤6，该光纤6用于接收耦合光栅5的垂直向上衍射光，光纤6的轴线与上限制层7的表面法线平行。其中所述硅波导芯层8和上限制层7是去除了硅衬底9的SOI片。本发明娃波导芯层8的厚度不大于260nm,上、下限制层的厚度大于I μ m,由于上、下限制层材料的折射率小于硅波导芯层，可以将光限制在硅波导芯层中；耦合光栅5和反射光栅4面积之和为250-350 μ m2，耦合光栅5和反射光栅4的刻蚀深度为20_260nm，耦合光栅和反射光栅二者的光栅齿长度相等，均为10-14 μ m。其中所述耦合光栅和反射光栅为亚微米量级的均匀周期光栅，耦合光栅周期数为10-40，反射光栅周期数在40以上，耦合光栅和反射光栅的占空比均为0.5,反射光栅4的周期为稱合光栅5的周期的一半。本发明中由于I禹合光栅5制作在条形波导3的下表面上,可以将光I禹合出波导进入外部的光纤。亚微米波导I中的入射光经过锥形波导2进入条形波导3中的耦合光栅区域，被耦合光栅衍射，衍射光分为:由负一阶衍射引起的垂直向上衍射和垂直向下衍射、由负二阶衍射引起的与入射光方向相反的二阶背反射三个部分，其中垂直向上的衍射光被光纤6接收，垂直向下的衍射光经底部的金反射镜反射后再受耦合光栅衍射有部分光垂直向上出射被光纤6接收。由于耦合光栅5的长度与光纤6的芯层直径相当，耦合光栅长度有限，有部分入射光来不及被衍射直接穿过耦合光栅区域向前透射，这部分透射光经过反射光栅4反射后被耦合光栅5衍射；通过合理选择反射光栅4和耦合光栅5之间的间距，可以利用反射光栅4和耦合光栅5的反射光之间发生相消干涉来减弱或消除二阶背反射。通过上述措施，可以获得垂直方向具有高耦合效率的光栅耦合器。
本发明提供一种金属键合的垂直耦合光栅耦合器的制作方法，如图3所示，包括如下步骤:步骤1:在硅衬底9上依次制作上限制层7和硅波导芯层8，形成SOI片，如图3(a)所示；步骤2:清洗SOI片表面的硅波导芯层8，烘干；步骤3:将烘干的SOI片放入匀胶机中，旋涂光刻胶层，烘干；其中所述步骤3中，光刻胶在烘片机中在140-200°C下烘14-20分钟。步骤4:采用电子束曝光工艺对SOI片表面的光刻胶进行曝光，形成条形波导3、锥形波导2和亚微米波导I的光刻胶掩膜图形；步骤5:采用感应耦合等离子体刻蚀，形成条形波导、锥形波导和亚微米波导三者的芯层和上限制层，如图1中所示；步骤6:将制作有条形波导、锥形波导和亚微米波导三者的芯层和上限制层的SOI片放于匀胶机中，旋涂光刻胶层10，如图3 (b)所示步骤7:，采用电子束曝光工艺在条形波导3芯层表面进行曝光，形成耦合光栅5和反射光栅4的图形，如图3 (c)所示；其中所述耦合光栅5和反射光栅4面积之和为250-350 μ m2,稱合光栅5和反射光栅4光栅齿的长度相等,均为10-14μηι。其中所述I禹合光栅5和反射光栅4为亚微米量级的均匀周期光栅，耦合光栅5周期数为10-40，反射光栅4周期数在40以上，耦合光栅5和反射光栅4的占空比均为0.5 ；步骤8:曝光后的SOI片进行显影定影，如图3 (d)所示；步骤9:采用感应耦合等离子体刻蚀，在硅波导芯层8表面形成耦合光栅5和反射光栅4,如图3 Ce)所不,稱合光栅5和反射光栅4的刻蚀深度为20-260nm ；步骤10:清洗已形成耦合光栅5和反射光栅4的SOI片表面的硅波导芯层8，烘干，如图3 (f)所示；步骤11:将烘干的SOI片放入匀胶机中，在硅波导芯层8表面旋涂DVS-BCB胶层11，烘干，如图3 (g)所示。其中所述步骤11中，DVS-BCB胶在烘片机中在250°C下烘I小时；步骤12:将烘干的SOI片上DVS-BCB胶层11表面蒸镀一层金薄膜12作反射镜，如图3 (h)所示；步骤13:将一硅载体片或玻璃载体片13清洗烘干后，在上表面蒸镀金薄膜层14，如图3 (i)所示；步骤14:蒸镀了金薄膜层14的硅载体片或玻璃载体片13与蒸镀了金薄膜层12的SOI片进行金/金键合，金薄膜层14和金薄膜层12键合后形成整体的金薄膜层15，如图3(j )所示；步骤15:去除SOI片的硅衬底9，露出上限制层7，如图3 (k)所示；步骤16:在稱合光栅5正上方的上限制层7的上方放置一光纤6,光纤6的轴线与上限制层6表面法线平行。图4是本发明金属键合的垂直耦合光栅耦合器具体实施例耦合效率的仿真曲线。曲线横轴为波长，纵轴为耦合效率，也即是硅波导芯层8中输入光功率为I时垂直耦合进入光纤6中的光功率，在波长为1550nm时，耦合效率最高为89.5%。图5是本发明金属键合的垂直稱合光栅稱合器具体实施例在入射光波长为1550nm时光栅稱合器各层中的电磁波电场分量的分布，入射光从娃波导芯层8的左边入射,经过稱合光栅5实现向上垂直衍射,来不及向上衍射就向左透射的部分入射光经过反射光栅4反射回来，然后再次经过耦合光栅向上垂直衍射，图5中可以看出绝大部分入射光都实现了向上垂直耦合。图4和图5采用的仿真工具是基于本征模展开方法的二维全矢量开源软件Camfr，仿真中采用的具体结构参数为:硅载体片13厚度Ιμπι (该层厚度对仿真结果无影响，仿真中取值比实际载体片厚度小得多)，金反射镜15厚度70nm，DVS-BCBl I厚度1190nm，硅波导芯层8的厚度220nm，二氧化硅层7厚度I μ m，耦合光栅5和反射光栅4的周期(周期数)、占空比、刻蚀深度依次为560nm (20)、0.5、40nm，反射光栅4的周期(周期数)、占空比、刻蚀深度依次为280nm (50)、0.5、40nm,稱合光栅5和反射光栅4之间的间距为80nm。以上所述，仅为本发明中的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉该技术的人在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
权利要求
1.一种金属键合的垂直稱合光栅稱合器，其特征在于包括: 一硅片或玻璃片作为载体片； 一金薄膜制作的反射镜兼作金属键合层，该金属键合层在载体片的上面； 一 DVS-BCB胶层，该DVS-BCB胶层在金薄膜反射镜层的上面，作为条形波导、锥形波导和亚微米波导三者的下限制层； 一娃波导芯层，依次包括一亚微米波导、一锥形波导、一条形波导三者的芯层，该娃波导芯层在DVS-BCB胶层的上面，与亚微米波导连接处为锥形波导的窄端，该锥形波导芯层长度150-1000 μ m，锥形波导的宽端连接处为条形波导，在该条形波导芯层的表面制作有耦合光栅和反射光栅，稱合光栅用于实现对来自条形波导中的入射光的垂直稱合，反射光栅用于实现对未被衍射直接透射的入射光进行反射； 一二氧化硅层，该二氧化硅层在硅波导芯层的上面，作为条形波导、锥形波导和亚微米波导三者的上限制层； 一光纤，该光纤在耦合光栅正上方的上限制层的上方，光纤的轴线与上限制层表面法线平行，该光纤用于接收向上的垂直衍射光。
2.根据权利要求1所述的金属键合的垂直耦合光栅耦合器，其特征在于:所述硅波导芯层的厚度不大于260nm，上下限制层的厚度不小于I μ m，金薄膜层的厚度不小于50nm。
3.根据权利要求1所述的金属键合的垂直耦合光栅耦合器，其特征在于:所述耦合光栅和反射光栅的面积之和为250-350 μ m2,稱合光栅和反射光栅光栅槽的刻蚀深度为20-260nm,稱合光栅和反射光栅光栅齿的长度相等,均为10-14 μ m。
4.根据权利要求1或3所述的金属键合的垂直耦合光栅耦合器，其中所述耦合光栅和反射光栅为亚微米量级的均匀周期光栅，耦合光栅周期数为10-40，反射光栅周期数在40以上，I禹合光栅和反射光栅的占空比均为0.5。
5.根据权利要求1所述的一种金属键合的垂直耦合光栅耦合器的制作方法，包括如下步骤: 步骤1:在硅衬底上依次制作上限制层和硅波导芯层，形成SOI片； 步骤2:清洗SOI片表面的硅波导芯层，烘干； 步骤3:将烘干的SOI片放入匀胶机中，旋涂光刻胶层，烘干； 步骤4:采用电子束曝光工艺对SOI片表面的光刻胶进行曝光，形成条形波导、锥形波导和亚微米波导的光刻胶掩膜图形； 步骤5:采用感应耦合等离子体刻蚀，形成条形波导、锥形波导和亚微米波导三者的芯层和上限制层； 步骤6:将制有条形波导、锥形波导和亚微米波导的SOI片放于匀胶机中，旋涂光刻胶； 步骤7:采用电子束曝光工艺在条形波导层表面进行曝光，形成耦合光栅和反射光栅的图形； 步骤8:曝光后的SOI片进行显影定影； 步骤9:采用感应耦合等离子体刻蚀，形成耦合光栅和反射光栅； 步骤10:清洗已形成耦合光栅和反射光栅的SOI片表面的硅波导芯层，烘干； 步骤11:将烘干的SOI片放入匀胶机中，在硅波导芯层表面旋涂DVS-BCB胶层，烘干；步骤12:将烘干的SOI片上DVS-BCB层表面蒸镀一层金薄膜作反射镜； 步骤13:将一硅载体片或玻璃载体片清洗烘干后，蒸镀一层金薄膜； 步骤14:蒸镀金薄膜后的硅载体片或玻璃载体片与蒸镀金薄膜后的SOI片进行金/金键合； 步骤15:去除SOI片的硅衬底，露出上限制层； 步骤16:在耦合光栅正上方的上限制层的上方放置一光纤，光纤的轴线与上限制层表面法线平行。
6.根据权利要求5所述的金属键合的垂直耦合光栅耦合器的制作方法，其中所述步骤3中，光刻胶在烘片机中在140-200°C下烘14-20分钟。其中所述步骤11中，DVS-BCB胶在烘片机中在250°C下烘I小时。
全文摘要
本发明涉及光子器件技术领域，具体是一种金属键合的垂直耦合光栅耦合器及其制备方法。所述光栅耦合器包括一硅片或玻璃片构成的载体片；一金属键合层兼作反射镜层；一DVS-BCB层构成的条形波导、锥形波导和亚微米波导三者的下限制层；一硅层构成的条形波导、锥形波导和亚微米波导三者的芯层；一二氧化硅埋氧化层构成的条形波导、锥形波导和亚微米波导三者的上限制层，条形波导、锥形波导和亚微米波导三者在水平方向相互衔接，在条形波导芯层表面制作有耦合光栅和反射光栅；一光纤，该光纤的一端垂直靠近SOI去除了硅衬底之后的上限制层表面。本发明可实现光纤与平面光波导之间的高效率垂直耦合。
文档编号G02B6/34GK103197386SQ20131011165
公开日2013年7月10日 申请日期2013年4月1日 优先权日2013年4月1日
发明者郭霞, 武华, 韩明夫 申请人:北京工业大学