一种集成式表面等离激元逻辑电路的制作方法

本发明涉及一种应用于光通信、全光计算、集成光路等领域的对光波信号实现全光逻辑运算的光逻辑门器件，特别是涉及一种超小型基于表面等离激元的集成式全光逻辑门器件及其逻辑运算方法。

背景技术：

传统光通信系统存在着体积庞大、结构复杂、能耗高等难题，已经难以适应飞速发展的通信需求。全光技术的发展是实现未来通信网络的重要基础，全光逻辑门是光信号处理中的基本单元，是实现光分组交换，光计算和未来高速大容量光网络的关键元器件。目前，已有多种不同方法及材料用于实现全光逻辑门。但是这些实现方式都有一定的限制，如基于光纤非线性效应的全光逻辑门(CN201510683440.6)不利于微型化，需要很大的功耗和很长的时延；而专利(CN201410312088.0)中所提到的半导体光放大器的自发辐射噪音会对结果产生很大影响，同时受到放大器中自由载流子寿命的限制，不利于高速的信号处理等。

另一方面，表面等离激元(SPP)是一种局域在金属/介质表面的电磁场表面模式，它既具光子学的速度，又具有电子学的尺度，能够在亚波长结构中对光进行约束和操控，被誉为目前最有希望的纳米集成光子器件的信息载体。最近基于表面等离子体全光逻辑门的设计也屡见报道，但还存在一些局限性，如dx.doi.org/10.1021/nl103228b(Nano Lett.2011,11,471–475)中所提的利用银纳米线表面传播的等离子体干涉逻辑门，受限于银纳米线长度和高损耗，表面等离子体的传播长度小于20um，特定的门结构要求精确的输入信号偏振角度，降低了输出信号的稳定性；基于金属槽状波导的光学逻辑门dx.doi.org/10.1021/nl303095s(Nano Lett.2012,12,5784-5790)，由于波导弧状的设计损耗很大，使得表面等离子体传播距离短，输出信号强度对比率小，同时较小的波导宽度使得空气中的尘埃和小颗粒会对波导性能产生很大影响。

技术实现要素：

为了解决所属领域现有技术的不足，本发明提出了一种表面等离激元的集成型全光逻辑门器件。

为实现本发明的目的，采用如下技术方案：该等离激元集成型全光逻辑门器件由输入模块，SPP汇聚模块和输出模块构成。其中输入模块是三输入门结构，由三组结构相同且水平等距分布的光栅构成，即输入端口A、控制端口B和输入端口C；SPP汇聚模块由非近轴条件下的波带片构成；输出模块由输出端和光探测器构成。当使用双输入端门时，控制端口B可以闲 置。

所述银板为由特殊方法制备的大面积高质量单晶银膜，需满足表面等离激元在其表面低损耗的长距离传播。在文献(DOI:10.1038/ncomms8734)和(DOI:10.1002/adma.201401474Adv.Mater.2014,26,6106–6110)中有报道和应用。

所述光栅是在高质量单晶银板上用微纳米加工方法刻蚀的呈周期分布的矩形槽:根据表面等离激元的光栅耦合机制，以入射光波长633nm为例，激发SPP波长为616.3nm。设计光栅周期为616.3nm，占空比为1：1，槽深度为100nm，光栅尺寸为10um*3.2um，三组光栅水平相距4um。此处光栅的作用是把入射光耦合成表面等离激元信号光。

所述波带片为在高质量单晶银板上用微纳米加工方法刻蚀的呈水平分布的矩形槽:根据需要，这里以表面等离激元波长616.3nm，我们设计了焦距为10um的波带片。波带片宽度为0.1um，槽深度为0.1um。波带片距光栅距离为5um。

所述光探测器为在输出端(光会聚位置)放置的功率监视器，用来监测输出光的强弱。

有益效果：

1.由于本发明的所有模块都是基于高质量单晶银设计的，所以入射光功耗低，自由传播的SPP传播损耗比热蒸镀银膜和银纳米线等常见SPP材料低、传播距离远，且具有多级级联的潜力，比如，对于633nm，测量结果表明其衰减长度可达80um以上，而如果设计工作在通信波长1.55um，衰减长度有望超过1mm。

2.本发明中的“槽”工艺采用的是电子束曝光、聚焦离子束刻蚀或半导体工艺高精度光刻等微加工方式，所以集成度很高、体积很小。

3.本发明中参与运算的载波是SPP，它是一种局域在金属/介质表面的电磁场表面模式，在金属表面的垂直方向光强呈指数衰减，因此具有亚波长限域能力，这种能力为高密度的光学芯片集成奠定了原理基础。

4.本发明实施例考察的光波长为633nm，但不局限于此波长；根据需要本发明可以覆盖包括1.55um通信波长在内的从近紫外到中红外所有波长的光。

5.本发明的光逻辑门是以相干光束作为信息载体，通过控制输入光的光强与相位实现逻辑运算，所以不同逻辑门只需一种基本结构即可实现，利于大规模重复制备，大大降低了制作工艺的成本与难度。

附图说明

下面结合附图和具体实施方式对本发明做进一步详细说明，其中

图1是本发明结构框图。

图2是本发明“与”逻辑门模拟运算结果。

图3是本发明输出端归一化强度谱，以及逻辑“1”和逻辑“0”的定义图。

图4是本发明“异或非”逻辑门模拟运算结果。

图5是本发明“异或非”逻辑门输出端归一化强度谱，以及逻辑“1”和逻辑“0”的定义图。

图1中，11为光输入端A，12为光控制端B，13为光输入端C，2为表面等离激元波带片，3为输出端D(耦合输出狭缝)。

具体实施方式

为了进一步理解本发明的技术方案，结合附图以实施例方式做具体的说明。本实施例仅作为对发明方案的进一步理解，以633nm波长的HeNe激光为例说明，而不作为权利要求的限制。

如图1所示，本发明由输入模块，光会聚模块和输出模块组成。其中输入模块由三组结构相同且呈等距水平分布的光栅(11)、(12)、(13)构成，分别为输入端口A，控制端口B和输入端口C。根据表面等离激元的光栅耦合机制，设计周期为616.3nm，占空比为1：1，槽深度为100nm，光栅尺寸为10um*3.2um，三组光栅水平相距4um。会聚模块由菲涅尔波带片(2)构成，根据实验要求，设计了焦距为10um，宽度为0.1um，槽深度为的0.1um菲涅尔波带片，波带片距光栅距离为5um。输出模块由和光探测器构成，其中所述输出端D为一个输出狭缝(3)，典型尺寸长*款*高＝100nm*200nm*100nm。所述光探测器为在输出端(光汇聚位置)放置的功率监视器。

利用时域有限差分(FDTD)方法，计算出在各输入端注入覆盖上述感兴趣光谱范围的激光光束后器件的工作状况，本实施例选用633nm波长的入射光。根据表面等离激元的光栅耦合机制，相干的、偏振方向垂直于光栅狭缝的电磁波经过显微镜物镜会聚后正入射到光栅，会在光栅激发传播表面等离激元。参与逻辑运算的所有光束，可以通过反射镜、分束镜等调节它们之间的夹角，从而聚焦在各自指定的耦合光栅上；由不同入射端激发的表面等离激元经波带片后，在焦点处会聚实现干涉；通过控制输入信号的相位差从而控制输出端的光强I, 控制输入信号相位的方法有很多，比如光学延迟线，巴比涅补偿器等。参考图2，示出了输入端口A与输入端口C的信号光在输出端的干涉情况。根据电磁波的干涉原理，两束相位相同、强度为I的载波，会在输出端(焦点处)干涉相长，输出光强为4I乘以光栅耦合输出效率，如图2a所示，图2b给出了距离输出端1m时，探测到的远场信号强度；当 两信号光相位相差π时，它们会在输出端干涉相消，输出光强为0，如图2c所示,图2d给出了距离输出端1m时，探测到的远场信号强度。注意，由于SPP经单缝前向散射特性，耦合到远场后光斑中心不在原点。可以选择光栅替代输出狭缝(3)从而进一步提高输出耦合总强度。从图中可见，当输入相位差从0变化为π时，远场信号强度对比大概20倍。将某一光强值设定为阈值，输出强度小于此阈值时为逻辑“0”，输出强度大于此阈值时为逻辑“1”。有了对输出为逻辑“0”或逻辑“1”的控制，则可以设计各种逻辑门，实现逻辑运算和更高级的计算。

本发明还提供了一种基于等离激元实现逻辑计算功能的方法，以下通过示例具体说明利用本发明上述实施例的装置及方法所实现的几个典型的逻辑功能。

实施例1

图2给出了本发明“与”逻辑门的模拟光强分布图。工作原理如下所述：两束相干光分别由输入端A和输入端C注入，经菲涅尔波带片后在输出端D会聚和做干涉运算，同时被放在此处的光功率计探测光强。由于耦合输出光栅或者狭缝的耦合系数因制作工艺有差异，对于每一个特定器件，定义归一化强度谱，当参与干涉的分量全部为同相位时，输出强度最强，定义为归一化强度1，当完全干涉相消时定义为归一化强度0.对于输入端，有光注入时定义为逻辑“1”，无光注入时定义逻辑“0”；作“与”逻辑门运算时，对于输出端，根据归一化强度谱，光功率大于0.8定义为逻辑“1”，小于0.4定义为逻辑“0”，如图3所示。两束相位相同、光强为I的信号光，会在输出端(焦点处)干涉相长，输出光强为4I，如图2a所示；当两信号光相位相差π时，它们会在输出端干涉相消，输出光强为0，如图2c所示；通过放在输出端D的光功率计记录光强。

结果显示:在输入端A和输入端C的光强为逻辑“0”时，输出端测到的光强为逻辑“0”；在输入端A的光强为逻辑“0”，输入端C的光强为逻辑“1”时，输出端测到的光强为逻辑“0”；在输入端A为逻辑“1”，输入端C的光强为逻辑“0”时，输出端测到的光强为逻辑“0”；在输入端A和输入端C的光强为逻辑“1”时，输出端测到的光强为逻辑“1”；。该结果列于表1中，反映了输入端A与输入端C之间“与”逻辑门的关系，实现“与”逻辑门功能。

实施例2

与实施例1相同的工作原理，表1给出了“或”门的光逻辑运算结果，与“与”门不同，对“或”门的阈值做了改动。作“或”逻辑门运算时，对于输出端，根据归一化强度谱，光功 率大于0.2定义为逻辑“1”，小于0.1定义为逻辑“0”，如图3所示，此阈值定义为“阈值2”。根据光逻辑运算结果与“阈值”定义，表2给出了相应的真值表，反映了输入端A与输入端C之间“或”的逻辑关系，实现了“或”逻辑门的功能。

实施例3

与实施例1相同的工作原理和采用“阈值2”定义，表1给出了“异或”光逻辑运算结果与对应的真值表。其中“-I”与“I”表示光强相同，相位相差“π”。真值表反映了输入端A与输入端C之间“异或”的逻辑关系，实现了“异或”逻辑门的功能。

实施例4

与实施例1相同的工作原理和采用“阈值2”定义，表1给出了“非”光逻辑运算结果与对应的真值表。其中“-I”与“I”表示光强相同，相位相差“π”。真值表反映了输入端A与输入端C之间“或非”的逻辑关系，实现了“非”逻辑门的功能。

表1

实施例5

图4给出了本发明“异或非”逻辑门的模拟光强分布图。做“异或非”逻辑运算时，有 三束相干光分别由输入端A、输入端C和控制端B注入。运算时控制端B的输入光起参考光的作用。相同的工作原理和采用“阈值2”定义，表2给出了“异或非”光逻辑运算结果与对应的真值表。真值表反映了输入端A与输入端C之间“异或非”的逻辑关系，实现了“异或非”逻辑门的功能。

实施例6

与实施例5相同的工作原理和采用“阈值2”定义。做“与非”逻辑运算时，有三束相干光分别由输入端A、输入端C和控制端B注入。运算时控制端B的输入光起参考光的作用。其中“-4I”表示4倍“I”的光强，与“I”相位相差“π”。表2给出了“与非”光逻辑运算结果与对应的真值表。真值表反映了输入端A与输入端C之间“与非”的逻辑关系，实现了“与非”逻辑门的功能。

实施例7

与实施例5相同的工作原理和采用“阈值2”定义。做“或非”逻辑运算时，有三束相干光分别由输入端A、输入端C和控制端B注入。运算时控制端B的输入光起参考光的作用。其中“-4I”表示4倍“I”的光强，与“I”相位相差“π”。表2给出了“或非”光逻辑运算结果与对应的真值表。真值表反映了输入端A与输入端C之间“或非”的逻辑关系，实现了“或非”逻辑门的功能。

表2

以上所述的具体实施方式，对本发明专利的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。