本发明涉及液晶显示技术领域，尤其涉及一种液晶显示面板。
背景技术
液晶显示面板的结构主要是由一薄膜晶体管阵列（thinfilmtransistorarray，tftarray）基板、一彩膜（colorfilter，cf）基板、以及配置于两基板间的液晶层（liquidcrystallayer）所构成，其工作原理是通过在两基板上施加驱动电压来控制液晶层的液晶分子的旋转，将背光模组的光线折射出来产生画面。
如图1所示，液晶显示面板10/在制程中为防静电（esd）击伤，会在显示区aa/的四周（即非显示区bb/）设计多条bm（黑色矩阵）挖槽201/，该bm挖槽201/设置于cf基板的非显示区上。
如图2所示，为了防止cf基板20/上非显示区的bm挖槽201/漏光，会在bm挖槽201/上用rb色阻墙202/进行填充（应当说明的是，rb色阻只允许同色的光通过，理论上白光经b色阻透蓝光后再经r色阻将被阻止），并在tft阵列基板30/（非显示区bb/）对应bm挖槽201/位置上做金属走线301/遮挡。但由于制程的原因，cf基板20/上的rb色阻墙202/中b色阻厚度偏薄，未能完全阻挡红光的透过，使得bm挖槽201/处仍有漏光风险，特别是位于液晶层40/和框胶50/二者间边缘区域上的rb色阻墙202/，将会出现边缘红线（如图2中箭头a/所示），使得液晶显示面板良率下降；其中，tft阵列基板30/上还设有的gnd接地线302/，用于防静电。
如图3所示，以ltps（低温多晶硅，lowtemperaturepoly-silicon）技术结构的tft阵列基板与cf基板形成的液晶显示面板为例进行说明。该液晶显示面板划分有显示区aa/和非显示区bb/，包括cf基板20/、tft基板30/以及均位于tft基板30/和cf基板20/之间的液晶层40/及框胶50/；其中，液晶层40/不仅位于显示区aa/中，还位于非显示区bb/的部分区域中；框胶50/只位于非显示区bb/中。
其中，cf基板20/上的显示区包括依序设置的黑色矩阵210/、rgb色阻层220/、保护层及像素电极等；该cf基板20/上的非显示区包括设置于黑色矩阵210/上的bm挖槽201/，且该bm挖槽201/上均对应设有rb色阻墙202/；
tft基板30/上的显示区包括依序设置的衬底基板310/、遮光层311/、缓冲层312/、多晶硅层313/、栅绝缘层314/、栅极315/、间绝缘层316/、源极317/、漏极318/、平坦层319/、公共电极320/、钝化层321/和像素电极322/；该tft基板30/上的非显示区包括第一金属走线301/、gnd接地线302/和第二金属走线303/；其中，第一金属走线301/用以连接驱动ic接收驱动信号，设置于间绝缘层316/上并与源极317/及漏极318/位于同一层上，且该第一金属走线301/中至少有两个与cf基板20/上位于液晶层40/和框胶50/二者间边缘区域上的bm挖槽201/对应设置，用以遮挡光线；gnd接地线302/用以连接地线来防止静电产生，第二金属走线303/用以连接驱动ic接收驱动信号，且二者均设置于栅绝缘层314/上并与栅极315/位于同一层上。
随着窄边框的流行，液晶显示面板边界越来越小。受限于液晶显示面板边界宽度，使得tft基板上的金属走线的宽度也只能设计得很窄，再加上液晶层中液晶对组精度的偏移，使得tft基板上的金属走线有不能完全遮挡漏光的风险，所以液晶显示面板会有几率出现边缘红线，良率下降等风险。
技术实现要素：
本发明实施例所要解决的技术问题在于，提供一种液晶显示面板，通过在阵列基板的非显示区中增加遮挡板于遮挡彩膜基板bm挖槽漏光的金属走线下方，用以消除该bm挖槽出现的边缘红线现象，提升产品良率。
为了解决上述技术问题，本发明实施例提供了一种液晶显示面板，包括阵列基板、彩膜基板、液晶层以及框胶；其中，
所述阵列基板与所述彩膜基板组装后，所述阵列基板上形成的显示区与所述彩膜基板的显示区相对应，所述阵列基板上形成的非显示区与所述彩膜基板的非显示区相对应，且所述液晶层位于所述阵列基板与所述彩膜基板之间并填充于所述框胶围成的封闭区域内；其中，
所述阵列基板的非显示区上形成有至少两个第一金属走线，用以与所述彩膜基板的非显示区上靠近所述液晶层一侧设置的bm挖槽相对应并遮挡漏光；
其中，所述阵列基板还包括：遮光板；
所述遮光板设置于所述阵列基板的非显示区中，并位于用以遮挡所述彩膜基板的非显示区上靠近所述液晶层一侧设置的bm挖槽漏光的两个第一金属走线的下方，且所述遮光板的长度大于或等于其上方对应的两个第一金属走线之间的间距，用以消除其上方两个第一金属走线所对应彩膜基板上的bm挖槽出现的边缘红线现象。
其中，所述阵列基板还包括：用于防静电的gnd接地线，且所述gnd接地线设置于所述阵列基板的非显示区中。
其中，所述阵列基板还包括：第三金属走线；所述第三金属走线设置于所述阵列基板的非显示区中，并位于所述gnd接地线的下方，且所述第三金属走线与所述gnd接地线相连。
其中，所述第三金属走线与所述遮光板位于所述阵列基板的同一层上。
其中，所述阵列基板还包括：第二金属走线；所述第二金属走线有多个，并与所述gnd接地线位于所述阵列基板的同一层上。
其中，所述第三金属走线与所述遮光板采用的材质为mo、cr、ti、ni、mo-ti之中任一种金属。
其中，所述阵列基板还包括：
衬底基板；
设置于所述衬底基板上并位于所述阵列基板的显示区中的遮光层，且所述遮光层与所述第三金属走线及所述遮光板均位于同一层上；
覆盖于所述衬底基板及所述第二遮光层上的缓冲层；
设置于所述缓冲层上并位于所述阵列基板的显示区中的多晶硅层，所述多晶硅层包括位于两端的源极掺杂区、漏极掺杂区以及中间的沟道区；
覆盖于所述缓冲层及所述多晶硅层上的栅绝缘层；其中，所述栅绝缘层上开设有位于所述阵列基板的非显示区中的第一过孔；所述第一过孔还贯穿所述缓冲层并与所述第三金属走线连接，使得所述gnd接地线通过所述第一过孔与所述第三金属走线连接；
设置于所述栅绝缘层上并位于所述阵列基板的显示区中的栅极；其中，所述栅极与所述第二金属走线及所述gnd接地线位于同一层上；
覆盖于所述栅绝缘层及所述栅极上的间绝缘层，且所述间绝缘层上开设有第二过孔和第三过孔；其中，所述第二过孔还贯穿所述栅绝缘层并与所述多晶硅层的源极掺杂区连接；所述第三过孔还贯穿所述栅绝缘层并与所述多晶硅层的漏极掺杂区连接；
设置于所述间绝缘层上并位于所述阵列基板的显示区中的源极和漏极；其中，所述源极通过所述第二过孔与所述多晶硅层的源极掺杂区连接；所述漏极通过所述第三过孔与所述多晶硅层的漏极掺杂区连接；所述源极（和所述漏极与所述第一金属走线位于同一层上；
覆盖于所述源极和所述漏极上的平坦层；
设置于所述平坦层上并位于所述阵列基板的显示区中的公共电极；
覆盖于所述平坦层及所述公共电极上的钝化层，所述钝化层上开设有第四过孔；其中，所述第四过孔还贯穿所述平坦层与所述源极或所述漏极连接；
设置于所述钝化层上并通过所述第四过孔与所述源极或所述漏极连接的像素电极。
其中，所述阵列基板还包括：
衬底基板；
设置于所述衬底基板上并位于所述阵列基板的显示区中的底部栅极，且所述底部栅极与所述第三金属走线及所述遮光板均位于同一层上；
覆盖于所述衬底基板及所述底部栅极上的缓冲层；
设置于所述缓冲层上并位于所述阵列基板的显示区中的有源层；
覆盖于所述缓冲层及所述有源层上的栅绝缘层；其中，所述栅绝缘层上开设有位于所述阵列基板的非显示区中的第五过孔；所述第五过孔还贯穿所述缓冲层并与所述第三金属走线连接，使得所述gnd接地线通过所述第五过孔与所述第三金属走线连接；
设置于所述栅绝缘层上并位于所述阵列基板的显示区中的顶部栅极；其中，所述顶部栅极与所述第二金属走线及所述gnd接地线位于同一层上；
覆盖于所述栅绝缘层及所述顶部栅极上的中间电介质层；其中，所述中间电介质层上开设有第六过孔和第七过孔；其中，所述第六过孔还贯穿所述栅绝缘层并与所述有源层连接；所述第七过孔还贯穿所述栅绝缘层并与所述有源层连接；
设置于所述中间电介质层上并位于所述阵列基板的显示区中的源极和漏极；其中，所述源极通过所述第六过孔与所述有源层连接；所述漏极通过所述第七过孔与所述有源层连接；所述源极和所述漏极与所述第一金属走线位于同一层上；
覆盖于所述源极和所述漏极上的平坦层；
设置于所述平坦层上并位于所述阵列基板的显示区中的公共电极；
覆盖于所述平坦层及所述公共电极上的钝化层，所述钝化层上开设有第八过孔；其中，所述第八过孔还贯穿所述平坦层与所述源极或所述漏极连接；
设置于所述钝化层上并通过所述第八过孔与所述源极或所述漏极连接的像素电极。
其中，所述阵列基板还包括：
衬底基板；
设置于所述衬底基板上并位于所述阵列基板的显示区中的遮挡层，且所述遮挡层与所述第三金属走线及所述遮光板均位于同一层上；
覆盖于所述衬底基板及所述遮挡层上的缓冲层；
设置于所述缓冲层上并位于所述阵列基板的显示区中的有源层；
覆盖于所述缓冲层及所述有源层上的栅绝缘层；其中，所述栅绝缘层上开设有位于所述阵列基板的非显示区中的第九过孔；所述第九过孔还贯穿所述缓冲层并与所述第三金属走线连接，使得所述gnd接地线通过所述第九过孔与所述第三金属走线连接；
设置于所述栅绝缘层上并位于所述阵列基板的显示区中的栅极；其中，所述栅极与所述第二金属走线及所述gnd接地线位于同一层上；
覆盖于所述栅绝缘层及所述栅极上的中间电介质层；其中，所述中间电介质层上开设有第十过孔和第十一过孔；其中，所述第十过孔还贯穿所述栅绝缘层并与所述有源层连接；所述第十一过孔还贯穿所述栅绝缘层并与所述有源层连接；
设置于所述中间电介质层上并位于所述阵列基板的显示区中的源极和漏极；其中，所述源极通过所述第十过孔与所述有源层连接；所述漏极通过所述第十一过孔与所述有源层连接；所述源极和所述漏极与所述第一金属走线位于同一层上；
覆盖于所述源极和所述漏极上的平坦层；
设置于所述平坦层上并位于所述阵列基板的显示区中的公共电极；
覆盖于所述平坦层及所述公共电极上的钝化层，所述钝化层上开设有第十二过孔；其中，所述第十二过孔还贯穿所述平坦层与所述源极或所述漏极连接；
设置于所述钝化层上并通过所述第十二过孔与所述源极或所述漏极连接的像素电极。
其中，所述阵列基板还包括：
衬底基板；
设置于所述衬底基板上并位于所述阵列基板的显示区中的栅极，且所述栅极与所述第三金属走线及所述遮光板均位于同一层上；
覆盖于所述衬底基板及所述栅极上的缓冲层；
设置于所述缓冲层上并位于所述阵列基板的显示区中的有源层；
覆盖于所述缓冲层及所述有源层上的第一中间电介质层；其中，所述第一中间电介质层上开设有位于所述阵列基板的非显示区中的第十三过孔，且其上还设有所述第二金属走线及所述gnd接地线；所述第十三过孔还贯穿所述缓冲层并与所述第三金属走线连接，使得所述gnd接地线通过所述第九过孔与所述第三金属走线连接；
覆盖于所述第一中间电介质层上的第二中间电介质层；其中，所述第二中间电介质层上开设有第十四过孔和第十五过孔；其中，所述第十四过孔还贯穿所述第一中间电介质层并与所述有源层连接；所述第十五过孔还贯穿所述第一中间电介质层并与所述有源层连接；
设置于所述第二中间电介质层上并位于所述阵列基板的显示区中的源极和漏极；其中，所述源极通过所述第十四过孔与所述有源层连接；所述漏极通过所述第十五过孔与所述有源层连接；所述源极和所述漏极与所述第一金属走线位于同一层上；
覆盖于所述源极和所述漏极上的平坦层；
设置于所述平坦层上并位于所述阵列基板的显示区中的公共电极；
覆盖于所述平坦层及所述公共电极上的钝化层，所述钝化层上开设有第十六过孔；其中，所述第十六过孔还贯穿所述平坦层与所述源极或所述漏极连接；
设置于所述钝化层上并通过所述第十六过孔与所述源极或所述漏极连接的像素电极。
实施本发明实施例，具有如下有益效果：
本发明通过在阵列基板的非显示区中增加第一遮挡板位于遮挡彩膜基板bm挖槽漏光的金属走线下方，用以消除该bm挖槽出现的边缘红线现象，从而提升了产品良率；
本发明还通过在阵列基板的非显示区中增加与gnd接地线相连的第三金属走线，形成双层接地走线，增强了产品抗esd能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，根据这些附图获得其他的附图仍属于本发明的范畴。
图1为现有技术中液晶显示面板的俯视剖切简略图；
图2为现有技术中液晶显示面板的正视剖面图；
图3为图2中以低温多晶硅ltps技术结构的阵列基板形成的液晶显示面板的正视剖面图；
图4为本发明实施例一中提供的一种液晶显示面板的正视剖面图；
图5为图4中以低温多晶硅ltps技术结构的阵列基板形成的一种液晶显示面板的正视剖面图；
图6为图4中以一非晶硅a-si技术结构的阵列基板形成的液晶显示面板的正视剖面图；
图7为图4中以另一非晶硅a-si技术结构的阵列基板形成的液晶显示面板的正视剖面图；
图8为图4中以又一非晶硅a-si技术结构的阵列基板形成的液晶显示面板的正视剖面图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
如图4所示，为本发明实施例一中，提供的一种液晶显示面板，包括阵列基板30、彩膜基板20、液晶层40以及框胶50；其中，
阵列基板30与彩膜基板20组装后，阵列基板30上形成的显示区aa与彩膜基板20的显示区相对应，阵列基板30上形成的非显示区bb与彩膜基板20的非显示区相对应，且液晶层40位于阵列基板30与彩膜基板20之间并填充于框胶50围成的封闭区域内；其中，
阵列基板30的非显示区bb上形成有至少两个第一金属走线301，用以与彩膜基板20的非显示区上靠近液晶层50一侧设置的bm挖槽201相对应并遮挡漏光；应当说明的是，彩膜基板20的非显示区上靠近液晶层50一侧设置的bm挖槽201上设有rg色阻墙202，且其应位于液晶层40和框胶50之间的边缘区域上，这样使得第一金属走线301能遮挡从液晶层40和框胶50之间边缘区域穿透的光线而避免bm挖槽201出现漏光；
其中，该阵列基板30还包括：遮光板304；
遮光板304设置于阵列基板30的非显示区bb中，并位于用以遮挡彩膜基板20的非显示区上靠近液晶层40一侧设置的bm挖槽201漏光的两个第一金属走线301的下方，且该遮光板304的长度大于或等于其上方对应的两个第一金属走线301之间的间距，用以消除其上方两个第一金属走线301所对应彩膜基板20上的bm挖槽201出现的边缘红线现象；其中，遮光板304采用的材质为mo、cr、ti、ni、mo-ti之中任一种金属。
在本发明实施例一中，该阵列基板30还包括：用于防静电的gnd接地线302，且gnd接地线302设置于阵列基板30的非显示区bb中，这样可以增强产品抗esd能力。
在本发明实施例一中，该阵列基板30还包括：第三金属走线305；第三金属走线305设置于阵列基板30的非显示区bb中，并位于gnd接地线302的下方，且第三金属走线305与gnd接地线303相连来形成双层接地走线，从而能够进一步增强产品抗esd能力；其中，第三金属走线305采用的材质为mo、cr、ti、ni、mo-ti之中任一种金属。
在本发明实施例一中，为了制程的需要，将第三金属走线305与遮光板304设置于阵列基板30的同一层上。
在本发明实施例一中，为了制程以及驱动ic连接的需要，该阵列基板30还包括：多个第二金属走线303；多个第二金属走线303与gnd接地线302位于阵列基板30的同一层上。
在本发明实施例一中，鉴于阵列基板30可以采用不同的技术制备成不同技术结构的阵列基板，包括非晶硅a-si技术结构的阵列基板和低温多晶硅ltps技术结构的阵列基板，因此可以制备得到不同的液晶显示面板。
如图5至图8所示，分别以a-si技术结构的阵列基板和低温多晶硅ltps技术结构的阵列基板为例进行说明；其中，彩膜基板20的黑色矩阵定位为210，rgb色阻层定义为220。
（1）如图5所示，以低温多晶硅ltps技术结构的阵列基板为例。该阵列基板30为低温多晶硅ltps顶栅结构的tft阵列基板，具体包括：
衬底基板310；
设置于衬底基板310上并位于阵列基板30的显示区aa中的遮光层311，且遮光层311与第三金属走线305及遮光板304均位于同一层上；即第三金属走线305及遮光板304设置于衬底基板310上并位于阵列基板30的非显示区bb中；
覆盖于衬底基板310及第二遮光层311上的缓冲层312；
设置于缓冲层312上并位于阵列基板30的显示区aa中的多晶硅层313，多晶硅层313包括位于两端的源极掺杂区3131、漏极掺杂区3133以及中间的沟道区3132；
覆盖于缓冲层312及多晶硅层313上的栅绝缘层314；其中，栅绝缘层314上开设有位于阵列基板30的非显示区bb中的第一过孔3141；第一过孔3141还贯穿缓冲层312并与第三金属走线305连接，使得gnd接地线302通过第一过孔3141与第三金属走线305连接；
设置于栅绝缘层314上并位于阵列基板30的显示区aa中的栅极315；其中，栅极315与第二金属走线303及gnd接地线302位于同一层上；即第二金属走线303及gnd接地线302设置于栅绝缘层314上并位于阵列基板30的非显示区bb中；
覆盖于栅绝缘层314及栅极315上的间绝缘层316，且间绝缘层316上开设有第二过孔3161和第三过孔3162；其中，第二过孔3161还贯穿栅绝缘层314并与多晶硅层313的源极掺杂区3131连接；第三过孔3162还贯穿栅绝缘层314并与多晶硅层313的漏极掺杂区3133连接；
设置于间绝缘层316上并位于阵列基板30的显示区aa中的源极317和漏极318；其中，源极317通过第二过孔3161与多晶硅层313的源极掺杂区3131连接；漏极318通过第三过孔3162与多晶硅层313的漏极掺杂区3133连接；源极317和漏极318与第一金属走线301位于同一层上；即第一金属走线301设置于间绝缘层316上并位于阵列基板30的非显示区bb中；
覆盖于源极317和漏极318上的平坦层319；
设置于平坦层319上并位于阵列基板30的显示区aa中的公共电极320；
覆盖于平坦层319及公共电极320上的钝化层321，钝化层321上开设有第四过孔3211；其中，第四过孔3211还贯穿平坦层319与源极317或漏极318连接；
设置于钝化层321上并通过第四过孔3211与源极317或漏极318连接的像素电极322。
应当说明的是，处于同一层上的遮光层311、第三金属走线305及遮光板304均采用相同的金属材质，并由同一制程工艺制备而得；处于同一层上的栅极315、第二金属走线303及gnd接地线302均采用相同的金属材质，并由同一制程工艺制备而得；处于同一层上的源极317、漏极318及第一金属走线301均采用相同的金属材质，并由同一制程工艺制备而得。
可以理解的是，衬底基板310、缓冲层312、栅绝缘层314、间绝缘层316、平坦层319及钝化层321同时位于阵列基板30的显示区aa和非显示区bb中。
（2）以非晶硅a-si技术结构的阵列基板为例，根据结构具体划分为双栅结构、顶栅结构和底栅结构。
（i）如图6所示，当该阵列基板30为非晶硅a-si双栅结构的tft阵列基板时，该阵列基板30具体包括：
衬底基板410；
设置于衬底基板410上并位于阵列基板30的显示区aa中的底部栅极411，且底部栅极411与第三金属走线305及遮光板304均位于同一层上；即第三金属走线305及遮光板304设置于衬底基板410上并位于阵列基板30的非显示区bb中；
覆盖于衬底基板410及底部栅极411上的缓冲层412；
设置于缓冲层412上并位于阵列基板30的显示区aa中的有源层413；
覆盖于缓冲层412及有源层413上的栅绝缘层414；其中，栅绝缘层414上开设有位于阵列基板30的非显示区bb中的第五过孔4141；第五过孔4141还贯穿缓冲层412并与第三金属走线305连接，使得gnd接地线302通过第五过孔4141与第三金属走线305连接；
设置于栅绝缘层414上并位于阵列基板30的显示区aa中的顶部栅极415；其中，顶部栅极415与第二金属走线303及gnd接地线302位于同一层上；即第二金属走线303及gnd接地线302设置于栅绝缘层414上并位于阵列基板30的非显示区bb中；
覆盖于栅绝缘层414及顶部栅极415上的中间电介质层416；其中，中间电介质层416上开设有第六过孔4161和第七过孔4162；其中，第六过孔4161还贯穿栅绝缘层414并与有源层413连接；第七过孔4162还贯穿栅绝缘层314并与有源层413连接；
设置于中间电介质层416上并位于阵列基板30的显示区aa中的源极417和漏极418；其中，源极417通过第六过孔4161与有源层413连接；漏极418通过第七过孔4162与有源层413连接；源极417和漏极418与第一金属走线301位于同一层上；即第一金属走线301设置于中间电介质层416上并位于阵列基板30的非显示区bb中；
覆盖于源极417和漏极418上的平坦层419；
设置于平坦层419上并位于阵列基板30的显示区aa中的公共电极420；
覆盖于平坦层419及公共电极420上的钝化层421，钝化层421上开设有第八过孔4211；其中，第八过孔4211还贯穿平坦层419与源极417或漏极418连接；
设置于钝化层421上并通过第八过孔4211与源极417或漏极418连接的像素电极422。
应当说明的是，处于同一层上的底部栅极411、第三金属走线305及遮光板304均采用相同的金属材质，并由同一制程工艺制备而得；处于同一层上的顶部栅极415、第二金属走线303及gnd接地线302均采用相同的金属材质，并由同一制程工艺制备而得；处于同一层上的源极417、漏极418及第一金属走线301均采用相同的金属材质，并由同一制程工艺制备而得。
可以理解的是，衬底基板410、缓冲层412、栅绝缘层414、中间电介质层416、平坦层419及钝化层421同时位于阵列基板30的显示区aa和非显示区bb中。
（ii）如图7所示，当该阵列基板30为非晶硅a-si顶栅结构的tft阵列基板时，该阵列基板30具体包括：
衬底基板510；
设置于衬底基板510上并位于阵列基板30的显示区aa中的遮挡层511，且遮挡层511与第三金属走线305及遮光板304均位于同一层上；即第三金属走线305及遮光板304设置于衬底基板510上并位于阵列基板30的非显示区bb中；
覆盖于衬底基板510及遮挡层511上的缓冲层512；
设置于缓冲层512上并位于阵列基板30的显示区aa中的有源层513；
覆盖于缓冲层512及有源层513上的栅绝缘层514；其中，栅绝缘层514上开设有位于阵列基板30的非显示区bb中的第九过孔5141；第九过孔5141还贯穿缓冲层512并与第三金属走线305连接，使得gnd接地线302通过第九过孔5141与第三金属走线305连接；
设置于栅绝缘层514上并位于阵列基板30的显示区aa中的栅极515；其中，栅极515与第二金属走线303及gnd接地线302位于同一层上；即第二金属走线303及gnd接地线302设置于栅绝缘层514上并位于阵列基板30的非显示区bb中；
覆盖于栅绝缘层514及栅极515上的中间电介质层516；其中，中间电介质层516上开设有第十过孔5161和第十一过孔5162；其中，第十过孔5161还贯穿栅绝缘层514并与有源层513连接；第十一过孔5162还贯穿栅绝缘层514并与有源层513连接；
设置于中间电介质层516上并位于阵列基板30的显示区aa中的源极517和漏极518；其中，源极517通过第十过孔5161与有源层513连接；漏极518通过第十一过孔5162与有源层513连接；源极517和漏极518与第一金属走线301位于同一层上；即第一金属走线301设置于中间电介质层516上并位于阵列基板30的非显示区bb中；
覆盖于源极517和漏极518上的平坦层519；
设置于平坦层519上并位于阵列基板30的显示区aa中的公共电极520；
覆盖于平坦层519及公共电极520上的钝化层521，钝化层521上开设有第十二过孔5211；其中，第十二过孔5211还贯穿平坦层519与源极517或漏极518连接；
设置于钝化层521上并通过第十二过孔5211与源极517或漏极518连接的像素电极522。
应当说明的是，处于同一层上的遮挡层511、第三金属走线305及遮光板304均采用相同的金属材质，并由同一制程工艺制备而得；处于同一层上的栅极515、第二金属走线303及gnd接地线302均采用相同的金属材质，并由同一制程工艺制备而得；处于同一层上的源极517、漏极518及第一金属走线301均采用相同的金属材质，并由同一制程工艺制备而得。
可以理解的是，衬底基板510、缓冲层512、栅绝缘层514、中间电介质层516、平坦层519及钝化层521同时位于阵列基板30的显示区aa和非显示区bb中。
（iii）如图8所示，当该阵列基板30为非晶硅a-si底栅结构的tft阵列基板时，该阵列基板30具体包括：
衬底基板610；
设置于衬底基板610上并位于阵列基板30的显示区aa中的栅极611，且栅极611与第三金属走线305及遮光板304均位于同一层上；即第三金属走线305及遮光板304设置于衬底基板610上并位于阵列基板30的非显示区bb中；
覆盖于衬底基板610及栅极611上的缓冲层612；
设置于缓冲层612上并位于阵列基板30的显示区aa中的有源层613；
覆盖于缓冲层612及有源层613上的第一中间电介质层614；其中，第一中间电介质层614上开设有位于阵列基板30的非显示区bb中的第十三过孔6141，且其上还设有第二金属走线303及gnd接地线302；第十三过孔6141还贯穿缓冲层612并与第三金属走线305连接，使得gnd接地线302通过第九过孔5141与第三金属走线305连接；
覆盖于第一中间电介质层514上的第二中间电介质层616；其中，第二中间电介质层616上开设有第十四过孔6161和第十五过孔6162；其中，第十四过孔6161还贯穿第一中间电介质层614并与有源层613连接；第十五过孔6162还贯穿第一中间电介质层614并与有源层613连接；应当说明的是，第二中间电介质层616还覆盖于第二金属走线303及gnd接地线302上；
设置于第二中间电介质层616上并位于阵列基板30的显示区aa中的源极617和漏极618；其中，源极617通过第十四过孔6161与有源层613连接；漏极618通过第十五过孔6162与有源层613连接；源极617和漏极618与第一金属走线301位于同一层上；即第一金属走线301设置于第二中间电介质层616上并位于阵列基板30的非显示区bb中；
覆盖于源极617和漏极618上的平坦层619；
设置于平坦层619上并位于阵列基板30的显示区aa中的公共电极620；
覆盖于平坦层619及公共电极620上的钝化层621，钝化层621上开设有第十六过孔6211；其中，第十六过孔6211还贯穿平坦层619与源极617或漏极618连接；
设置于钝化层621上并通过第十六过孔6211与源极617或漏极618连接的像素电极622。
应当说明的是，处于同一层上的栅极611、第三金属走线305及遮光板304均采用相同的金属材质，并由同一制程工艺制备而得；处于同一层上的第二金属走线303及gnd接地线302均采用相同的金属材质，并由同一制程工艺制备而得；处于同一层上的源极617、漏极618及第一金属走线301均采用相同的金属材质，并由同一制程工艺制备而得。
可以理解的是，衬底基板610、缓冲层612、第一中间电介质层614、第二中间电介质层616、平坦层619及钝化层621同时位于阵列基板30的显示区aa和非显示区bb中。
实施本发明实施例，具有如下有益效果：
本发明通过在阵列基板的非显示区中增加第一遮挡板位于遮挡彩膜基板bm挖槽漏光的金属走线下方，用以消除该bm挖槽出现的边缘红线现象，从而提升了产品良率；
本发明还通过在阵列基板的非显示区中增加与gnd接地线相连的第三金属走线，形成双层接地走线，增强了产品抗esd能力。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。