显示面板电路结构的制作方法

本发明涉及显示技术领域，尤其涉及一种显示面板电路结构。

背景技术：

随着显示技术的发展，液晶显示器(liquidcrystaldisplay，lcd)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。

现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlightmodule)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。

通常液晶显示面板由彩膜基板(cf，colorfilter)、薄膜晶体管基板(tft，thinfilmtransistor)、夹于彩膜基板与薄膜晶体管基板之间的液晶(lc，liquidcrystal)及密封胶框(sealant)组成，其成型工艺一般包括：前段阵列(array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(cell)制程(tft基板与cf基板贴合)及后段模组组装制程(驱动ic与印刷电路板压合)。其中，前段array制程主要是形成tft基板，以便于控制液晶分子的运动；中段cell制程主要是在tft基板与cf基板之间添加液晶；后段模组组装制程主要是驱动ic压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。

如图1所示，现有的液晶显示面板包括依次排列的显示区1’、输出邦定(icoutputpin)区2’、测试控制(testcricuit)区3’及输出邦定(icinputpin)区4’，其中输出邦定(icoutputpin)区2’的结构如图2所示，包括平行间隔排列的多个第一邦定焊盘30’、位于各个第一邦定焊盘30’之间的多条第一连接线31’、分别位于所述第一连接线31’和显示区1’之间的多个第二邦定焊盘40’、分别位于所述多个第一邦定焊盘30’与显示区1’之间的第二连接线32’、分别位于所述多个第二邦定焊盘40’和显示区1’之间的第三连接线33’以及分别位于所述多个第一邦定焊盘30’与测试控制区3’之间的第四连接线34’；如图3所示，所述第一邦定焊盘30’和第二邦定焊盘40’均包括：底焊盘301’、位于所述底焊盘301’上方并与所述底焊盘301’电性连接的中焊盘302’以及位于所述中焊盘302’上方并与中焊盘302’电性连接的顶焊盘303’，所述底焊盘301’、第二连接线32’及第三连接线33’均位于第一金属层，所述中焊盘302’、第一连接线31’及第四连接线34’位于第二金属层，所述顶焊盘303’位于透明导电层，所述第一金属层与第二金属层之间具有层间绝缘层94’，所述第二金属层与透明导电层之间具有钝化层95’；所述第一邦定焊盘30’的底焊盘301’通过第二连接线32’与显示区1’电性连接，所述第一邦定焊盘30’的中焊盘302’通过第四连接线34’与测试控制区3’电性连接，所述第二邦定焊盘40’的底焊盘301’通过第三连接线33’与显示区1’电性连接，所述第二邦定焊盘40’的中焊盘302’通过第一连接线31’与测试控制区3’电性连接。

其中，所述第一邦定焊盘30’和第二邦定焊盘40’均用于邦定(bonding)驱动芯片，然而如图4所示，由于第一邦定焊盘30’与第一连接线31’之间的间距很小，而第一连接线31’上方仅覆盖一层钝化层95’，在邦定时，由于连接线制程工艺不佳、钝化层覆盖不佳及邦定工艺精度不良等原因，容易出现钝化层95’被破裂，导致驱动芯片将第一邦定焊盘30’与第一连接线31’连接到一起，进而造成向显示区输入的驱动信号异常，引起显示不良

技术实现要素：

本发明的目的在于提供一种显示面板电路结构，能够避免在芯片压合时出现邦定引脚之间的连接线与邦定引脚短路的问题，提升制程良率，保证产品质量。

为实现上述目的，本发明提供了一种显示面板电路结构，包括显示区及位于所述显示区的一侧的输出邦定区；

所述输出邦定区包括：平行间隔排列的多个第一邦定焊盘以及位于各个第一邦定焊盘之间的多条第一连接线；

每一个第一邦定焊盘均包括：第一底焊盘、位于所述第一底焊盘上方并与所述第一底焊盘电性连接的第一中焊盘以及位于所述第一中焊盘上方并与第一中焊盘电性连接的第一顶焊盘；

所述第一底焊盘与所述第一连接线均位于第一金属层，所述第一中焊盘位于第二金属层、所述第一顶焊盘位于所述透明导电层，所述第一金属层第二金属层及透明导电层依次层叠设置，且所述第一金属层与第二金属层之间设有层间绝缘层，所述第二金属层与所述透明导电层之间设有钝化层。

所述显示面板电路结构还包括分别位于所述多个第一邦定引脚与显示区之间的多条第二连接线，所述第二连接线位于第一金属层；

每一条第二连接线一端均电性连接其对应的第一邦定引脚的第一导电部，另一端均电性连接显示区。

所述显示面板电路结构还包括：分别位于所述多条第一连接线与所述显示区之间的多个第二邦定焊盘、分别位于所述多条第一连接线和多个第二邦定焊盘之间的多条第三连接线以及分别位于所述多个第二邦定焊盘与所述显示区之间的多条第四连接线；

每一个第二邦定焊盘均包括第二底焊盘、位于所述第二底焊盘上方并与所述第二底焊盘电性连接的第二中焊盘以及位于所述第二中焊盘上方并与第二中焊盘电性连接的第二顶焊盘；

所述第二底焊盘和第四连接线位于第一金属层，所述第二中焊盘和第三连接线位于第二金属层，所述第二顶焊盘位于透明导电层；

每一条第三连接线的一端均电性连接其对应的第一连接线，另一端均电性连接其对应的第二邦定焊盘的第二中焊盘，每一条第四连接线的一端均电性连接其对应的第二邦定焊盘的第二底焊盘，另一端电性连接显示区。

所述显示面板电路结构还包括位于所述输出邦定区远离所述显示区的一侧的测试控制区、分别位于所述多个第一邦定焊盘与所述测试控制区之间的第五连接线以及分别位于所述多条第一连接线与所述测试控制区之间的第六连接线；

所述第五连接线和第六连接线均位于第二金属层；

每一条第五连接线的一端均与其对应的第一邦定焊盘的第一中焊盘电性连接，另一端电性连接测试控制区；

每一条第六连接线的一端均与其对应的第一连接线电性连接，另一端电性连接测试控制区。

所述测试控制区包括多个第一薄膜晶体管、多个第二薄膜晶体管、多条第七连接线、多条第八连接线及信号输入部；

每一个第一薄膜晶体管的栅极均与所述信号输入部电性连接，源极对应电性连接一条第五连接线的另一端，漏极对应电性连接一条第七连接线的一端；

每一个第二薄膜晶体管的栅极均对应与一个第二薄膜晶体管的栅极电性连接，源极对应电性连接一条第六连接线的另一端，漏极对应电性连接一条第八连接线的一端；

每一条第七连接线的另一端和每一条第八连接线的另一端均电性连接所述信号输入部；

所述第一薄膜晶体管的栅极、第二薄膜晶体管的栅极、第七连接线及第八连接线均位于第一金属层，所述第一薄膜晶体管的源极和漏极、第二薄膜晶体管的源极和漏极及信号输入部均位于第二金属层。

所述信号输入部包括平行间隔排列的第一数据信号线、第二数据信号线及第三数据信号线和控制信号线；

每一个第一薄膜晶体管的栅极均与所述控制信号线电性连接，每一条第七连接线的另一端和每一条第八连接线的另一端均与一条数据信号线电性连接且相邻的第七连接线和第八连接线电性连接的数据信号线不同。

所述第一底焊盘和第一中焊盘之间通过贯穿层间绝缘层的第一过孔电性连接，所述第一中焊盘和第一顶焊盘之间通过贯穿钝化层的第二过孔电性连接。

所述第二底焊盘和第二中焊盘之间通过贯穿层间绝缘层的第三过孔电性连接，所述第二中焊盘和第二顶焊盘之间通过贯穿钝化层的第三过孔电性连接，所述第三连接线和第一连接线之间通过贯穿层间绝缘层的第五过孔电性连接。

每一个第一薄膜晶体管的栅极均通过贯穿所述层间绝缘层的第六过孔与信号输入部电性连接，每一个第一薄膜晶体管的漏极均通过贯穿所述层间绝缘层的第七过孔与所述第七连接线电性连接，每一条第七连接线均通过贯穿所述层间绝缘层的第八过孔与信号输入部电性连接，每一个第二薄膜晶体管的漏极均通过贯穿所述层间绝缘层的第九过孔与所述第八连接线电性连接，每一条第八连接线均通过贯穿所述层间绝缘层的第十过孔与信号输入部电性连接，每一条第六连接线均通过贯穿所述层间绝缘层的第十一过孔与其对应的第一连接线电性连接。

位于所述测试控制区远离所述输出邦定区的一侧的输入邦定区，所述输入邦定区内设有多个间隔排列的输入邦定焊盘。

本发明的有益效果：本发明提供一种显示面板电路结构，包括显示区及位于所述显示区的一侧的输出邦定区；所述输出邦定区包括：平行间隔排列的多个第一邦定焊盘以及位于各个第一邦定焊盘之间的多条第一连接线；每一个第一邦定焊盘均包括：第一底焊盘、位于所述第一底焊盘上方并与所述第一底焊盘电性连接的第一中焊盘以及位于所述第一中焊盘上方并与第一中焊盘电性连接的第一顶焊盘；所述第一底焊盘与所述第一连接线均位于第一金属层，所述第一中焊盘位于第二金属层、所述第一顶焊盘位于所述透明导电层，所述第一金属层第二金属层及透明导电层依次层叠设置，且所述第一金属层与第二金属层之间设有层间绝缘层，所述第二金属层与所述透明导电层之间设有钝化层，通过将所述第一连接线设置于第一金属层，能够避免在芯片压合时出现第一邦定引脚之间的第一连接线与第一邦定引脚短路的问题，提升制程良率，保证产品质量。

附图说明

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图中，

图1为现有的液晶显示面板的结构图；

图2为现有的液晶显示面板中输入邦定区的结构图；

图3为图2中a’-a’处的剖面图；

图4为图2中b’-b’处的剖面图；

图5为本发明的显示面板电路结构的俯视图；

图6为图5中a-a处的剖面图；

图7为图5中b-b处的剖面图；

图8为图5中d-d处的剖面图；

图9为图5中c-c处的剖面图；

图10为本发明的显示面板电路结构的膜层结构图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图5至图10，本发明提供一种显示面板电路结构，包括显示区1及位于所述显示区1的一侧的输出邦定区2；

所述输出邦定区2包括：平行间隔排列的多个第一邦定焊盘30以及位于各个第一邦定焊盘30之间的多条第一连接线31；

请参阅图7，每一个第一邦定焊盘30均包括：第一底焊盘301、位于所述第一底焊盘301上方并与所述第一底焊盘301电性连接的第一中焊盘302以及位于所述第一中焊盘302上方并与第一中焊盘302电性连接的第一顶焊盘303。

请参阅图6及图10，所述第一底焊盘301与所述第一连接线31均位于第一金属层91，所述第一中焊盘302位于第二金属层92，所述第一顶焊盘303位于所述透明导电层93，所述第一金属层91、第二金属层92及透明导电层93依次层叠设置，且所述第一金属层91与第二金属层92之间设有层间绝缘层94，所述第二金属层92与所述透明导电层93之间设有钝化层95。

在芯片邦定时，位于第一邦定引脚30之间的第一连接线31位于第一金属层91，其上覆盖有层间绝缘层94和钝化层95，即便在制程出现误差，压破层间绝缘层94，其上仍有钝化层95覆盖，不会导致第一连接线31与第一邦定引脚30短路，能够提升制程良率，保证产品质量。

具体地，所述显示面板电路结构还包括分别位于所述多个第一邦定引脚30与显示区1之间的多条第二连接线32，所述第二连接线32位于第一金属层91；

每一条第二连接线32一端均电性连接其对应的第一邦定引脚30的第一导电部301，另一端均电性连接显示区2。

具体地，所述显示面板电路结构还包括：分别位于所述多条第一连接线31与所述显示区2之间的多个第二邦定焊盘40、分别位于所述多条第一连接线31和多个第二邦定焊盘40之间的多条第三连接线33以及分别位于所述多个第二邦定焊盘40与所述显示区2之间的多条第四连接线34；

请参阅图8及图9，每一个第二邦定焊盘40均包括第二底焊盘401、位于所述第二底焊盘301上方并与所述第二底焊盘401电性连接的第二中焊盘402以及位于所述第二中焊盘402上方并与第二中焊盘402电性连接的第二顶焊盘403；

所述第二底焊盘401和第四连接线34位于第一金属层91，所述第二中焊盘402和第三连接线33位于第二金属层92，所述第二顶焊盘403位于透明导电层93；

每一条第三连接线33的一端均电性连接其对应的第一连接线31，另一端均电性连接其对应的第二邦定焊盘40的第二中焊盘402，每一条第四连接线34的一端均电性连接其对应的第二邦定焊盘40的第二底焊盘401，另一端电性连接显示区2。

具体地，所述显示面板电路结构还包括位于所述输出邦定区2远离所述显示区1的一侧的测试控制区3、分别位于所述多个第一邦定焊盘30与所述测试控制区3之间的第五连接线35以及分别位于所述多条第一连接线31与所述测试控制区3之间的第六连接线36；

所述第五连接线35和第六连接线36均位于第二金属层92；

每一条第五连接线35的一端均与其对应的第一邦定焊盘30的第一中焊盘302电性连接，另一端电性连接测试控制区3；

每一条第六连接线36的一端均与其对应的第一连接线31电性连接，另一端电性连接测试控制区3。

其中，所述测试控制区3用于接收测试信号，所述输入邦定区2用于将测试信号传输至显示区1，所述显示区1用于在测试信号在驱动下发光，以完成对显示面板的画面测试，其中所述测试信号至少包括用于驱动所述显示区3内的各个子像素发光的数据信号(data)。

具体地，所述测试控制区3、输入邦定区2及显示区1均形成于一衬底基板100上，优选地所述衬底基板100为玻璃基板。

需要说明的是，所述第二连接线32、第一邦定引脚30及第五连接线35依次串联形成第一传输通道，所述第四连接线34、第二邦定引脚40、第三连接线33、第一连接线31、第六连接线36依次串联形成第二传输通道，所述第一传输通道和第二传输通道交替重复排列，每一个第一传输通道和第二传输通道均电性连接所述显示区3内的一列子像素，并从所述测试控制区1接收数据信号传输至对应的子像素，以点亮所述子像素进行测试。

具体地，所述测试控制区3包括多个第一薄膜晶体管51、多个第二薄膜晶体管52、多条第七连接线37、多条第八连接线38及信号输入部53；

每一个第一薄膜晶体管51的栅极均与所述信号输入部53电性连接，源极对应电性连接一条第五连接线35的另一端，漏极对应电性连接一条第七连接线37的一端；

每一个第二薄膜晶体管51的栅极均对应与一个第二薄膜晶体管52的栅极电性连接，源极对应电性连接一条第六连接线36的另一端，漏极对应电性连接一条第八连接线38的一端；

每一条第七连接线37的另一端和每一条第八连接线38的另一端均电性连接所述信号输入部53；

所述第一薄膜晶体管51的栅极、第二薄膜晶体管52的栅极、第七连接线37及第八连接线38均位于第一金属层91，所述第一薄膜晶体管51的源极和漏极、第二薄膜晶体管52的源极和漏极及信号输入部53均位于第二金属层92。

此外，所述第一薄膜晶体管51和第二薄膜晶体管52均还包括一有源层96，所述有源层96位于其栅极下方，且有源层96与栅极之间设有栅极绝缘层97。

进一步地，所述信号输入部53包括平行间隔排列的第一数据信号线61、第二数据信号线62及第三数据信号线63和控制信号线64；

每一个第一薄膜晶体管51的栅极均与所述控制信号线64电性连接，每一条第七连接线37的另一端和每一条第八连接线38的另一端均与一条数据信号线电性连接且相邻的第七连接线37和第八连接线38电性连接的数据信号线不同。

具体连接关系例如图4所示，第一个第一薄膜晶体管51的漏极电性连接第一数据信号线61，第一个第二薄膜晶体管52的漏极电性连接第二数据信号线62，第二个第一薄膜晶体管52的漏极电性连接第三数据信号线63，第二个第二薄膜晶体管52的漏极连接第一数据信号线61，第三个第一薄膜晶体管51的漏极连接第二数据信号线62，第三个第二薄膜晶体管52的漏极连接第三数据信号线63，依次类推，其中所述第一数据信号线61、第二数据信号线62及第三数据信号线63分别对应所述显示区3内的红色子像素、绿色子像素及蓝色子像素设置，分别用于传输红色子像素、绿色子像素及蓝色子像素的数据信号，而所述控制信号线64用于传输控制信号控制所述第一薄膜晶体管51和第二薄膜晶体管52的开闭。

具体地，所述第一底焊盘301和第一中焊盘302之间通过贯穿层间绝缘层94的第一过孔71电性连接，所述第一中焊盘302和第一顶焊盘303之间通过贯穿钝化层95的第二过孔72电性连接。

不同膜层之间的连接方式如下，所述第二底焊盘401和第二中焊盘402之间通过贯穿层间绝缘层94的第三过孔73电性连接，所述第二中焊盘402和第二顶焊盘403之间通过贯穿钝化层95的第三过孔73电性连接，所述第三连接线33和第一连接线31之间通过贯穿层间绝缘层94的第五过孔35电性连接。

具体地，每一个第一薄膜晶体管51的栅极均通过贯穿所述层间绝缘层94的第六过孔76与信号输入部53电性连接，每一个第一薄膜晶体管51的漏极均通过贯穿所述层间绝缘层94的第七过孔77与所述第七连接线37电性连接，每一条第七连接线37均通过贯穿所述层间绝缘层94的第八过孔48与信号输入部53电性连接，每一个第二薄膜晶体管52的漏极均通过贯穿所述层间绝缘层94的第九过孔79与所述第八连接线38电性连接，每一条第八连接线38均通过贯穿所述层间绝缘层94的第十过孔710与信号输入部53电性连接，每一条第六连接线36均通过贯穿所述层间绝缘层94的第十一过孔711与其对应的第一连接线31电性连接。

值得一提的是，所述第一金属层91还用于形成所述显示区1内的像素驱动tft的栅极及栅极线，所述第一金属层92还用于形成所述显示区1内的像素驱动tft的源极、漏极及源极线，所述透明导电层93还用于所述所述显示区1内的各个子像素的像素电极。

具体地，位于所述测试控制区3远离所述输出邦定区2的一侧的输入邦定区4，所述输入邦定区4内设有多个间隔排列的输入邦定焊盘80。

进行点亮测试时，外部的第一数据信号、第二数据信号及第三数据信号分别施加至第一数据信号线61、第二数据信号线62及第三数据信号线63上，控制信号施加至控制信号线64上，经由第一薄膜晶体管51和第二薄膜晶体管52以及第一传输通道和第二传输通道传输至显示区内驱动显示区内的子像素发光。

进行驱动芯片邦定时，驱动芯片的输入引脚与所述输入邦定引脚80邦定至一起，输出引脚与所述第一邦定引脚30和第二邦定引脚40邦定至一起，从而外部信号能够从驱动芯片的输入引脚输入至驱动芯片中，经过驱动芯片的处理后从驱动芯片的输出引脚输出至第一邦定引脚30和第二邦定引脚40，再传输至显示区3中驱动显示区3中的子像素发光。

综上所述，本发明提供一种显示面板电路结构，包括显示区及位于所述显示区的一侧的输出邦定区；所述输出邦定区包括：平行间隔排列的多个第一邦定焊盘以及位于各个第一邦定焊盘之间的多条第一连接线；每一个第一邦定焊盘均包括：第一底焊盘、位于所述第一底焊盘上方并与所述第一底焊盘电性连接的第一中焊盘以及位于所述第一中焊盘上方并与第一中焊盘电性连接的第一顶焊盘；所述第一底焊盘与所述第一连接线均位于第一金属层，所述第一中焊盘位于第二金属层、所述第一顶焊盘位于所述透明导电层，所述第一金属层第二金属层及透明导电层依次层叠设置，且所述第一金属层与第二金属层之间设有层间绝缘层，所述第二金属层与所述透明导电层之间设有钝化层，通过将所述第一连接线设置于第一金属层，能够避免在芯片压合时出现第一邦定引脚之间的第一连接线与第一邦定引脚短路的问题，提升制程良率，保证产品质量。

以上所述，对于本领域的普通技术人员来说，

可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。