一种阵列基板和显示面板的制作方法

本发明涉及显示器件技术领域，尤其涉及一种阵列基板和显示面板。

背景技术：

在3t像素单元结构中，像素单元分为主像素区域（mainpixel）和从像素区域（subpixel），主像素区域由一个tft（thinfilmtransistor）薄膜晶体管驱动，从像素区域由从薄膜晶体管和用于拉低从像素区域电压的共享薄膜晶体管共同驱动。在现有技术中，像素单元的结构通常有两个连接方式，其一种如图1-2所示，主像素区域包括主薄膜晶体管tft1和主像素电极，tft1的栅极与相应的扫描线gate连接，tft1的源极与相应的数据线data连接，tft1的漏极与主像素电极连接，从像素区域包括从薄膜晶体管tft2、共享薄膜晶体管tft3以及从像素电极，其中，tft2的栅极与对应的扫描线连接，tft2的源极与数据线连接，tft2的漏极与从像素电极连接，tft3的栅极与所述相应的扫描线连接，tft3的源极与tft2的漏极连接，tft3的漏极与dbs（datalinebmless，无黑矩阵的数据线）电极线以及a-com电极连接。其另一中连接方式参见图3，其与图2的区别仅在于，tft3的漏极仅连接a-com电极。

图4是第一种连接方式的a-a截面示意图，在a-com电极1与从像素电极3之间设置有sinx绝缘层2，用于防止短路，在从像素电极3与dbs电极5之间设置有钝化层4，为了实现tft3的漏极与a-com连接，或者tft3的漏极与a-com连接之后再与dbs连接进行从像素区域电位拉低，为了实现上述连接，ito搭接层通过深孔跨过sinx绝缘层将底层的a-com和tft3的漏极连接，而要形成深孔，需要将绝缘层和钝化层同时刻蚀移除，由于深孔连接的ito需要通过绝缘层和钝化层，需要设计充足的孔径和孔深确保接触阻抗满足驱动能力，深孔孔径增大导致金属面积占比增加从而导致tft-lcd黑区占比增加，最终导致开口率降低，深孔孔深增加将会导致ito纵向连接增大，导致ito爬坡出现断线的风险增加。

技术实现要素：

本发明所要解决的技术问题在于，提供一种阵列基板和显示面板，该阵列基板的像素单元中的共享薄膜晶体管的漏极与dbs电极线连接，从而克服现有技术中通过深孔连接带来的开口率低，ito爬坡断线风险高的问题。

为了解决上述问题，本发明提供一种阵列基板，包括：

多条扫描线，

多条数据线，分别与所述多条扫描线交叉设置，限定出多个像素单元；

每个像素单元包括主像素区域和从像素区域，所述从像素单元包括从像素电极；

所述多条数据线的上方设置有多条dbs电极线；

在所述从像素区域中设置有用于拉低所述从像素电极电压的共享薄膜晶体管，所述共享薄膜晶体管的栅极与本像素单元对应的扫描线连接，所述共享薄膜晶体管的源极与所述从像素电极连接，所述共享薄膜晶体管的漏极与本像素单元对应的dbs电极线连接。

其中，所述从像素区域还设置有从薄膜晶体管，所述从薄膜晶体管的栅极与所述对应的扫描线连接，所述从薄膜晶体管的源极与本像素单元对应的数据线连接，所述从薄膜晶体管的漏极与所述共享薄膜晶体管的源极连接。

其中，所述主像素区域还包括主像素电极和主薄膜晶体管，所述主薄膜晶体管的栅极与所述对应的扫描线连接，所述主薄膜晶体管的源极与所述对应的数据线连接，所述主薄膜晶体管的漏极与所述主像素电极连接。

其中，所述多条dbs电极线和多条所述数据线对应设置，所述dbs电极线的宽度大于所述数据线的宽度。

其中，所述dbs电极线由氧化铟锡材料组成。

其中，所述主像素区域和所述从像素区域各自对应四个筹的液晶分子。

其中，所述像素单元包括红色像素单元、绿色像素单元和蓝色像素单元。

本发明还提供一种显示面板，包括彩膜基板，如前所述的阵列基板、设置于所述阵列基板和所述彩膜基板之间的液晶显示层。

其中，所述彩膜基板包括玻璃基板和设置在所述玻璃基板上的公共电极层，所述主像素电极和所述从像素电极与所述彩膜基板上的公共电极层形成第一存储电容和第二存储电容。

其中，所述第一存储电容和所述第二存储电容的电容值相等。

实施本发明将产生如下有益效果：通过将共享薄膜晶体管的漏极与dbs电极线连接，从像素区域电位拉低通过dbs电极线实现，因而去除了共享薄膜晶体管与a-com公共电极之间的深孔，因而可以有效地降低过孔面积设计占比，提高产品显示区域的面积，提高开口率，降低ito纵向跨度搭接长度，降低ito跨线连接断线风险，提高3t结构设计电性稳定性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中阵列基板中的像素单元的结构示意图；

图2是与图1相对应的像素单元的电路图；

图3是现有技术中阵列基板中的像素单元的另一结构的电路图；

图4是图1中的a-com和tft源漏电极连接的a-a截面示意图；

图5是本发明的一种阵列基板的结构示意图；

图6是本发明的一种阵列基板的像素单元的电路图；

图7是本发明的dbs电极与tft源漏电极连接的b-b截面示意图。

具体实施方式

以下各实施例的说明是参考附图，用以示例本发明可以用以实施的特定实施例。

图6为本发明的阵列基板的像素单元的电路图，图5是图6中的阵列基板的像素单元的结构示意图，如图5-6所示，阵列基板包括相互垂直交叉的多条数据线data和多扫描线gate，多条扫描线gate和多条数据线data限定的多个像素单元，每个像素单元包括主像素区和从像素区。每条数据线的上方设置有dbs电极线。

其中，主像素区域包括主薄膜晶体管tft1和主像素电极，主薄膜晶体管tft1的栅极与本像素单元对应的扫描线gate连接，主薄膜晶体管tft1的源极与本像素单元对应的数据线data连接，主薄膜晶体管tft1的漏极与主像素电极连接，其中主像素电极还与彩膜基板上的公共电极层c-com构成第一储存电容。

从像素区域包括从薄膜晶体管tft2和共享薄膜晶体管tft3以及从像素电极，从薄膜晶体管tft2的栅极与所述对应的扫描线gate连接，从薄膜晶体管tft2的源极与本像素单元对应的数据线data连接，从薄膜晶体管tft2的漏极与从像素电极连接，共享薄膜晶体管的栅极与所述对应的扫描线gate连接，共享薄膜晶体管tft3的源极与所述从薄膜晶体管tft2的漏极连接，共享薄膜晶体管tft3的源极与公共电极a-com连接。其中，从像素电极还与彩膜基板的公共电极层c-com形成第二存储电容。

具体地，所述多条dbs电极线通过浅孔与所述共享薄膜晶体管的漏极连接。

具体地，所述多条dbs电极线和多条所述数据线data对应设置，所述dbs电极线的宽度大于所述数据线的宽度。所述dbs电极线由氧化铟锡材料制成。可以理解的是，在液晶面板正常工作时，这些dbs电极线形成的电场可以使得液晶分子处于不偏转的状态，从而可以去到遮光的目的，进而能够节省液晶面板中数据线对应位置处的黑色矩阵，增大开口率。

具体地，像素单元包括依次重复排列的红色像素单元r、绿色像素单元g和蓝色像素单元b，dbs电极线设置分别设置在红色像素单元和绿色像素单元之间、绿色像素单元和蓝色像素单元之间、蓝色像素单元和红色像素单元之间。

图7是本发明的阵列基板的像素单元的b-b截面的示意图，图7中，1为a-com公共电极，2为绝缘层，3为共享薄膜晶体管tft的源极或漏极，4为钝化层，5为dbs电极线，从图7中可以看出，采用dbs电极线与共享薄膜晶体管的漏极连接时，只需要在钝化层4中形成浅孔，而不需要在绝缘层中形成深孔，因而该浅孔的直径r2明显小于现有技术中的深孔r1。

本发明实施例通过将共享薄膜晶体管的漏极与dbs电极线连接，从像素区域电位拉低通过dbs电极线实现，因而去除了共享薄膜晶体管与a-com公共电极连接之间的深孔，因而可以有效地降低过孔面积设计占比，提高产品显示区域的面积，提高开口率，降低ito纵向跨度搭接长度，降低ito跨线连接断线风险，提高3t结构设计电性稳定性。

基于本发明实施例一，本发明实施例二提供一种显示面板，该显示面板包括彩膜基板，前述的阵列基板以及设置在阵列基板和彩膜基板之间的液晶显示层。

所述彩膜基板包括玻璃基板，以及设置在玻璃基板上的公共电极层c-com，所述公共电极层c-com由整面的氧化铟锡（ito）制作而成。

其中，当对所述显示面板进行光配相时，所述彩膜基板上的公共电极层c-com与所述主像素电极形成第一存储电容，与从像素电极形成第二存储电容。更具体地，所述第一存储电容和所述第二存储电容的电容值相等。

具体地，当对液晶面板进行光配相时，提供给扫描线的电压大于主薄膜晶体管、从薄膜晶体管以及共享薄膜晶体管的阈值电压vth，因而主薄膜晶体管、从薄膜晶体管以及共享薄膜晶体管均处于导通状态，主薄膜晶体管和从薄膜晶体管分别给主像素区域和从像素区域充电，而共享薄膜晶体管可以将一部分已经充至从像素区域的电压放电至dbs电极，从而拉低从像素区域的电压。

本发明实施例通过将共享薄膜晶体管的漏极与dbs电极线连接，从像素区域电位拉低通过dbs电极线实现，因而去除了共享薄膜晶体管与a-com公共电极之间的深孔，因而可以有效地降低过孔面积设计占比，提高产品显示区域的面积，提高开口率，降低ito纵向跨度搭接长度，降低ito跨线连接断线风险，提高3t结构设计电性稳定性。

以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。