光学集成电路的制作方法

本公开涉及光学集成电路。

背景技术：

随着通过电子集成电路的数据传输速率的提高达到了极限，通过光学集成电路传输数据的方法得到了发展。如果光学集成电路形成在绝缘体上硅(soi)基底上，那么由于soi基底的高成本导致生产成本会增加，因此最近开发了在体基底上制造光学集成电路的方法。为了在体基底上制造光学集成电路，非晶硅可以被沉积并再生长以形成光学器件。然而，光学器件的光损失会是不合需求地高。

技术实现要素：

示例实施例提供了具有改善的特性的光学集成电路。

根据示例实施例，一种光学集成电路可以包括包含单晶半导体材料的基底。光学集成电路可以包括位于基底中的沟槽中的绝缘区域。光学集成电路可以包括有源器件，有源器件包括位于绝缘区域上的第一芯。第一芯可以包括单晶半导体材料。此外，光学集成电路可以包括无源器件，无源器件包括与第一芯分隔开的第二芯。第二芯可以包括比第一芯的折射率低的折射率的材料。

根据示例实施例，提供了一种光学集成电路。该光学集成电路可以包括包含单晶硅的基底。光学集成电路可以包括位于基底中的沟槽中的第一绝缘区域。光学集成电路可以包括与第一绝缘区域的上表面直接接触并且包括单晶硅的第一芯。第一芯的最下表面的全部可以在与基底的上表面基本垂直的竖直方向上与第一绝缘区域叠置。光学集成电路可以包括位于基底和第一绝缘区域上并且位于第一芯的上表面和侧表面上的第二绝缘区域。此外，光学集成电路可以包括位于第二绝缘区域上的第二芯。第二芯可以在竖直方向上与第一芯至少部分地叠置并包括氮化硅。

根据示例实施例，提供了一种光学集成电路。该光学集成电路可以包括单晶半导体基底。光学集成电路可以包括位于单晶半导体基底中的沟槽中的第一绝缘区域。光学集成电路可以包括与第一绝缘区域的上表面接触的单晶半导体区域。单晶半导体区域的最下表面的全部可以在与单晶半导体基底的上表面基本垂直的竖直方向上与第一绝缘区域叠置。光学集成电路可以包括材料，所述材料与第一绝缘区域的上表面接触并且包括比单晶半导体区域的折射率低且比第一绝缘区域的折射率高的折射率。所述材料的最下表面的全部可以在竖直方向上与第一绝缘区域叠置。所述材料可以在与单晶半导体基底的上表面基本平行的水平方向上与单晶半导体区域分隔开。此外，光学集成电路可以包括第二绝缘区域，第二绝缘区域位于单晶半导体基底和第一绝缘区域上，并且位于所述材料和单晶半导体区域上。所述材料的折射率比第二绝缘区域的折射率高。

在示例实施例中，需要高速传输的有源器件可以包括单晶硅，而需要低的光损失的无源器件可以包括具有低折射率的材料(例如，氮化硅)，使得光学集成电路可以具有改善的特性。

附图说明

图1a包括示出根据示例实施例的光学集成电路的平面图和剖视图，图1b是示出根据示例实施例的光学集成电路的剖视图；

图2至图4包括示出根据示例实施例的光学集成电路的制造方法的平面图和剖视图；

图5包括示出根据示例实施例的光学集成电路的平面图和剖视图；

图6和图7包括示出根据示例实施例的光学集成电路的制造方法的平面图和剖视图；

图8包括示出根据示例实施例的光学集成电路的平面图和剖视图；

图9至图11包括示出根据示例实施例的光学集成电路的制造方法的平面图和剖视图；

图12是示出根据示例实施例的光学集成电路的剖视图；

图13包括示出根据示例实施例的光学集成电路的平面图和剖视图；以及

图14包括示出根据示例实施例的光学集成电路的平面图和剖视图。

具体实施方式

通过下面结合附图的详细描述，示例实施例将被更清楚地理解。

图1a包括示出根据示例实施例的光学集成电路的平面图和剖视图，图1b是示出根据示例实施例的光学集成电路的剖视图。剖视图中的每个是沿图1a中的平面图的线i-i'截取的。

参照图1a，光学集成电路可以包括：第一覆层120，位于基底100上/中的沟槽110中；第一芯135，位于第一覆层120上；第二覆层140，在基底100和第一覆层120上位于第一芯135上(例如，覆盖第一芯135)；第二芯150，在第二覆层140上沿基本垂直于基底100的上表面的竖直方向与第一芯135部分地叠置；以及第三覆层160，在第二覆层140上位于第二芯150上(例如，覆盖第二芯150)。覆层120、140、160中的一个或更多个可以是绝缘层/区域，因此在这里可以被称为“绝缘层”或“绝缘区域”。

基底100可以包括半导体材料，例如，硅、锗等。在示例实施例中，基底100可以是(100)单晶硅晶圆。

沟槽110可以在例如与基底100的上表面基本平行的第一方向上延伸。因此，第一方向可以是第一水平方向。

在示例实施例中，第一覆层120的上表面可以与基底100的其上未形成沟槽的部分的上表面基本共面。第一覆层120可以包括具有比硅的折射率低的折射率的材料，例如，氧化硅或氮氧化硅。第一覆层120可以根据沟槽110的延伸方向在第一方向上延伸。

可选地，参照图1b，第一覆层120的上表面可以低于基底100的上表面。

在示例实施例中，第一芯135可以在第一覆层120上沿第一方向延伸。因此，第一芯135的整个部分(例如，整个最下表面)可以在竖直方向上与第一覆层120叠置。在一些示例实施例中，第一芯135的端部可以具有锥形形状。

在示例实施例中，第一芯135的与第一覆层120的上表面直接接触的下表面可以与基底100的其上未形成沟槽的部分的上表面基本共面。可选地，参照图1b，第一芯135的下表面可以低于基底100的上表面。

第二覆层140可以包括具有比硅的折射率低的折射率的材料，例如，氧化硅或氮氧化硅。因此，在一些示例实施例中，第二覆层140可以包括与将与其合并的第一覆层120的材料基本相同的材料。

在示例实施例中，第二芯150可以包括具有比第一芯135的折射率低且比第一覆层120、第二覆层140和第三覆层160的折射率高的折射率的材料。因此，第二芯150可以包括例如氮化硅。

在示例实施例中，第二芯150可以在第二覆层140上沿第一方向延伸，第二芯150的整个部分(例如，整个最下表面)可以在竖直方向上与第一覆层120叠置。

在示例实施例中，第二芯150的至少一部分可以在竖直方向上与第一芯135叠置，因此，光学信号可以有效地在第一芯135与第二芯150之间传输。如图1a中所示，第二芯150的端部在竖直方向上与第一芯135的锥形端部叠置。

第三覆层160可以包括具有比硅的折射率低的折射率的材料，例如，氧化硅或氮氧化硅。因此，在一些示例实施例中，第三覆层160可以包括与将与其合并的第二覆层140的材料基本相同的材料。

在示例实施例中，第一芯135以及围绕第一芯135的第一覆层120和第二覆层140可以形成光学集成电路的有源器件。因此，布线可以连接到第一芯135并且可以被配置为向第一芯135供应电力。有源器件可以包括例如移相器、光学调制器等。

在示例实施例中，第二芯150以及围绕第二芯150的第二覆层140和第三覆层160可以形成光学集成电路的第一无源器件。第一无源器件可以包括例如一个或更多个光波导。

在示例实施例中，有源器件的第一芯135可以包括单晶半导体材料(例如，单晶硅)，而第一无源器件的第二芯150可以包括具有比第一芯135的折射率低且比第一覆层120、第二覆层140和第三覆层160的折射率高的折射率的材料(例如，氮化硅)。因此，第一芯135在这里可以被称为“单晶半导体区域”，第二芯150在这里可以被称为诸如“绝缘材料”的“材料”。

当第二芯150包括例如氮化硅而不是例如单晶硅时，可以减少在光信号经由第二芯150传输期间产生的光损失。如果第二芯150代替地包括单晶硅，那么由于使非晶硅结晶以形成单晶硅的结晶工艺的不完整性，或者由于通过用于形成第二芯150的蚀刻工艺形成的侧壁的粗糙度，会产生大量的光损失。然而，在示例实施例中，第二芯150包括具有低折射率的氮化硅且不必结晶，因此可以减少由于第二芯150导致的光损失。

因此，在本发明构思中，需要高速传输的有源器件可以包括单晶硅，而需要低光损耗的无源器件可以包括具有低折射率的材料(例如，氮化硅)，使得光学集成电路可以具有改善的特性。

图2至图4包括示出根据示例实施例的光学集成电路的制造方法的平面图和剖视图。剖视图分别是沿相应的平面图的线i-i'截取的。

参照图2，可以在基底100上/中形成沟槽110，可以在沟槽110中形成第一覆层120。

可以使用第一光致抗蚀剂图案通过干法蚀刻工艺形成沟槽110。沟槽110可以在与基底100的上表面基本平行的第一方向上延伸。

可以通过以下步骤形成第一覆层120：在沟槽110中(例如，填充沟槽110)形成在基底100上的第一绝缘层，并且使第一绝缘层平坦化直至可以暴露基底100的上表面。因此，第一覆层120的上表面可以与基底100的其上未形成沟槽的部分的上表面基本上共面。在示例实施例中，可以通过化学机械抛光(cmp)工艺和/或回蚀工艺来执行平坦化工艺。

第一绝缘层可以包括例如氧化硅或氮氧化硅，并且可以通过化学气相沉积(cvd)工艺、原子层沉积(ald)工艺、物理气相沉积(pvd)工艺等形成。

第一覆层120可以根据(例如，沿着)沟槽110的延伸方向在第一方向上延伸。

可选地，参照图1b，可以进一步去除第一绝缘层的位于沟槽110的上部分处的一部分，使得第一覆层120的上表面可以低于基底100的上表面。可以通过例如回蚀工艺来去除第一绝缘层的所述一部分。

参照图3，可以在基底100和第一覆层120的上表面上形成非晶半导体层，可以利用基底100的上表面作为种子来使非晶半导体层结晶以形成单晶半导体层130。

非晶半导体层可以包括半导体材料，例如，硅、锗等。在示例实例中，非晶半导体层可以通过cvd工艺、ald工艺、pvd工艺等形成为包括硅。

可以通过对非晶半导体层进行退火或发射激光来形成单晶半导体层130。在示例实施例中，结晶工艺可以包括固相外延(spe)工艺、激光外延生长(leg)工艺等。

参照图4，可以使单晶半导体层130图案化以形成第一芯135，第二覆层140可以形成在基底100和第一覆层120的上表面上，以位于第一芯135的上表面和侧表面上(例如，以覆盖第一芯135)。

可以通过使用第二光致抗蚀剂图案通过干法蚀刻工艺蚀刻单晶半导体层130来形成第一芯135。

在示例实施例中，第一芯135可以在第一覆层120上在第一方向上延伸。因此，第一芯135的整个部分可以在与基底100的上表面基本垂直的竖直方向上与第一覆层120叠置。在一些示例实施例中，第一芯135的端部可以具有锥形形状。

在示例实施例中，第一芯135的与第一覆层120的上表面直接接触的下表面可以与基底100的其上未形成第一覆层的部分的上表面基本共面。可选地，参照图1b，第一芯135的下表面可以低于基底100的其上未形成第一覆层的部分的上表面。

可以通过以下步骤来形成第二覆层140：在基底100和第一覆层120上形成第二绝缘层以覆盖第一芯135，并使第二绝缘层平坦化。在一些实施例中，可以跳过平坦化工艺。

第二绝缘层可以包括例如氧化硅或氮氧化硅，并且可以通过cvd工艺、ald工艺、pvd工艺等形成第二绝缘层。在一些示例实施例中，第二覆层140可以包括与将与其合并的第一覆层120的材料基本相同的材料。

再次参照图1a，在第二覆层140上形成第二芯150之后，可以在第二覆层140上形成第三覆层160，以位于第二芯150的上表面和侧表面上(例如，以覆盖第二芯150)，这可以完成光学集成电路的制造。

可以通过在第二覆层140上形成第二芯层并且使第二芯层图案化来形成第二芯150。在示例实施例中，第二芯150可以包括具有比第一芯135的折射率低且比第一覆层120、第二覆层140和第三覆层160的折射率高的折射率的材料。因此，第二芯150可以包括例如氮化硅。

如果通过形成非晶硅层、使非晶硅结晶并通过蚀刻工艺使结晶的硅层图案化来代替地形成第二芯150(这可以与第一芯135的形成方式类似)，那么由于结晶工艺的不完全或由于通过蚀刻工艺形成的侧壁的粗糙度而会在经由第二芯150传输光信号期间产生光损失。然而，在示例实施例中，第二芯150可以包括具有低折射率的氮化硅并且可以不结晶，因此，可以减少由第二芯150产生的光损失。

在示例实施例中，第二芯150可以在第二覆层140上沿第一方向延伸，第二芯150的整个部分可以在竖直方向上与第一覆层120叠置。在示例实施例中，第一芯150的至少一部分可以在竖直方向上与第一芯135叠置。如图1a中所示，第二芯150的端部可以在竖直方向上与第一芯135的锥形端部叠置。

可以通过在第二覆层140上形成第三绝缘层以覆盖第二芯150，并使第三绝缘层平坦化来形成第三覆层160。在一些实施例中，可以跳过平坦化工艺。

第三绝缘层可以包括例如氧化硅或氮氧化硅，并且可以通过cvd工艺、ald工艺、pvd工艺等形成第三绝缘层。在一些示例实施例中，第三覆层160可以包括与将与其合并的第二覆层140的材料基本相同的材料。

图5包括示出根据示例实施例的光学集成电路的平面图和剖视图。剖视图是沿平面图的线i-i'截取的。

除了第一芯和第二芯的位置之外，这些光学集成电路可以与参照图1a和图1b示出的光学集成电路基本相同或相似。因此，同样的附图标记表示同样的元件，并且在这里可以省略关于其的重复详细描述。

参照图5，光学集成电路可以包括：第一覆层120，位于基底100上的沟槽110中；第一芯135和第三芯155，在第一覆层120上彼此分隔开；以及第二覆层140和第三覆层160，顺序地堆叠在基底100和第一覆层120上并且位于第一芯135和第三芯155的上表面和侧表面上(例如，覆盖第一芯135和第三芯155的上表面和侧表面)。

在示例实施例中，第三芯155可以在第一方向上延伸，并且可以在与基底100的上表面基本平行并与第一方向交叉的第二方向(例如，第二水平方向)上与第一芯135部分地叠置。因此，第三芯155的一部分可以在第一方向上与第一芯135的一部分平行地(即，并排)延伸。因此，光学信号可以有效的在第一芯135与第三芯155之间传输。在示例实施例中，第二方向可以基本垂直于第一方向。

在示例实施例中，第三芯155可以包括具有比第一芯135的折射率低且比第一覆层120、第二覆层140和第三覆层160的折射率高的折射率的材料。

在示例实施例中，第一芯135以及围绕第一芯135的第一覆层120和第二覆层140可以形成光学集成电路的有源器件，第三芯155以及围绕第三芯155的第二覆层140和第三覆层160可以形成光学集成电路的第二无源器件。

在示例实施例中，有源器件的第一芯135可以包括单晶半导体材料(例如，单晶硅)，而第二无源器件的第三芯155可以包括具有比第一芯135的折射率低且比第一覆层120、第二覆层140和第三覆层160的折射率高的折射率的材料(例如，氮化硅)，因此，可以减少在光学信号经由第三芯155传输期间产生的光损失。

图6和图7包括示出根据示例实施例的光学集成电路的制造方法的平面图和剖视图。剖视图分别是沿相应的平面图的线i-i'截取的。

该方法可以包括与参照图2至图4以及图1a和图1b示出的工艺基本相同或相似的工艺，因此，在这里可以省略关于其的重复详细描述。

参照图6，可以执行与参照图2至图4示出的工艺基本相同或相似的工艺。然而，可以不形成第二覆层140。

因此，第一芯135可以形成为在位于基底100上的沟槽110中的第一覆层120上沿第一方向延伸。

参照图7，可以在第一覆层120上形成第二覆层140以覆盖第一芯135，可以通过第二覆层140形成第三芯155。

可以通过以下步骤形成第三芯155：通过第二覆层140形成第一开口145以与第一芯135分隔开并暴露第一覆层120的上表面的一部分，在第一覆层120的上表面的被暴露的部分和第二覆层140的上表面上形成第三芯层以部分地填充或完全填充第一开口145，并且使第三芯层平坦化直至暴露第二覆层140的上表面。

在示例实施例中，第一开口145可以在第一方向上延伸，因此，第一开口145中的第三芯155也可以在第一方向上延伸。第一开口145和第三芯155可以在第二方向上与第一芯135部分地叠置。

在示例实施例中，第三芯155可以包括具有比第一芯135的折射率低且比第一覆层120和第二覆层140的折射率高的折射率的材料，例如，氮化硅。在一些示例实施例中，第二覆层140可以包括与将与其合并的第一覆层120的材料基本相同的材料。

再次参照图5，可以在第二覆层140和第三芯155上形成第三覆层160以完成光学集成电路的制造。

在一些示例实施例中，第三覆层160可以包括与将与其合并的第二覆层140的材料基本相同的材料。

图8包括示出根据示例实施例的光学集成电路的平面图和剖视图。剖视图是沿平面图的线ii-ii'截取的。

除了第三无源器件和第四无源器件之外，这些光学集成电路可以与参照图1a和图1b示出的光学集成电路基本相同或相似。因此，同样的附图标记表示同样的元件，并且在这里可以省略关于其的重复详细描述。

参照图8，光学集成电路可以包括：第一覆层120，位于基底100上的沟槽110中；第一芯135和第四芯137，在第一覆层120上彼此连接；第二覆层140，覆盖位于基底100和第一覆层120上的第一芯135和第四芯137；第二芯150和第五芯152，在第二覆层140上彼此连接；以及第三覆层160，覆盖位于第二覆层140上的第二芯150和第五芯152。

第四芯137可以在第一方向上连接到第一芯135的端部，并且可以包括与第一芯135的材料基本相同的材料。第四芯137可以包括位于第四芯137的上表面上的多个第一凹陷136。

突起142(参照图10)可以形成在第二覆层140的上部分处，可以与第四芯137对应(例如，与第四芯137竖直地叠置)并在竖直方向上向上突出，因此，第二凹陷141(参照图10)可以形成在突起142之间。

在示例实施例中，突起142中的一个或更多个(例如，突起142中的每个)可以在竖直方向上与第四芯137至少部分地叠置，每个突起142在第二方向上的宽度可以大于第四芯137中的每个突起在第二方向上的宽度。

第五芯152可以在第一方向上连接到第二芯150的端部以部分地填充或完全填充第二凹陷141，并且可以包括与第二芯150的材料基本相同的材料。

第五芯152可以在竖直方向上具有大于位于第二覆层140的上部分处的突起142的厚度的厚度以覆盖突起142的上表面，第三凹陷151可以形成在第五芯152的下表面上，并且可以与突起142对应(例如，可以代替突起142)。在示例实施例中，第二芯150和第五芯152在第二方向上的宽度可以与位于第二覆层140的上部分处的突起142在第二方向上的宽度基本相等。

在示例实施例中，第二芯150和第五芯152可以包括具有比第一芯135和第四芯137的折射率低且比第一覆层120和第二覆层140的折射率高的折射率的材料，例如，氮化硅。

第四芯137以及围绕第四芯137的第一覆层120和第二覆层140可以形成第三无源器件，第五芯152以及围绕第五芯152的第二覆层140和第三覆层160可以形成第四无源器件。第三无源器件和第四无源器件可以分别形成第一光学耦合器和第二光学耦合器。因此，光学信号可以直接在第一光学耦合器和第二光学耦合器之间传输，第一光学耦合器和第二光学耦合器在竖直方向上彼此分隔开第一距离d1并在竖直方向上彼此至少部分地叠置。

如上所述，第二芯150和第五芯152可以包括例如氮化硅，因此，可以减少光损失。

图9至图11包括示出根据示例实施例的光学集成电路的制造方法的平面图和剖视图。剖视图分别是沿相应的平面图的线ii-ii'截取的。

该方法可以包括与参照图2至图4以及图1a和图1b示出的工艺基本相同或相似的工艺，因此，在这里可以省略关于其的重复详细描述。

参照图9，可以执行与参照图2至图4示出的工艺基本相同或相似的工艺。然而，可以不形成第二覆层140。

因此，第一芯135可以形成为在位于基底100上的沟槽110中的第一覆层120上沿第一方向延伸。

还可以在第一芯135的在第一方向上的端部处形成第四芯137，第四芯137可以包括与第一芯135的材料基本相同的材料。可以在第四芯137的上表面形成多个第一凹陷136。

参照图10，可以在基底100和第一覆层120上形成第二覆层140以覆盖第一芯135和第四芯137。

然而，可以与第四芯137对应地在第二覆层140上形成突起142，突起142可以在竖直方向上向上突出，因此，可以在突起142之间形成第二凹陷141。

在示例实施例中，每个突起142可以在竖直方向上与第四芯137至少部分地叠置，每个突起142在第二方向上的宽度可以大于第四芯137的每个突起在第二方向上的宽度。

参照图11，可以在第二覆层140上形成第二芯150以在第一方向上延伸，还可以在第二芯150的在第一方向上的端部处形成第五芯152，第五芯152可以包括与第二芯150的材料基本相同的材料。

第五芯152可以具有在竖直方向上的大于位于第二覆层140上的突起142的厚度的厚度以覆盖突起142的上表面，可以在第五芯152的下表面上形成第三凹陷151，第三凹陷151可以与突起142对应。在示例实施例中，第二芯150和第五芯152在第二方向上的宽度可以与位于第二覆层140上的突起142在第二方向上的宽度基本相等。

在示例实施例中，第二芯150和第五芯152可以包括具有比第一芯135和第四芯137的折射率低且比第一覆层120和第二覆层140的折射率高的折射率的材料，例如，氮化硅。

再次参照图8，可以在第二覆层140上形成第三覆层160以覆盖第二芯150和第五芯152，因此，可以完成光学集成电路的制造。

图12是示出根据示例实施例的光学集成电路的剖视图。

除了第五/第六无源器件和反射板之外，这些光学集成电路可以与参照图8示出的光学集成电路基本相同或相似。因此，同样的附图标记表示同样的元件，并且在这里可以省略关于其的重复详细描述。

参照图12，光学集成电路可以包括：第一覆层120，位于基底100上的沟槽110中；第一芯135和第四芯137，在第一覆层120上彼此连接；第二覆层140，覆盖位于基底100和第一覆层120上的第一芯135和第四芯137；第二芯150和第六芯154，在第二覆层140上彼此连接；第三覆层160，覆盖位于第二覆层140上的第二芯150和第六芯154；第四覆层170，位于第三覆层160上；反射板180，延伸通过第四覆层170；以及第五覆层190，位于第四覆层170和反射板180上。

第六芯154可以在第一方向上连接到第二芯150的端部，并且可以包括与第二芯150的材料基本相同的材料。第六芯154可以包括位于第六芯154的上表面上的多个第四凹陷153。在示例实施例中，第六芯154可以在竖直方向上不与第四芯137叠置，并且可以在竖直方向上彼此分隔开第二距离d2。第二距离d2可以比参照图8示出的第四芯137和第五芯152在竖直方向上彼此分隔开的第一距离d1大。

在示例实施例中，第二芯150和第六芯154可以包括具有比第一芯135和第四芯137的折射率低且比第一覆层至第五覆层120、140、160、170和190的折射率高的折射率的材料，例如，氮化硅。第四覆层170和第五覆层190可以包括与第一覆层120、第二覆层140和第三覆层160的材料基本相同的材料，以与第一覆层120、第二覆层140和第三覆层160中的一个或更多个合并。

反射板180可以在竖直方向上与第四芯137和第六芯154部分地叠置。反射板180可以包括例如铜、铝等的金属。

第四芯137以及围绕第四芯137的第一覆层120和第二覆层140可以形成第五无源器件，第六芯154以及第二覆层140和第三覆层160可以形成第六无源器件。第五无源器件和第六无源器件可以分别形成第一光学耦合器和第三光学耦合器。

在示例实施例中，从在竖直方向上彼此分隔开第二距离d2的第一光学耦合器和第三光学耦合器中的一个发射的光学信号可以被反射板180反射以传输到第一光学耦合器和第三光学耦合器中的另一个。

如上所述，第二芯150和第六芯154可以包括例如氮化硅，因此，可以减少光损失。

图13包括示出根据示例实施例的光学集成电路的平面图和剖视图。

除了第六覆层和第七芯之外，这些光学集成电路可以与参照图1a示出的光学集成电路基本相同或相似。因此，同样的附图标记表示同样的元件，并且在这里可以省略关于其的重复详细描述。

参照图13，光学集成电路可以包括第六覆层125和第七芯210，代替图1a中的第一覆层120和第二芯150。

第六覆层125可以在第一方向和第二方向中的每个上延伸。第一芯135可以在第六覆层125上沿第一方向延伸，第七芯210可以在第二覆层140上沿与第一方向交叉的第二方向延伸。因此，第七芯210可以与第一芯135形成在不同的水平处以在竖直方向上与第一芯135分隔开第三距离d3，并且可以与第一芯135交叉。第七芯210的整个部分(例如，整个下表面)可以在竖直方向上与第六覆层125叠置。

第一芯135和第七芯210可以不主要/显著(即，比在任何其他方向上长)在彼此平行的方向上延伸，而是可以彼此交叉，因此，可以减少第一芯135与第七芯210之间的干扰。因此，第一芯135和第七芯210可以以更自由的布局形成。

图14包括示出根据示例实施例的光学集成电路的平面图和剖视图。

除了第六覆层之外，这些光学集成电路可以与参照图13示出的光学集成电路基本相同或相似。因此，同样的附图标记表示同样的元件，并且在这里可以省略关于其的重复详细描述。

参照图14，光学集成电路可以包括图1a中的第一覆层120，代替图13中的第六覆层125。

主要/显著在第二方向上延伸的第七芯210可以形成在主要/显著在第一方向上延伸的第一芯135上。然而，在第一方向上延伸的第一覆层120可以形成在基底100上，代替在第一方向和第二方向中的每个上延伸的第六覆层125。因此，第七芯210的一个或更多个部分可以在竖直方向上不与第一覆层120叠置(例如，在第二方向上延伸超过第一覆层120)。为了便于区分元件，在这里可以使用诸如“第六”或“第七”的数值术语，因此诸如“第六”或“第七”的数值术语可以可选地被称为“第一”、“第二”。例如，当参考芯210时，术语“第七”本身不需要在同一电路中有六个其它芯。

第七芯210和第一芯135可以在竖直方向上彼此分隔开大于第三距离d3的第四距离d4，使得位于第七芯210下方的第二覆层140可以具有足够大的厚度。因此，第一覆层120不需要形成在第七芯210的每个部分的下方。

因此，当无源器件和包括单晶硅的有源器件形成在不同的水平处时，如果有源器件和无源器件彼此分隔开足够大的距离，那么无源器件可以自由形成，而不管基底上的沟槽布局如何。

前述内容是对示例实施例的说明，并且不应被解释为对其进行限制。虽然已经描述了一些示例实施例，但是本领域技术人员将容易理解的是，在实质上不脱离本发明构思的新颖性教导和优点的情况下，许多修改在示例实施例中是可行的。