一种用于电子束曝光机的图形发生器电路系统的制作方法

本发明主要涉及半导体制备，具体涉及一种用于电子束曝光机的图形发生器电路系统。

背景技术：

1、电子束曝光是利用电子束在涂有电子抗蚀剂的晶片上直接描画或投影复印图形的技术，可以获得极高的分辨率，主要用于制造掩膜版或直接刻画制造芯片。基本工作原理是利用束闸、聚焦和偏转磁场控制电子束通断、聚焦和偏移，从而在工件上刻画所需要的图形的一种设备。图形发生器是电子束曝光系统中的一个核心部件,用于将计算机送来的曝光图形数据进行处理并转换成电子束直写设备要曝光的各点x、y坐标值，再通过数模转换模块将曝光的坐标值变换成对应的模拟量送入偏转放大器以控制电子束沿x、y方向偏转，同时通过束闸放大器驱动束闸，控制电子束接通或切断，同时接收计算机送来的各种校正量(场畸变、曝光剂量调整、工作台线性误差等)，经过数模转换并求和后，控制电子束偏转,实现对激光工件台定位误差、偏转误差和场畸变的校正。

2、目前国内在图形发生器方面研究的比较少，普遍存在图形处理速度慢,效率低，曝光图形样式有限，精度有限的缺点。

技术实现思路

1、本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种高速率、高精度的用于电子束曝光机的图形发生器电路系统。

2、为解决上述技术问题，本发明提出的技术方案为：

3、一种用于电子束曝光机的图形发生器电路系统，包括通信电路、核心控制电路，信号输出电路、信号输入电路、第一数字信号隔离电路和第二数字隔离信号电路；所述通信电路与核心控制电路连接，所述信号输出电路通过第二数字信号隔离电路与核心控制电路连接，所述信号输入电路通过第一数字信号隔离电路与核心控制电路连接；

4、所述核心控制电路包括dsp核心控制电路及soc核心控制电路，soc核心控制电路内含arm和fpga，arm通过内部数据总线与fpga共享内存数据；所述fpga与dsp核心控制电路之间通过srio接口进行通信。

5、作为上述技术方案的进一步改进：

6、所述信号输出电路包括用于生成主场x、y坐标的主场da电路和用于生成子场x、y坐标的子场da电路；所述主场da电路通过spi接口与第二数字隔离信号电路连接；所述子场da电路通过14位并口与第二数字隔离信号电路连接。

7、所述信号输出电路还包括用于控制束闸通断的束闸驱动控制电路，所述束闸驱动控制电路通过普通io口与第二数字隔离信号电路连接，并通过带有隔离功能的485接口直接与核心控制电路连接。

8、所述信号输出电路还包括用于控制对中电源的对中电源控制电路、控制聚焦电源的聚焦电源控制电路、控制肖像散电源的肖像散电源控制电路，所述对中电源控制电路、聚焦电源控制电路和肖像散电源控制电路均通过sfp+接口与soc核心控制电路相连接。

9、所述信号输入电路包括用于采集多轴激光干涉仪的位置数据的运动控制状态检测电路电路，所述运动控制状态检测电路电路通过sfp+接口与soc核心控制电路相连接。

10、所述信号输入电路还包括用于检测束流电子浓度的束流信号检测电路，所述束流信号检测电路通过带有隔离功能的485接口与soc核心控制电路相连接。

11、所述信号输入电路还包括用于检测晶圆高度的高度信号检测电路，所述高度信号检测电路通过tcp/ip接口与soc核心控制电路相连接。

12、所述信号输入电路还包括用于检测背散射电子浓度的背散射电子浓度检测ad电路，所述背散射电子浓度检测ad电路通过spi接口与第一数字隔离信号电路相连接。

13、所述通信电路包括ethernet电路、usb电路和rs232电路；所述ethernet电路用于与上位机通信，所述usb电路用于作为备选的上位机通信接口以及内部系统调试接口，所述rs232电路用于作为内部系统调试的备用接口。

14、所述soc核心控制电路负责所有逻辑控制功能，包括与控制计算机的高速数据通信、电子图像信号采集、激光工件台位置误差检测、扫描速度控制、束闸控制、任务调度、状态显示、高速数据及束闸控制输出。

15、与现有技术相比，本发明的优点在于：

16、1、本发明采用dsp+soc的核心处理器架构，soc内含arm核和可编程逻辑资源(fpga)，实际相当于是采用dsp+arm+fpga异构多核架构；其中dsp核负责曝光图形x、y坐标的计算生成及部分复杂校正计算，并送偏转dac转换成控制电压，同时根据图形曝光有无控制束闸通断；arm核负责所有逻辑控制功能，包括与控制计算机(pc)的高速数据通信、电子图像信号采集、激光工件台位置误差检测、扫描速度控制、束闸控制、任务调度、状态显示等；fpga负责数字校正计算、高速数据及束闸控制输出；dsp与fpga之间通过串行高速io(srio)接口进行数据交换，并通过硬件信号进行同步；arm与fpga之间通过内部数据总线共享内存进行数据交换；这样既充分利用了dsp在数字图形处理方面的优势，又利用了fpga的可定制功能，可以实现系统所需要的各种接口需求，两者分工明确，使得图形处理具有高速率、高精度的特性。

17、2、本发明所有的da、ad电路与soc核心控制电路之间加入隔离电路，利用隔离电路将soc核心控制电路与da电路隔离为两个独立的部分，从而可以达到两者之间互不干扰，不会因为两者之间某个信号的波动从而导致da采集的误差，可以最大程度的保持da采集的精度，使得采集结果具有高精度的特点。

18、3、本发明所有的输入输出电路与soc核心控制电路之间的通信全部采用高速率和带隔离功能(电信号转换成光信号)的sfp+接口，sfp+传输速率可以达到16gbps,既保证了高速率的要求，又保证了稳定性和高精度特性。

技术特征：

1.一种用于电子束曝光机的图形发生器电路系统，其特征在于，包括通信电路(1)、核心控制电路(2)，信号输出电路(3)、信号输入电路(4)、第一数字信号隔离电路(5)和第二数字隔离信号电路(6)；所述通信电路(1)与核心控制电路(2)连接，所述信号输出电路(3)通过第二数字信号隔离电路(6)与核心控制电路(2)连接，所述信号输入电路(4)通过第一数字信号隔离电路(5)与核心控制电路(2)连接；

2.根据权利要求1所述的用于电子束曝光机的图形发生器电路系统，其特征在于，所述信号输出电路(3)包括用于生成主场x、y坐标的主场da电路(31)和用于生成子场x、y坐标的子场da电路(32)；所述主场da电路(31)通过spi接口与第二数字隔离信号电路(6)连接；所述子场da电路(32)通过14位并口与第二数字隔离信号电路(6)连接。

3.根据权利要求2所述的用于电子束曝光机的图形发生器电路系统，其特征在于，所述信号输出电路(3)还包括用于控制束闸通断的束闸驱动控制电路(33)，所述束闸驱动控制电路(33)通过普通io口与第二数字隔离信号电路(6)连接，并通过带有隔离功能的485接口直接与核心控制电路(2)连接。

4.根据权利要求3所述的用于电子束曝光机的图形发生器电路系统，其特征在于，所述信号输出电路(3)还包括用于控制对中电源的对中电源控制电路(34)、控制聚焦电源的聚焦电源控制电路(35)、控制肖像散电源的肖像散电源控制电路(36)，所述对中电源控制电路(34)、聚焦电源控制电路(35)和肖像散电源控制电路(36)均通过sfp+接口与soc核心控制电路(22)相连接。

5.根据权利要求1-4中任意一项所述的用于电子束曝光机的图形发生器电路系统，其特征在于，所述信号输入电路(4)包括用于采集多轴激光干涉仪的位置数据的运动控制状态检测电路电路(41)，所述运动控制状态检测电路电路(41)通过sfp+接口与soc核心控制电路(22)相连接。

6.根据权利要求5所述的用于电子束曝光机的图形发生器电路系统，其特征在于，所述信号输入电路(4)还包括用于检测束流电子浓度的束流信号检测电路(42)，所述束流信号检测电路(42)通过带有隔离功能的485接口与soc核心控制电路(22)相连接。

7.根据权利要求6所述的用于电子束曝光机的图形发生器电路系统，其特征在于，所述信号输入电路(4)还包括用于检测晶圆高度的高度信号检测电路(43)，所述高度信号检测电路(43)通过tcp/ip接口与soc核心控制电路(22)相连接。

8.根据权利要求6所述的用于电子束曝光机的图形发生器电路系统，其特征在于，所述信号输入电路(4)还包括用于检测背散射电子浓度的背散射电子浓度检测ad电路(44)，所述背散射电子浓度检测ad电路(44)通过spi接口与第一数字隔离信号电路(5)相连接。

9.根据权利要求1-4中任意一项所述的用于电子束曝光机的图形发生器电路系统，其特征在于，所述通信电路(1)包括ethernet电路(11)、usb电路(12)和rs232电路(13)；所述ethernet电路(11)用于与上位机通信，所述usb电路(12)用于作为备选的上位机通信接口以及内部系统调试接口，所述rs232电路(13)用于作为内部系统调试的备用接口。

10.根据权利要求1-4中任意一项所述的用于电子束曝光机的图形发生器电路系统，其特征在于，所述soc核心控制电路(22)负责所有逻辑控制功能，包括与控制计算机的高速数据通信、电子图像信号采集、激光工件台位置误差检测、扫描速度控制、束闸控制、任务调度、状态显示、高速数据及束闸控制输出。

技术总结
本发明公开了一种用于电子束曝光机的图形发生器电路系统，包括通信电路、核心控制电路，信号输出电路、信号输入电路、第一数字信号隔离电路和第二数字隔离信号电路；所述通信电路与核心控制电路连接，所述信号输出电路通过第二数字信号隔离电路与核心控制电路连接，所述信号输入电路通过第一数字信号隔离电路与核心控制电路连接；所述核心控制电路包括DSP核心控制电路及SOC核心控制电路，SOC核心控制电路内含ARM和FPGA，ARM通过内部数据总线与FPGA共享内存数据；所述ARM与DSP核心控制电路之间通过SRI O接口进行通信。本发明具有高速率、高精度等优点。

技术研发人员：苏鑫,范江华,谭小林,李杰,梁文彬,黄瑾
受保护的技术使用者：中国电子科技集团公司第四十八研究所
技术研发日：
技术公布日：2024/1/15