存取存储器中按照地址顺序依次存入；
[0066]步骤102:上位机将所显示BMP图像的编号、液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组显示刷新频率、液晶模组显示时序发给上层接口模块丨，上层接口模块i再将上述所显示BMP图像的编号、液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组显示刷新频率和液晶模组显示时序缓存到图像参数缓存模块(2)中；
[0067]步骤103:图像参数转换模块3从图像参数缓存模块2中取出上述所显示BMP图像的编号、液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组显示刷新频率和液晶模组显示时序，并将液晶模组显示时序、液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组显示刷新频率发送给RGB画面时序产生模块11产生液晶模组显示时序的RGB同步信号，图像参数转换模块3同时将所显示BMP图像的编号送入外部BMP接口模块4 ;
[0068]步骤104:外部BMP接口模块4根据上述所显示BMP图像的编号找到存在BMP图像预存储模块5中的对应BMP图像数据，将上述对应BMP图像数据输送到图像产生控制模块7，图像产生控制模块7根据上述液晶模组水平分辨率和液晶模组垂直分辨率将上述对应BMP图像数据转换成所显示BMP图像形式的存储格式(根据液晶模组水平分辨率、垂直分辨率确定图像大小)，并将所显示BMP图像形式的存储格式数据送入图像存储控制模块8 ；
[0069]步骤105:图像存储控制模块8将上述所显示BMP图像形式的存储格式数据中每个像素点存入DDR存储器模块9，从第I行第I个像素点开始，依次顺序的将各个像素点的RGB颜色值存入到DDR存储器模块9对应的地址中，直到最后一行最后一个像素的RGB颜色值被存入DDR存储器模块9中；
[0070]步骤106:图像存储控制模块8向图像参数转换模块3发送图像存储状态信号，告知图像参数转换模块3逻辑画面数据接收完毕，当图像存储状态信号显示图像存储控制模块8中BMP图像数据存储完毕后，图像参数转换模块3向RGB画面输出模块10发送图像控制信号，同时，图像参数转换模块3向RGB画面时序产生模块11发送液晶模组图像显示时序信号，RGB画面输出模块10在图像控制信号的控制下根据RGB画面时序产生模块11产生的RGB同步信号将所要得到某一行中的某一个像素的信息传输给图像存储控制模块8，所述RGB同步信号包括视频帧同步信号、视频行同步信号和视频数据有效信号，图像存储控制模块8则从DDR存储器模块9中取出该像素对应的颜色值，图像存储控制模块8将该对应的颜色值传输给RGB画面输出模块10，RGB画面输出模块10将接收到的对应颜色值和RGB同步信号中的视频数据有效信号同步到一起，从而产生并行的RGB图像信号输出(该信号中只包含BMP图像信号)；
[0071]步骤107，多传输链路低电压差分信号传输模块15将并行的RGB图像信号根据上层接口模块I输送过来的LVDS传输编码控制信号(包括LVDS图像VESA数据输出格式信号、LVDS图像JEIDA数据输出格式信号、模组显示色阶位宽(6bit、8bit、10bit、12bit)控制信号)进行编码和输出颜色位宽设置，再根据上层接口模块I输送过来的LVDS传输链路数控制信号(单传输链路控制信号、双传输链路控制信号、四个传输链路控制信号、八个传输链路控制信号)进行相应的LVDS传输调制串化处理，使得输出为标准的图像LVDS传输链路信号在各个传输链路上输出给待测液晶模组。
[0072]本说明书未作详细描述的内容属于本领域专业技术人员公知的现有技术。
【主权项】
1.一种基于FPGA的图形信号产生装置，它包括上层接口模块(I)、图像参数缓存模块(2)、图像参数转换模块(3)、外部BMP接口模块(4)、逻辑画面产生模块￠)、图像产生控制模块(7)、图像存储控制模块(8)、RGB画面输出模块(10)、RGB画面时序产生模块(11)和多传输链路低电压差分信号传输模块(15)； 其中，所述上层接口模块(I)的逻辑画面参数输出端连接图像参数缓存模块(2)的信号输入端，图像参数缓存模块(2)的信号输出端连接图像参数转换模块(3)的逻辑画面缓存参数输入端，所述图像参数转换模块(3)的逻辑画面参数及控制命令输出端分别连接外部BMP接口模块(4)和逻辑画面产生模块(6)的信号输入端，外部BMP接口模块(4)和逻辑画面产生模块￠)的信号输出端连接图像产生控制模块(7)的图像数据输入端，图像产生控制模块(7)的信号输出端连接图像存储控制模块(8)的信号输入端，图像存储控制模块(8)的通信端连接RGB画面输出模块(10)的通信端，RGB画面时序产生模块(11)的RGB同步信号输出端连接RGB画面输出模块(10)的RGB同步信号输入端，所述RGB画面输出模块(10)的RGB图像信号输出端连接多传输链路低电压差分信号传输模块(15)的RGB图像信号输入端，多传输链路低电压差分信号传输模块(15)的LVDS视频信号输出端用于连接待测液晶模组； 所述上层接口模块(I)的LVDS传输编码控制信号输出端、模组显示色阶位宽控制信号输出端和LVDS传输链路数控制信号输出端分别连接多传输链路低电压差分信号传输模块(15)对应的LVDS传输编码控制信号输入端、模组显示色阶位宽控制信号输入端和LVDS传输链路数控制信号输入端； 所述图像参数转换模块(3)的液晶模组图像时序信号输出端连接RGB画面时序产生模块(11)的液晶模组图像时序信号输入端，图像参数转换模块(3)的图像控制信号输出端分别连接RGB画面输出模块(10)和图像产生控制模块(7)的图像控制信号输入端，所述图像存储控制模块(8)的图像存储状态信号输出端连接图像参数转换模块(3)的图像存储状态信号输入端。2.根据权利要求1所述的基于FPGA的图形信号产生装置，其特征在于:它还包括BMP图像预存储模块(5)和基本逻辑画面功能模块(14)，所述BMP图像预存储模块(5)的存储数据通信端连接外部BMP接口模块(4)的存储数据通信端，基本逻辑画面功能模块(14)的信号输出端连接逻辑画面产生模块出)的信号输入端。3.根据权利要求2所述的基于FPGA的图形信号产生装置，其特征在于:所述外部BMP接口模块(4)还能连接外部BMP存储设备(13)，所述逻辑画面产生模块(6)还能连接外部逻辑画面功能扩展卡(12)。4.根据权利要求1所述的基于FPGA的图形信号产生装置，其特征在于:所述图像存储控制模块(8)还连接有DDR存储器模块(9)。5.一种利用权利要求1所述基于FPGA的图形信号产生装置产生图形信号的方法，其特征在于，它包括如下步骤: 步骤1:上位机将液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组图像显示时序、所显示逻辑画面的配置信息和所显示BMP图像的配置信息发送给上层接口模块(1)，上述所显示逻辑画面的配置信息包括所显示逻辑画面的类型编号、所显示逻辑画面产生参数、所显示逻辑画面的RGB各分量颜色值、所显示逻辑画面的背景色和所显示逻辑画面填充参数，上述所显示BMP图像的配置信息包括所嵌入BMP图像的大小和所嵌入BMP图像的起始位置坐标； 步骤2:上层接口模块(I)将液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组图像显示时序、所显示逻辑画面配置信息和所显示BMP图像配置信息进行解析，并将解析后的液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组图像显示时序、所显示逻辑画面配置信息和所显示BMP图像配置信息保存到图像参数缓存模块(2)中； 步骤3:图像参数转换模块(3)读取图像参数缓存模块(2)中缓存的所显示逻辑画面配置信息和所显示BMP图像配置信息，图像参数转换模块(3)根据所显示逻辑画面配置信息向逻辑画面产生模块(6)传输液晶模组水平分辨率、液晶模组垂直分辨率、所显示逻辑画面的配置参数传输控制命令和显示逻辑画面配置信息； 同时，图像参数转换模块⑶根据所显示BMP图像配置信息向外部BMP接口模块(4)传输液晶模组水平分辨率、液晶模组垂直分辨率、所显示BMP图像配置参数传输控制命令和所显示BMP图像配置信息； 同时，图像参数转换模块(3)将液晶模组图像显示时序发给RGB画面时序产生模块(11)以产生液晶模组图像显示的时序； 步骤4:图像参数转换模块(3)完成步骤3所述的操作后，图像参数转换模块(3)向图像产生控制模块(7)发送图像控制信号，用于启动后续图像存储控制模块(8)、DDR存储器模块(9)、RGB画面输出模块(1