半导体结构的制备方法及半导体结构与流程

1.本公开涉及半导体技术领域，尤其涉及一种半导体结构的制备方法及半导体结构。


背景技术：

2.动态随机存储器(dynamic random access memory，dram)是一种常用的存储数据的半导体器件。动态随机存储器一般包括多个存储单元，每个存储单元包括晶体管和电容器，其中晶体管的源极和漏极分别与位线和电容器电连接。字线用于控制晶体管的开启和关闭，并且通过位线读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
3.其中，晶体管的主要结构包括由浅沟槽隔离结构相间隔的有源区，位线通过位线接触电连接至有源区。其中，位线接触直接接触有源区，位线通常包括多层导电材料，位于最上层的导电材料一般是金属。在实际的制备过程中，通常需要依次沉积覆盖在整个衬底上的位线接触的材料、位线的材料、以及位于位线表面的绝缘材料，再通过刻蚀的方式以形成最终位线。然而，在位线接触上方的位线顶层会发生过度刻蚀的问题，最终结果是位线接触上方的位线的金属导电材料(如钨)会偏细。这会影响位线的物理和导电性能，进而影响半导体器件的响应速度。


技术实现要素：

4.基于此，针对上述背景技术中的问题，为了改善或避免位线的金属导电材料(如钨)变细的情况，有必要提供一种半导体结构的制备方法。
5.根据本公开的一些实施例，提供了一种半导体结构的制备方法，其包括如下步骤：
6.提供衬底；
7.于所述衬底上形成图案化的阻隔结构和接触材料层，所述阻隔结构包括层叠设置的电连接层和保护层，所述电连接层位于所述衬底和所述保护层之间，所述阻隔结构的开口定义出位线接触孔的位置，所述接触材料层形成于所述位线接触孔中，所述接触材料层的顶面高于所述电连接层的顶面；
8.获取所述接触材料层的顶面与所述电连接层的顶面之间的初始距离，若所述初始距离大于预设距离，则使位于表层的所述接触材料层反应形成牺牲层，位于所述牺牲层下方的所述接触材料层作为接触层，以使所述接触层的顶面与所述电连接层的顶面之间的距离不大于所述预设距离；以及
9.去除所述牺牲层。
10.在本公开的其中一些实施例中，在使位于表层的所述接触材料层反应形成牺牲层的步骤中，通过控制反应量以使得所述接触层的顶面与所述电连接层的顶面持平。
11.在本公开的其中一些实施例中，所述接触材料层的材料包括硅，使位于表层的部分所述接触材料层反应形成牺牲层的步骤包括：对所述接触材料层进行氧化处理，形成氧化硅作为所述牺牲层。
12.在本公开的其中一些实施例中，采用氧化性气体对所述接触材料层进行氧化处理。
13.在本公开的其中一些实施例中，进行氧化处理时，反应温度为80℃～100℃。
14.在本公开的其中一些实施例中，进行氧化处理时，所述氧化性气体的气体流量为100sccm～200sccm。
15.在本公开的其中一些实施例中，所述氧化性气体包括氧气、二氧化氮、氧硫化碳和二氧化硫中的一种或多种。
16.在本公开的其中一些实施例中，所述保护层的材料和所述牺牲层的材料相同，在去除所述牺牲层的步骤中，同时去除所述保护层。
17.在本公开的其中一些实施例中，所述衬底内包括浅沟槽隔离结构，所述浅沟槽隔离结构于所述衬底内隔离出多个间隔排布的有源区，在去除所述牺牲层之后，还包括：
18.形成位线和位线接触，所述位线接触经由所述接触层刻蚀得到，所述位线位于所述位线接触上，所述位线经由所述位线接触电连接于所述有源区。
19.在本公开的其中一些实施例中，形成所述位线的步骤包括：
20.形成第一导电材料层，所述第一导电材料层覆盖所述接触层和所述电连接层；
21.于所述第一导电材料层上形成第二导电材料层；
22.于所述第二导电材料层上形成绝缘介质材料层；
23.刻蚀所述绝缘介质材料层、所述第二导电材料层和所述第一导电材料层，以分别形成位线绝缘层、第二位线导电层和第一位线导电层，所述位线包括所述位线绝缘层、所述第二位线导电层和所述第一位线导电层。
24.在本公开的其中一些实施例中，所述第二位线导电层的材料包括钨。
25.在本公开的其中一些实施例中，所述电连接层的材料和所述接触材料层的材料相同。
26.在本公开的其中一些实施例中，于所述衬底上形成图案化的阻隔结构的步骤包括：
27.在所述衬底上形成所述电连接层；
28.在所述电连接层上形成所述保护层；
29.在所述保护层上形成图案化的掩膜结构，所述掩膜结构中露出待刻蚀的部分所述保护层；
30.基于所述掩膜结构，刻蚀所述保护层和所述电连接层，形成所述阻隔结构。
31.在本公开的其中一些实施例中，所述阻隔结构还包括隔离层，所述隔离层设置于所述衬底与所述电连接层之间。
32.本公开又一方面提供了一种半导体结构，所述半导体结构由上述任一实施例所述的半导体结构的制备方法制备得到。
33.经本公开的发明人研究发现，在位线的制备过程中，需要先在衬底上方整体沉积导电材料，再在其中刻蚀位线接触孔，然后再在位线接触孔内填充位线接触的材料。由于位线接触的材料是在沉积导电材料之后形成的，位线接触的材料的顶面通常会高于其周围的导电材料的顶面。这导致了，在后续制备位线的过程中，位线接触上方的位线材料(如钨)会更早被刻蚀，最终导致了位线接触上方的位线的金属导电材料(如钨)偏细的问题。
34.于本公开提供的半导体结构的制备方法中，在位线接触孔中形成接触材料层后，若初始距离大于预设距离，则使位于表层的接触材料层反应形成牺牲层，然后去除牺牲层。其中，通过使部分接触材料层反应的方式，使得接触层的顶面与电连接层的顶面之间的间距缩小直至不大于预设距离或是接触层的顶面与电连接层的顶面持平，因此接触层的顶面和电连接层的顶面更为平整。这使得后续在接触层和电连接层上方制备位线时的刻蚀过程更为同步。因而通过该方式，能够较为有效地避免传统技术中位线接触上方的位线材料更早被刻蚀的问题，进而解决位线接触上方的位线的金属导电材料(如钨)偏细的问题。
35.上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
36.为了更清楚地说明本公开实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
37.图1为本公开一实施例的半导体结构的制备方法的步骤示意图；
38.图2为图1的步骤s1中所用的衬底的俯视图；
39.图3为图2中aa’区的衬底的截面示意图；
40.图4为在图3所示结构的基础上形成阻隔结构的结构示意图；
41.图5a为在图4所示结构的基础上形成掩膜结构的结构示意图；
42.图5b为在图5a所示结构的基础上进行刻蚀的结构示意图；
43.图5c为在图5b所示结构的基础上进行刻蚀的结构示意图；
44.图5d为在图5c所示结构的基础上形成位线接触孔的结构示意图；
45.图6为在图5所示结构的基础上填充接触材料层的结构示意图；
46.图7为在图6所示结构的基础上形成牺牲层的结构示意图；
47.图8为在图7所示结构的基础上去除保护层和牺牲层的结构示意图；
48.图9为在图8所示结构的基础上形成位线材料层和绝缘层的结构示意图；
49.图10为在图9所示结构的基础上刻蚀绝缘层、位线材料层和接触材料层的结构示意图；
50.图11为图10所示的结构对应的俯视图。
51.其中，各附图标记及其含义如下：
52.110、有源区；120、浅沟槽隔离结构；210、阻隔结构；211、电连接层；212、保护层；213、隔离层；221、第一掩膜材料层；222、第一刻蚀停止层；223、第二掩膜材料层；224、第二刻蚀停止层；225、掩膜图形转移层；226、第三掩膜材料层；230、掩膜遮蔽层；310、接触材料层；311、接触层；312、位线接触；320、牺牲层；410、第一导电材料层；411、第一位线导电层；420、第二导电材料层；421、第二位线导电层；430、绝缘介质材料层；431、位线绝缘层。
具体实施方式
53.为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中
给出了本公开的首选实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本公开的公开内容更加透彻全面。
54.除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
55.应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。电连接的方式用于表示电流可以在电连接的多个元件之间传导，其具体方式可以是一个元件直接接触另一个元件，也可以是一个元件通过其他导电元件连接至另一个元件。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
56.空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
57.在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
58.本公开的一个实施例提供了一种半导体结构的制备方法，其包括：如下步骤：
59.提供衬底；
60.于衬底上形成图案化的阻隔结构和接触材料层，阻隔结构包括层叠设置的电连接层和保护层，电连接层位于衬底和保护层之间，阻隔结构的开口定义出位线接触孔的位置，接触材料层形成于位线接触孔中，所述接触材料层的顶面高于所述电连接层的顶面；
61.获取所述接触材料层的顶面与所述电连接层的顶面之间的初始距离，若所述初始距离大于预设距离，则使位于表层的所述接触材料层反应形成牺牲层，位于所述牺牲层下方的所述接触材料层作为接触层，以使所述接触层的顶面与所述电连接层的顶面之间的距离不大于所述预设距离；以及，去除所述牺牲层。
62.于本公开提供的半导体结构的制备方法中，在位线接触孔中形成接触材料层后，
若初始距离大于预设距离，则使位于表层的接触材料层反应形成牺牲层，然后去除牺牲层。其中，通过使部分接触材料层反应的方式，使得接触层的顶面与电连接层的顶面之间的间距缩小直至不大于预设距离或是接触层的顶面与电连接层的顶面持平，因此接触层的顶面和电连接层的顶面更为平整。这使得后续在接触层和电连接层上方制备位线时的刻蚀过程更为同步。因而通过该方式，能够较为有效地避免传统技术中位线接触上方的位线材料更早被刻蚀的问题，进而解决位线接触上方的位线的金属导电材料(如钨)偏细的问题。
63.图1示出了本公开的半导体结构的制备方法的一种实施例的步骤示意图。参照图1所示，该半导体结构的制备方法包括步骤s1～步骤s6。
64.步骤s1，提供包括浅沟槽隔离结构120和有源区110的衬底。
65.图2示出了一种衬底的俯视图。参照图2所示，在该衬底中具有浅沟槽隔离结构120，并且浅沟槽隔离结构120在衬底内隔离出多个间隔排布的有源区110。图3示出了图2中的衬底在aa’处的截面示意图。
66.在该实施例的一些示例中，有源区110的材料可以包括硅、锗或锗化硅。例如，衬底的材料可以包括硅。可以理解，有源区110可以是经过特定掺杂处理后的硅。浅沟槽隔离结构120用于绝缘间隔有源区110，浅沟槽隔离结构120可以包括绝缘材料。可选地，浅沟槽隔离结构120可以包括氧化硅、氮化硅或氮氧化硅。在该示例中，浅沟槽隔离结构120包括氧化硅。
67.在该实施例的一些示例中，浅沟槽隔离结构120可以通过刻蚀具有有源区110的衬底、并在衬底中填充绝缘材料的方式形成。
68.参照图3所示，在该实施例的一些示例中，衬底还包括设置于有源区110和浅沟槽隔离结构120上方的介质层。介质层用于绝缘间隔有源区110与后续制备的位线。可选地，介质层的材料包括绝缘材料。进一步地，介质层的材料可以与浅沟槽隔离结构120的材料相同，例如，介质层的材料包括氧化硅。
69.步骤s2，在衬底上形成图案化的阻隔结构210。
70.其中，阻隔结构210包括层叠设置的电连接层211和保护层212，电连接层211位于衬底和保护层212之间。图案化的阻隔结构210之间具有位线接触孔，位线接触孔露出部分有源区110，位线接触孔用于在后续的制备过程中填充位线接触的材料。
71.在该实施例的一些示例中，阻隔结构210还包括隔离层213，隔离层213设置于衬底与电连接层211之间。可选地，阻隔结构210的材料包括氮化硅。
72.其中，电连接层211的材料为导电材料。可选地，电连接层211的材料可以包括金属或硅。在该示例中，电连接层211的材料包括多晶硅。
73.其中，保护层212用于在刻蚀的过程中保护位于其下方的电连接层211。在该实施例的一些示例中，保护层212的材料可以包括氧化硅。
74.参照图4所示，在该实施例的一些示例中，于衬底上形成图案化的阻隔结构210的步骤包括：形成阻隔结构210以及对阻隔结构210进行图案化处理。其中，形成阻隔结构210的步骤包括：在衬底上形成电连接层211，以及，在电连接层211上形成保护层212。其中，电连接层211和保护层212的材料可以通过例如物理气相沉积法或者化学气相沉积法依次沉积在衬底上。此时，制备的电连接层211和保护层212整体覆盖衬底，因此还需要在其中制备位线接触孔以暴露部分有源区110。可选地，在形成电连接层211之前，还包括在衬底上形成
隔离层213的步骤。隔离层213也可以整体覆盖衬底。
75.在该实施例的一些示例中，参照图5a～图5d，在对阻隔结构210进行图案化处理的步骤之前，还包括：在保护层212上形成图案化的掩膜结构，掩膜结构中露出待刻蚀的部分保护层212。
76.参照图5a所示，在阻隔结构上形成掩膜结构。掩膜结构可以包括自下至上依次层叠设置的第一掩膜材料层221、第一刻蚀停止层222、第二掩膜材料层223、第二刻蚀停止层224、掩膜图形转移层225和第三掩膜材料层226。
77.在形成掩膜结构之后还包括刻蚀掩膜结构的步骤。其中，由于刻蚀是从上至下进行刻蚀的，具体地，依次刻蚀第三掩膜材料层226、掩膜图形转移层225、第二刻蚀停止层224、第二掩膜材料层223、第一刻蚀停止层222及第一掩膜材料层221。其中，第一掩膜材料层221、第二掩膜材料层223和第三掩膜材料层226的材料可以包括旋涂硬掩膜材料。掩膜图形转移层225的材料可以包括氧化物层，例如氧化硅。第二刻蚀停止层224用于在蚀穿掩膜图形转移层之后阻挡刻蚀剂，保护位于下方的第二掩膜材料层223。第一刻蚀停止层222用于在蚀穿第二掩膜材料层223之后阻挡刻蚀剂，保护位于下方的第一掩膜材料层221。可选地，第一刻蚀停止层222和第二刻蚀停止层224可以包括氮化物层，例如氮化硅。
78.参照图5b所示，刻蚀掩膜结构的步骤包括：刻蚀第三掩膜材料层226和掩膜图形转移层225，以在掩膜图形转移层225中形成与位线接触孔相对应的图案。为了保证刻蚀的精度，可以分两次在掩膜图形转移层225中形成与位线接触孔相对应的图案。例如，在刻蚀掩膜结构时，可以首先在第三掩膜材料层226表面形成第一图案层(图中未示出)，第一图案层的材料可以是光刻胶。在第一图案层的遮蔽下，依次刻蚀第三掩膜材料层226和掩膜图形转移层225，以在掩膜图形转移层225上形成第一图案。然后，去除第一图案层和第三掩膜材料层226之后，再在具有第一图案的掩膜图形转移层225上形成一层第四掩膜材料层(图中未示出)和第二图案层(图中未示出)。在第二图案层的遮蔽下，依次刻蚀第四掩膜材料层和掩膜图形转移层225，以在掩膜图形转移层225上形成第二图案。其中第四掩膜材料层和第三掩膜材料层的材料可以相同，第二图案层也可以是光刻胶。由此，掩膜图形转移层225上同时具有与位线接触孔相对应的第一图案和第二图案。
79.参照图5c所示，在掩膜图形转移层225上形成与位线接触孔相对应的图案之后，还包括：刻蚀第二刻蚀停止层224以及第二掩膜材料层223，并在刻蚀的孔中形成掩膜遮蔽层230。掩膜遮蔽层230的材料与第二刻蚀停止层224和第二掩膜材料层223的材料均不相同，可选地，掩膜遮蔽层230的材料可以包括氧化物，例如氧化硅。
80.参照图5d所示，在形成掩膜遮蔽层230之后依次刻蚀掩膜遮蔽层之外的第二刻蚀停止层224、第二掩膜材料层223、第一刻蚀停止层222、第一掩膜材料层221以及阻隔结构，以形成图案化的阻隔结构。可选地，在去除保护层的同时，可以同时去除掩膜遮蔽层。可以理解，在形成图案化的阻隔结构之后，还包括去除掩膜遮蔽层下方的第一刻蚀停止层和第一掩膜材料层的步骤。
81.图5d示出了刻蚀后所形成的图案化的阻隔结构210，阻隔结构210中的开口定义出位线接触孔的位置。可以理解，在本公开中，位线接触孔仅用于定义用于制备位线接触的区域，该区域的顶面低于相邻的阻挡结构的顶面。位线接触孔并不一定严格具有孔状结构，也可以不限于孔状或槽状结构，只要是在衬底上形成的低于阻挡结构顶面的、用于制备位线
接触的区域，皆可认为是位线接触孔。
82.在该实施例的一些示例中，在形成图案化的阻隔结构210之后，还包括：基于阻隔结构210对衬底进行刻蚀，以形成露出有源区110的位线接触孔。参照图5d所示，阻隔结构210定义出位线接触孔的开口，有源区110作为该位线接触孔的孔底。其中，对衬底进行刻蚀时，可以依次刻蚀介质层和有源区110，以形成露出有源区110的位线接触孔。刻蚀介质层和有源区110的方式可以是干法刻蚀。
83.步骤s3，在位线接触孔中形成接触材料层310。
84.参照图6所示，在该实施例的一些示例中，于位线接触孔内形成接触材料层310的方式可以包括但不限于气相沉积。通过气相沉积的方式能够将位线接触材料层310填充于位线接触孔中。可以理解，对应于有源区110，位线接触孔可以有多个，相邻的位线接触孔中的接触材料层310通过电连接层211相互连接。
85.其中，接触材料层310用于在后续的制备过程中通过刻蚀形成位线接触。接触材料层310的材料可以选自导电材料。可选地，接触材料层310的材料与电连接层211的材料相同。例如，接触材料层310的材料包括多晶硅。
86.步骤s4，使位于表层的部分接触材料层310反应形成牺牲层320。
87.可以理解，接触材料层310与电连接层211并非同时形成，于实际的制备工艺中，接触材料层310的表面高度通常会控制得比电连接层211略高。在本公开的研究中发现，由于接触材料层310的表面高度比电连接层211略高，而后续还需要进一步在接触材料层310和电连接层211表面同时形成位线材料层410并进行刻蚀。在刻蚀的步骤中，由于接触材料层310的表面略高，接触材料层310上方的部分位线材料层410也略高，这使得此部分位线材料层410的顶部会更早开始被刻蚀，进而导致位线接触上方的位线的金属导电材料(如钨)偏细的问题。
88.为了解决这一问题，本公开进一步提出了如下的处理方式。
89.在该实施例的一些示例中，在使位于表层的部分接触材料层310反应形成牺牲层320之前，还包括：获取接触材料层310的顶面与电连接层211的顶面之间的初始距离。若该初始距离大于预设距离，则可以对接触材料层310进行进一步的处理，以解决位线偏细的问题。
90.参照图7所示，使位于表层的部分接触材料层310反应，以使得反应的部分接触材料层310转化为牺牲层320，位于牺牲层320下方的接触材料层310基本未改变，可以作为接触层311。通过位于表层的部分接触材料层310反应，可以使得接触层311的顶面低于接触材料层310的顶面，从而使得接触层311的顶面与电连接层211的顶面之间的距离小于初始距离、缩小直至不大于预设距离或是接触层的顶面与电连接层的顶面持平。
91.在该实施例的一些示例中，使位于表层的部分接触材料层310反应的步骤包括：对位于表层的部分接触材料层310进行氧化处理，形成包括氧化硅的牺牲层320。其中，使位于表层的部分接触材料层310反应的方式可以有多种。例如，可以通过将接触材料层310置于反应气体氛围中，以使得接触材料层310与反应气体发生反应。
92.在该实施例的一些示例中，氧化性气体可以包括氧气、二氧化氮、氧硫化碳和二氧化硫中的一种或多种。
93.参照图7所示，在该实施例的一些示例中，在使位于表层的部分接触材料层310反
应形成牺牲层320的步骤中，可以通过控制接触材料层310的反应量，以使得接触层311的顶面与电连接层211的顶面持平。可以理解，接触材料层310在反应时，会从表层逐渐向内部反应，而通过控制反应时间，即可控制接触材料层310的实际反应深度，进而使得接触层311的顶面与电连接层211的顶面持平。
94.进一步地，在使接触材料层310发生反应时，不同的反应条件可能会影响接触材料层310的反应速率以及反应均匀性。在实际的反应时，需要控制反应速率较为平稳、反应均匀性较高，才能更为精准地控制接触材料层310的反应深度。在该实施例的一些示例中，对接触材料层310进行氧化处理的方式可以是将接触材料层310置于氧化性气体的氛围中进行反应。可选地，氧化性气体可以包括氧气。其中，可以将接触材料层310与氧化性气体发生氧化反应的过程近似为活性氧(或氧自由基、氧离子)扩散入接触材料层310的过程，其反应速率其中k为活性氧在介质中的扩散系数，为活性氧的浓度梯度。因而，将接触材料层310置于氧化性气体的氛围中进行反应，能够使得反应均匀性更高且反应速率更为可控。
95.在该实施例的一些示例中，在对位于表层的部分接触材料层310进行氧化处理时，反应温度为80℃～100℃。在反应腔的大部分区域中，可以认为活性氧的浓度维持恒定。在靠近接触材料层310的部分，由于接触材料层310表面被氧化时消耗活性氧，导致靠近接触材料层310表面的活性氧浓度较低且浓度梯度较大，因而此处反应速率较高。在接触材料层310内部，由于活性氧的浓度梯度较小、并且活性氧在接触材料层310内部的扩散系数也较低，因此接触材料层310内部的反应速率明显较低。通过控制反应温度为80℃～100℃，能够适当提高活性氧在接触材料层310内部的扩散系数，进而使得反应在一个较为合适的速率下进行。
96.在该实施例的一些示例中，采用氧化性气体对位于表层的部分接触材料层310进行氧化处理，氧化性气体的气体流量为100sccm～200sccm。通过控制氧化性气体的气体流量，能够尽量保证反应腔室内氧化性气体的浓度稳定，进而保证接触材料层310的反应速率更为合适且反应均匀性较高。
97.在该实施例的一些示例中，可以通过接触材料层310的顶面与电连接层211的顶面之间的初始距离，结合控制接触材料层310的反应时间，以尽可能更为精准地控制接触材料层310的反应深度。例如，假设接触材料层310的顶面与电连接层211的顶面高度之差为h，接触材料层310在特定条件下的反应速率为v，则为了使得接触材料层310与电连接层211的顶面持平，反应时间可以控制为h/v。
98.其中，预设距离可以按照位线接触上方的位线顶端的宽度减小值进行确定。例如：当接触材料层的顶面与电连接层的顶面之间的间距大于预设距离时，位线接触上方的位线顶端的宽度减小值超出预设的减小值。当接触材料层的顶面与电连接层的顶面之间的初始距离小于预设距离时，位线接触上方的位线顶端的宽度减小值在预设减小值以下。而预设减小值则可以根据对于位线性能的实际需求确定。步骤s5，去除保护层212和牺牲层320。
99.参照图8所示，在形成牺牲层320之后，可以去除保护层212和牺牲层320，以露出位于下方的电连接层211和接触层311。电连接层211和接触层311的顶面基本持平。
100.在该实施例的一些示例中，保护层212的材料和牺牲层320的材料相同，在去除保
护层212和牺牲层320的步骤中，可以同时去除保护层212和牺牲层320。例如，保护层212的材料选自氧化硅，牺牲层320的材料也选自氧化硅。在去除保护层212和牺牲层320时，可以通过去除氧化硅的方式同时去除保护层212和牺牲层320。可以理解，牺牲层320的材料与接触材料层310的材料相关。因此，若牺牲层320的材料为氧化硅，则接触材料层310的材料可以是硅，例如多晶硅。
101.在该实施例的一些示例中，去除保护层212和去除牺牲层320的方式可以是刻蚀，刻蚀可以选自干法刻蚀或湿法刻蚀。刻蚀所用的刻蚀剂可以对于牺牲层320和接触材料层310具有较高的刻蚀选择比，对于牺牲层320具有较高的反应速率，对于接触材料层310则具有较低的反应速率或不反应。同理，刻蚀所用的刻蚀剂可以对于保护层212和电连接层211具有较高的刻蚀选择比。
102.步骤s6，形成位线和位线接触312。
103.参照图9和图10所示，在该实施例的一些示例中，位线接触312可以经由接触层311刻蚀得到。位线位于位线接触312上，位线经由位线接触312电连接于有源区110。
104.在该实施例的一些示例中，形成位线的步骤包括：形成第一导电材料层410，第一导电材料层410覆盖接触层311和电连接层211；
105.于第一导电材料层410上形成第二导电材料层420；
106.于第二导电材料层420上形成绝缘介质材料层430；
107.刻述绝缘介质材料层430、第二导电材料层420和第一导电材料层410，以分别形成位线绝缘层431、第二位线导电层421和第一位线导电层411，位线包括位线绝缘层431、第二位线导电层421和第一位线导电层411。其中，第一导电材料层410整体覆盖接触层311和电连接层211。
108.在该实施例的一些示例中，第一导电材料层410可以用于提高第二导电材料层420与接触层311以及第二导电材料层420与电连接层211之间的附着力，第二导电材料层420则可以作为位线的主体导电部分，提供较高的电导率。
109.在该实施例的一些示例中，第一导电材料层410的材料可以包括金属钛和氮化钛中的一种或多种。形成第一导电材料层410的方式可以是物理气相沉积法或化学气相沉积法。例如，通过化学气相沉积法制备金属钛的方式可以是：选用包括氯化钛的原料在还原性气体氛围下形成。
110.在该实施例的一些示例中，第二导电材料层420的材料可以包括金属钨，以使得位线具有更高的电导率和稳定性。形成第二导电材料层420的方式可以是物理气相沉积法或化学气相沉积法。例如，通过化学气相沉积法制备金属钨的方式可以是：采用六氟化钨为原料沉积第二导电材料层420。
111.参照图9所示，在形成第二导电材料层420之后，可以继续在第二导电材料层420上形成一层绝缘介质材料层430。绝缘介质材料层430主要用于从顶部封闭第二导电材料层420，防止第二位线导电层421与其他部件之间发生短接。
112.在该实施例的一些示例中，绝缘介质材料层430的材料可以包括氮化硅。形成绝缘介质材料层430的方式可以是物理气相沉积法或化学气相沉积法。
113.参照图10所示，刻述绝缘介质材料层430、第二导电材料层420和第一导电材料层410，以形成包括位线绝缘层431、第二位线导电层421和第一位线导电层411的位线。可以理
解，在刻蚀绝缘介质材料层430、第二导电材料层420和第一导电材料层410的步骤中，可以采用含氟的刻蚀剂进行刻蚀。
114.在该实施例的一些示例中，在刻蚀绝缘介质材料层430、第二导电材料层420和第一导电材料层410之前，还可以在绝缘介质材料层430上涂布一层光刻胶层，再对光刻胶层按照预设的图案进行曝光、显影，以对其进行图案化处理。图案化的光刻胶层的开口定义出绝缘介质材料层430的需要被刻蚀的区域。
115.在上述制备过程中，如果不对接触材料层310的表层进行反应处理形成牺牲层320并去除，则接触材料层310的顶面往往高于电连接层211的顶面，随之，接触材料层310上方的部分第二导电材料层420的顶面也高于电连接层211上方的部分第二导电材料层420的顶面。在制备位线时，刻蚀剂在刻蚀完绝缘介质材料层430之后会紧接着刻蚀到第二导电材料层420，由于接触材料层310上方的部分第二导电材料层420更为突出，其顶端的侧壁相较于其他部位也会更早接触到刻蚀剂，进而导致其顶端过度刻蚀的情况。
116.在前述的步骤s4和步骤s5中，通过使部分接触材料层310反应形成牺牲层320后再去除牺牲层320的方式，使得接触层311的顶面与电连接层211的顶面之间的距离相较于初始距离更低，因此接触层311与电连接层211的顶面更为平坦。而后在该步骤中，整体覆盖接触层311和电连接层211的第一导电材料层410、第二导电材料层420和绝缘介质材料层430也更为平坦。相较于未进行平坦处理的传统技术，在刻蚀绝缘介质材料层430和刻蚀第二导电材料层420的步骤中，接触层311上方的部分第二导电材料层420相较之前更晚接触到刻蚀剂，因而其顶端过度刻蚀的情况能够得到减轻。
117.在该实施例的一些示例中，通过控制接触层311与电连接层211的顶面持平，能够尽可能确保第二导电材料层420的顶面是平整的，进而尽量避免在刻蚀第二导电材料层420时产生的位线顶端偏细的问题。
118.在该实施例的一些示例中，在刻蚀完预设区域的部分绝缘介质材料层430、第二导电材料层420和第一导电材料层410之后，还可以继续刻蚀电连接层211和接触层311，直至刻蚀到衬底，即可停止刻蚀。其中，刻蚀后的接触层311可作为位线接触312。参照图11所示，其示出了图10所示的半导体结构对应的俯视图。图11中的圆形表示保留的隔离层213的位置，圆形以外的区域则表示位线接触孔的区域，图11中的位线接触312位于位线绝缘层431下方的位线接触孔中。
119.通过上述步骤s1～s6，能够完成该半导体结构的制备。
120.可以理解，在形成位线之后，还可以包括在位线周围制备位线侧墙的步骤。在该实施例的一些示例中，形成位线侧墙的步骤可以包括：于位线的侧壁及暴露的位线接触的侧壁形成第一氮化物层；再于第一氮化物层的表面形成氧化物层；再于氧化物层的表面及位线的顶部形成第二氮化物层。其中，第一氮化物层的材料可以包括氮化硅，氧化物层的材料可以包括氧化硅，第二氮化物层的材料可以包括氮化硅。
121.本公开还提供了一种半导体结构，其由上述半导体结构的制备方法制备得到。
122.参照图10和图11所示，该半导体结构包括衬底、电连接层211、位线接触312和位线。其中，衬底包括浅沟槽隔离结构120和有源区110，浅沟槽隔离结构120于衬底内隔离出多个间隔排布的有源区110。衬底上具有露出有源区110的位线接触孔，位线接触312设置于位线接触孔中，电连接层211设置于位线接触孔孔外的衬底上，位线设置于电连接层211和
位线接触312上。其中，位线接触312可以由接触层311刻蚀后形成。
123.在该实施例的一些示例中，该半导体结构中的位线接触的顶面与电连接层的顶面持平。
124.请注意，上述实施例仅出于说明性目的而不意味对本公开的限制。
125.应该理解的是，除非本文中有明确的说明，的步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，的步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
126.本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
127.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。