专利名称：减少等离子体点火压力的制作方法
背景技术：
等离子体长久以来一直用在等离子体处理设备中将基板(例如，半导体基板、平板基板、纳米机基板等)处理成有用器件(例如，集成电路、平板、纳米机等)。迄今为止，等离子体点火一直以较高的室压发生，例如对于可从Lam Research Corporation(Fremont，CA)得到的2300Exelan-series等离子体处理系统来说以120mTorr(毫托)发生。
等离子体点火要求高室压的原因之一是等离子体点火在较低压力下是不可靠的。这是由于反应器间隙小、等离子体产生使用的RF频率较低、和RF能被电容耦合进等离子体的事实。然而，在现有技术中等离子体点火的高室压产生某些处理挑战。例如，高室压可减少蚀刻方向性，并且有助于较高级的聚合物在基板表面上形成，这样会造成例如蚀刻停止等蚀刻不一致性和异常的等离子体形成。
随着技术的发展和蚀刻要求变得越来越精确，蚀刻方向性减少和较高级的聚合物形成成为重要的缺点。对于在等离子体步骤期间要求低处理压力(例如，在某些情形下低于50mTorr)的工艺尤为如此。在处理步骤期间可降低该压力(例如，降低到约60mTorr)，但是高压力点火步骤要求仍为整个蚀刻工艺增加了额外的步骤，这不利地增加了总蚀刻时间。并且，较高的压力点火步骤可能要求其中处理压力将必须减少到其目标量级(target magnitude)的挑战跃迁相(challenging transition phase)。另外，在高压相期间过多的聚合物可能形成在表面上，这造成例如晶片上蚀刻停止或异常等离子体形成等问题。
发明内容
本发明在一个实施例中涉及用于在等离子体处理系统中处理半导体基板的方法。等离子体处理系统包括等离子体处理室和耦合至偏置补偿电路的静电夹盘(electrostatic chuck)。该方法包括在等离子体点火步骤中对等离子体点火。在偏置补偿电路提供给夹盘的第一偏置补偿电压大体为零期间和等离子体处理室内的第一室压低于约90mTorr期间，执行等离子体点火步骤。该方法进一步包括在对等离子体点火后在基板处理步骤中处理基板。该基板处理步骤采用由偏置补偿电路提供的比第一偏置补偿电压高的第二偏置补偿电压和大体等于第一室压的第二室压。
在另一实施例中，本发明涉及用于在具有等离子体处理室和耦合至偏置补偿电路的静电夹盘的等离子体处理系统中处理基板的方法。该方法包括在偏置补偿电路提供给夹盘的第一偏置补偿电压大体为零期间对等离子体点火。该方法也包括在对等离子体点火后使用由偏置补偿电路提供的比第一偏置补偿电压高的第二偏置补偿电压处理基板。
下面将结合附图在对本发明的详细描述中更详细地描述本发明的这些和其它特性。
在其中相同参考标号表示相似元件的附图中借助于实例而非限制例示本发明，在附图中
图1示出典型的现有技术等离子体处理系统，该等离子体处理系统包括等离子体处理室和上面设置基板的夹盘。
图2A是示出在要求高压点火步骤时处理基板所需要的更多相关步骤的简化图。
图2B是示出根据本发明的实施例的在可以较低压力对等离子体点火时处理基板所需要的相关步骤的简化图。
图3以简化的流程图格式示出根据本发明的实施例的在不要求高压点火步骤的等离子体处理系统中的蚀刻步骤。
具体实施例方式
现在将参看附图中例示的几个优选实施例详细描述本发明。在下面的描述中，为了提供对本发明的透彻理解，阐述许多具体细节。然而，对本领域的技术人员来说显然的是，本发明没有这些具体细节的一些或全部也可被实施。在其它情况下，为了避免对本发明造成不必要的模糊，没有详细描述公知的工艺步骤和/或结构。参看附图和下面的描述可更好地理解本发明的特性和优点。
根据本发明的一个方面，已经发现，如果偏置补偿电压被保持在零或接近零(“大体为零”)，则在等离子体点火(ignition)步骤期间，能以较低室压可靠地实现等离子体点火。这样，本发明适用于任何与偏置补偿电路耦合的多极静电夹盘。本发明也可适用于单极静电夹盘。一旦点火发生，则偏置补偿电压可改变到取决于具体等离子体条件的值，并且可与零差别很大。由于等离子体点火可以低压发生，甚至以蚀刻步骤期间要求的相同压力设定值发生，所以不需要花费时间来将室压从高点火压力降低到较低蚀刻压力。因此，实质上可减少总蚀刻时间。以非显而易见的方式，在将偏置补偿电压保持为零或大体为零期间以较低压力设定值对等离子体点火也减少了对等离子体点火所要求的时间，这使得总蚀刻时间甚至更少。
可参看附图和下面的描述更好地理解本发明。图1示出典型的现有技术等离子体处理系统100，该等离子体处理系统包括等离子体处理室102和上面设置基板106的夹盘104。存在用于提供进入室内部110的蚀刻气体的莲蓬头(shower head)108。RF电源系统112(通常包括RF发生器和相应的匹配网络)提供RF电能给夹盘104。点火的等离子体由一组限制环114限制。
图1还示出用于静电夹盘120的电源，所述电源包括电流源(current supply)和偏置补偿电路。在图1的实例中，夹盘104是具有正极和负极的双极静电夹盘(ESC)。如对于静电夹盘所公知的，供给这些极的正电压和负电压(例如，+300V和-300V)提供了将基板106夹到夹盘104的静电夹持力。导体130提供正电压给静电夹盘的一个极，而第二导体132提供负电压给静电夹盘的另一极。通过提供偏置补偿电压，偏置补偿电路有助于使等离子体处理期间穿过基板的夹持力保持一致。详细地，不同的工艺对基板上的偏置电压有不同影响。例如，一些工艺可能使得基板上的偏置电压变得具有更多正性，而其它工艺可能使得基板上的偏置电压变得具有更多负性。由于ESC夹盘的极和重叠的基板区之间的夹持力取决于它们各自的电压值之差，所以除非由于基板上的偏置电压改变，否则ESC的正极和基板之间的夹持力可能低于或高于ESC的负极和基板之间的夹持力。穿过ESC夹盘的不同极的夹持力的不同可造成基板被不均匀地夹持。这可造成基板被不均匀地冷却，从而使得处理结果随着基板的区域不同而改变。通过提供偏置补偿电压，偏执补偿电路实质上迫使穿过基板的夹持力相等。偏置补偿电路在本领域中和专利文献(例如，包括美国专利No.——)中是已知的。
图2A是示出在要求高压点火步骤时处理基板所要求的更相关的步骤的简化图。蚀刻以稳定步骤202(在时间T0A和T1A之间)开始，其中在该稳定步骤期间，导入蚀刻源气体，并允许蚀刻源气体稳定在可靠的等离子体点火所要求的较高压力设定值(例如，120mTorr)。所述稳定步骤通常在10秒到13秒左右，这是现有技术中压力控制机构稳定气体到点火所要求的高压设定值的所要求的时间量。
在步骤204(在时间T1A和T2A之间)中，对等离子体点火。所述高压点火步骤通常花费约5秒左右。此后，压力减少到工艺处方(process recipe)所要求的较低室压，例如在本实例中为70mTorr。这一压力减少步骤206(在时间T2A和T3A之间)举例来说所花时间在5秒和8秒之间，这取决于气流和压力改变的幅度。在压力减少步骤之后，允许蚀刻步骤208(从时间T3A开始)以工艺处方规定的低室压进行。
图2B是示出根据本发明的实施例的在可以较低压力对等离子体点火时处理基板所要求的相关步骤的简化图。步骤252(在时间T0B和T1B之间是压力稳定步骤，用于将蚀刻气体导入等离子体处理室内)。注意，压力稳定步骤现在涉及较低压力设定值，并且在某些情形下可花费更少时间来完成。
在步骤254(在时间T1B和T2B之间)，以较低室压对等离子体点火。在此等离子体点火步骤254期间，提供给ESC夹盘的极的偏置补偿电压为零或大体为零。在许多情形下，已经发现，与如现有技术中相同在基板的高偏置条件下对等离子体点火所要求的时间相比，对等离子体点火所要求的时间更少(例如，在一个实例中约2秒对约5秒)。
在大多数情况下，对等离子体点火的压力与蚀刻步骤所要求的室压大体相等，从而消除了任何随后的压力减少步骤。即使较低等离子体点火压力与蚀刻步骤所要求的室压不同，但等离子体点火以较低室压发生的事实减少了将压力减少到蚀刻步骤所要求的压力设定值所要求的时间量。
在步骤256(在时间T2B之后)，执行蚀刻。此蚀刻步骤类似于图2A的蚀刻步骤208。仅提供了为零或大体为零的偏置电压，直到开始点火。等离子体一被点火，电源的偏置补偿电路就驱动偏置电压到接近晶片由于等离子体鞘的产生而传感的实际偏置电压的值。因此，工艺处方没有变化，且在蚀刻步骤期间仍补偿了偏置。并且，已经发现，高压点火步骤的消除使工艺窗(process window)变宽，这允许工艺工程师加宽纬度(latitude)，以设计用于所要求的蚀刻的适当的工艺处方。
图3以简化的流程图格式示出根据本发明的实施例的在不需要高压点火步骤的等离子体处理系统中的蚀刻步骤。在步骤302，执行稳定步骤。此稳定步骤类似于结合图2B的标号252描述的步骤。在稳定后，在将偏置补偿电压保持为零或大体为零期间以较低压力设定点在点火步骤304中对等离子体点火。在一个实施例中，点火压力在约40mTorr和约90mTorr之间。在另一实施例中，点火压力在约50mTorr和约80mTorr之间。在再一实施例中，点火压力在约60mTorr和约70mTorr之间。
在步骤306，随着偏置补偿电压由静电夹盘电源的偏置补偿电路控制到可能与零差别很大的值，开始蚀刻步骤。如果点火压力稍高于蚀刻步骤所要求的室压，则如前所述的，也可在蚀刻步骤之前可选地执行短的压力减少步骤。
如可从前述所意识到的，本发明的实施例消除了高压点火步骤及其所伴随的缺点，例如过多的聚合物形成和低蚀刻方向性等等。通过将ESC的偏置补偿电压设定为零或接近零，同时使晶片也接近零伏特，可以较低压力可靠地将等离子体点火。由于不需要将室压从高点火压力减少到较低蚀刻压力，所以整个蚀刻过程需要较少的时间。并且，已经发现，利用为零或大体为零的偏置补偿电压和较低的点火压力，点火步骤需要较少的时间。这些有助于蚀刻工艺具有较宽工艺窗和减少的总蚀刻时间，并且较宽工艺窗和减少的总蚀刻时间对工业是非常有利的。
尽管已经就几个优选实施例描述了本发明，但也存在落在本发明的范围内的替换、置换、和等同物。例如，尽管已经结合例如基板处理步骤等蚀刻讨论了具体实施方式
，但本发明也应用于其它基板处理技术(例如，沉积、清洁、聚合、或任何其它处理)，从而需要等离子体点火。并且，尽管在2300 Exelan-series等离子体处理系统的上下文中示出了具体实例，但本发明也可应用于其它等离子体处理系统中，包括采用感应耦合等离子体、电容耦合等离子体、ECR-生成(电子-回旋加速器共振)等离子体、和/或其它类型的等离子体产生技术。也应指出，存在许多实现本发明的设备的可选方式。因此，应当理解，所附的权利要求书应被理解为包括落在本发明的精神和范围内的所有这样的改变、置换、和等同物。
权利要求
1.一种用于在具有等离子体处理室和耦合至偏置补偿电路的静电夹盘的等离子体处理系统中处理半导体基板的方法，包括在等离子体点火步骤中对等离子体点火，在所述偏置补偿电路提供给所述夹盘的第一偏置补偿电压大体为零期间且在所述等离子体处理室内的第一室压低于约90mTorr期间，执行所述等离子体点火步骤；在对所述等离子体点火后，在基板处理步骤中处理所述基板，所述基板处理步骤采用由所述偏置补偿电路提供的比所述第一偏置补偿电压高的第二偏置补偿电压和大体等于所述第一室压的第二室压。
2.根据权利要求1所述的方法，其中施加所述第一偏置补偿电压的时间仅长到足以为所述基板处理步骤制备所述等离子体。
3.根据权利要求2所述的方法，其中所述等离子点火步骤的持续时间低于约10秒。
4.根据权利要求2所述的方法，其中所述等离子点火步骤的持续时间低于约5秒。
5.根据权利要求1所述的方法，其中在所述第一偏置补偿电压为零期间执行所述对所述等离子体的点火。
6.根据权利要求1所述的方法，其中在所述第一室压在约40mTorr和约90mTorr之间期间执行所述对所述等离子体的点火。
7.根据权利要求1所述的方法，其中在所述第一室压在约50mTorr和约80mTorr之间期间执行所述对所述等离子体的点火。
8.根据权利要求1所述的方法，其中在所述第一室压在约60mTorr和约60mTorr之间期间执行所述对所述等离子体的点火。
9.根据权利要求1所述的方法，其中在所述第一室压低于约60mTorr期间执行所述对所述等离子体的点火。
10.根据权利要求1所述的方法，其中在所述第一室压低于约50mTorr期间执行所述对所述等离子体的点火。
11.根据权利要求1所述的方法，其中所述等离子体处理系统表示感应耦合等离子体处理系统。
12.根据权利要求1所述的方法，其中所述等离子体处理系统表示电容耦合等离子体处理系统。
13.根据权利要求1所述的方法，其中所述等离子体处理系统表示ECR等离子体处理系统。
14.根据权利要求1所述的方法，其中所述静电夹盘是多极静电夹盘。
15.根据权利要求1所述的方法，其中所述静电夹盘是双极静电夹盘。
16.根据权利要求1所述的方法，其中所述静电夹盘是单极静电夹盘。
17.根据权利要求1所述的方法，其中所述处理表示蚀刻应用。
18.根据权利要求1所述的方法，其中所述基板表示用于制造集成电路的半导体晶片。
19.根据权利要求1所述的方法，其中所述基板表示用于制造至少一个平板显示产品的平板基板。
20.根据权利要求1所述的方法，其中所述基板表示用于制造纳米机的纳米机基板。
21.一种用于在具有等离子体处理室和耦合至偏置补偿电路的静电夹盘的等离子体处理系统中处理半导体基板的方法，包括在所述偏置补偿电路提供给所述夹盘的第一偏置补偿电压大体为零期间对等离子体点火；在对所述等离子体点火后，使用比所述第一偏置补偿电压高的第二偏置补偿电压处理所述基板。
22.根据权利要求21所述的方法，其中施加所述第一偏置补偿电压的时间仅长到足以对所述等离子体点火。
23.根据权利要求21所述的方法，其中在所述第一偏置补偿电路为零期间执行所述对所述等离子点火。
24.根据权利要求21所述的方法，其中在所述等离子体处理室内的室压在约40mTorr和约90mTorr之间期间执行所述对所述等离子体点火。
25.根据权利要求21所述的方法，其中在所述等离子体处理室内的室压在约50mTorr和约80mTorr之间期间执行所述对所述等离子体的点火。
26.根据权利要求21所述的方法，其中在所述等离子体处理室内的室压在约60mTorr和约60mTorr之间期间执行所述对所述等离子体的点火。
27.根据权利要求21所述的方法，其中在所述等离子体处理室内的室压低于约60mTorr期间执行所述对所述等离子体的点火。
28.根据权利要求21所述的方法，其中在所述等离子体处理室内的室压低于约50mTorr期间执行所述对所述等离子体的点火。
29.根据权利要求21所述的方法，其中以与在所述对所述等离子体点火期间存在的室压大体相同的室压执行所述对所述基板的处理。
30.根据权利要求21所述的方法，其中所述等离子体处理系统表示感应耦合等离子体处理系统。
31.根据权利要求21所述的方法，其中所述等离子体处理系统表示电容耦合等离子体处理系统。
32.根据权利要求21所述的方法，其中所述等离子体处理系统表示ECR等离子体处理系统。
33.根据权利要求21所述的方法，其中所述静电夹盘是多极静电夹盘。
34.根据权利要求21所述的方法，其中所述静电夹盘是双极静电夹盘。
35.根据权利要求21所述的方法，其中所述静电夹盘是单极静电夹盘。
36.根据权利要求21所述的方法，其中所述处理表示蚀刻应用。
37.根据权利要求21所述的方法，其中所述基板表示用于制造集成电路的半导体晶片。
38.根据权利要求21所述的方法，其中所述基板表示用于制造至少一个平板显示产品的平板基板。
39.根据权利要求21所述的方法，其中所述基板表示用于制造纳米机的纳米机基板。
全文摘要
本发明披露了一种用于在等离子处理系统中处理半导体基板的方法。等离子体处理系统包括等离子体处理室和耦合至偏置补偿电路的静电夹盘。该方法包括在等离子体点火步骤中对等离子体点火。在偏置补偿电路提供给夹盘的第一偏置补偿电压大体为零期间和等离子体处理室内的第一室压低于约90mTorr期间，执行等离子体点火步骤。该方法进一步包括在对等离子体点火后在基板处理步骤中处理基板。基板处理步骤采用由偏置补偿电路提供的比第一偏置补偿电压高的第二偏置补偿电压和大体等于第一室压的第二室压。
文档编号B23K9/02GK1980765SQ200580022372
公开日2007年6月13日 申请日期2005年6月14日 优先权日2004年6月30日
发明者马克·维普金, 布拉德福德·J·林达科尔, 安德拉斯·库蒂, 安德烈亚斯·菲舍尔 申请人:朗姆研究公司