技术特征：
技术总结
本发明属于电子器件技术领域，具体为一种电子器件介电衬底的表面修饰方法。本发明是在介电衬底表面直接生长二维结构的六方氮化硼薄膜，厚度在1‑100nm之间，用于电子器件半导体与介电层之间界面的修饰。本发明通过控制原料浓度，达到等离子体气相沉积过程中生长与刻蚀的准平衡，从而实现二维结构的六方氮化硼薄膜在介电表面的非催化生长。本发明方法简单、成本低，应用中不需要转移工艺、与半导体工艺兼容、整个过程在低温下操作。本发明还能够在三维表面共型修饰上六方氮化硼薄膜，且可大面积制备。本发明能够提高载流子在电子器件半导体和介电层界面的迁移率，同时能够降低半导体和介电层界面的接触热阻，提高导热性质和器件稳定性。
技术研发人员：魏大程;金哲鹏;刘冬华;蔡智
受保护的技术使用者：复旦大学
技术研发日：2017.05.20
技术公布日：2017.09.29