放电间隙填充用组合物和静电放电保护体的制作方法

文档序号:3678803阅读:136来源:国知局
专利名称:放电间隙填充用组合物和静电放电保护体的制作方法
技术领域
本发明涉及放电间隙填充用组合物和静电放电保护体,更具体而言,涉及放电时的工作性优异、能够小型化、低成本化的静电放电保护体,以及在该静电放电保护体中使用的放电间隙填充用组合物。
背景技术
如果带电的导电性物体(例如人体)与其它导电性物体(例如电子设备)接触或充分接近,则会发生激烈放电。该现象被称为静电放电(electro-staticdischarge,以下也记为“ESD”。),有时会引起电子设备的误操作、损伤等问题,或成为爆炸性气氛中爆炸的导火索。ESD是电气系统和集成电路所遭受的破坏性且不可避免的现象之一。若从电学的观点来说明,ESD是指具有数安培峰值电流的高电流持续10纳秒至300纳秒的瞬间高电流现象。因此,发生ESD时,如果不将大体上数安培的电流在几十纳秒以内导向集成电路外, 则该集成电路会遭受极难修复的损伤,或发生不良状况或劣化,无法正常地起作用。近年来,电子部件、电子设备的轻量化、薄型化、小型化的潮流迅速进展。随之,半导体的集成度、电子部件在印刷配线基板上的安装密度显著提高,过密地集成或安装的电子元件、信号线彼此极其接近地存在。进而,信号处理速度也被高速化了。其结果是,形成容易诱导产生高频辐射噪音的状况。基于这样的状况,进行了保护电路内的IC等不受ESD 破坏的静电放电保护元件的开发。以往,作为保护电路内的IC等不受ESD破坏的静电放电保护元件,有由金属氧化物等的烧结体形成的整体结构的元件(例如,参照专利文献1)。该元件是由烧结体形成的叠层型片式压敏电阻器,具备叠层体和一对外部电极。压敏电阻器具有当施加电压达到某一定以上的值时在此之前不流动的电流突然流出这样的性质,对静电放电具有优异的抑制力。然而,作为烧结体的叠层型片式压敏电阻器无法避免由片成型、内部电极印刷、片叠层等构成的复杂制造工艺,并且,存在安装工序中也容易发生层间剥离等不良状况。此外,作为保护电路内的IC等不受ESD破坏的静电放电保护元件,有放电型元件。 放电型元件还具有漏电流小、原理简单、不易发生故障这样的优势。此外,放电电压可以根据放电间隙的宽度来调整。此外,在制成密封结构的情况下,根据气体的压力、气体的种类来决定放电间隙的宽度。作为实际上市售的放电型元件,有形成圆柱状的陶瓷表面导体皮膜,通过激光等在该皮膜上设置放电间隙,将其进行玻璃封装而得的元件。该市售的玻璃封装的放电型元件,虽然静电放电保护特性优异,但是其形态复杂,因此作为小型的表面安装用元件,尺寸方面有限制,而且存在成本难以降低这样的问题。此外,公开了在配线上直接配线形成放电间隙,通过该放电间隙的宽度来调整放电电压的方法(例如,参照专利文献2 4)。专利文献2中例示了放电间隙的宽度为4mm, 专利文献3中例示了放电间隙的宽度为0. 15mm。此外,专利文献4中公开了,在通常的电子元件的保护时,作为放电间隙优选为5 60 μ m,为了通过静电放电保护敏感的IC、LSI,优选使放电间隙为1 30μπι,特别是在只要仅仅除去大的脉冲电压部分即可的用途中可以增大至150 μ m左右。然而,如果在放电间隙部分没有保护,则在施加高电压时会发生气体放电,或者由于环境中的湿度、气体使导体表面发生污染而放电电压变化,或者由于设置有电极的基板的碳化而可能会使电极短路。此外,在具有放电间隙的静电放电保护体中,在通常的工作电压,例如一般小于 DClOV时,要求高的绝缘电阻性,因而在电极对的放电间隙中设置耐电压性的绝缘性部件是有效的。如果为了保护放电间隙,而在放电间隙中直接填充通常的保护剂类作为绝缘性部件,则会引起放电电压的大幅上升,不实用。虽然在1 2μπι左右或2μπι以下的极窄的放电间隙中填充通常的保护剂类的情况下,可以降低放电电压,但是存在填充的保护剂类发生微小劣化,或者绝缘电阻降低,或者根据情况会导通这样的问题。专利文献5中公开了在绝缘基板上设置10 50 μ m的放电间隙,在端部对置的一对电极图案之间设置以ZnO为主成分且包含碳化硅的功能膜的保护元件。该保护元件与叠层型片式压敏电阻器相比,构成简单,并具有可以作为基板上的厚膜元件来制造的优点。然而,对于这些ESD对策元件而言,虽然随着电子设备的进化,实现了安装面积的降低化,但是形态始终是元件,因此需要通过焊料等安装在配线基板上。因此,电子设备中, 设计自由度少,并且,包括高度而在小型化方面存在限制。因此,期望不固定元件,以包含小型化的自由形态在必要的位置并且必要的面积部分采用ESD对策。另一方面公开了,作为ESD保护材料,使用树脂组合物(例如,参照专利文献6)。 这里的树脂组合物的特征是,包含由绝缘粘合剂的混合物构成的母材、具有小于ΙΟμπι的平均粒径的导电性粒子、和具有小于ΙΟμπι的平均粒径的半导体粒子。此外,作为ESD保护材料,公开了表面被绝缘性氧化皮膜覆盖的导电性和半导体粒子的混合物通过绝缘性粘合剂被连结的组合物材料、规定了粒径范围的组合物材料、规定了导电性粒子之间的面间隔的组合物材料等(例如,参照专利文献7)。然而,专利文献7所记载的方法中,导电性粒子、半导体粒子的分散方法未最佳化,因此存在低电压时得不到高电阻值,或高电压时得不到低电阻值等技术上的不稳定因
ο此外,这些组合物在放电时的工作电压高,因此特别不适合保护低电阻的元件的目的。特别是如果大量配合半导电性粒子、绝缘性粒子,则会使工作性降低,另一方面,在仅配合金属粒子的情况下,存在耐高电压性低这样的问题。现有技术文献专利文献专利文献1 日本特开2005-353845号公报专利文献2 日本特开平3-89588号公报专利文献3 日本特开平5-67851号公报专利文献4 日本特开平10-27668号公报专利文献5 日本特开2007-266479号公报专利文献6 日本特表2001-523040号公报
5
专利文献7 美国专利第4,726,991号

发明内容
发明要解决的课题本发明是为了解决上述问题而提出的,其目的是,提供针对各种设计的电子电路基板等电子设备,可以以自由的形状且简便地实现ESD对策,并且,放电时的工作性优异、 能够小型化、低成本化的静电放电保护体,以及提供能够用于制造那样的静电放电保护体的放电间隙填充用组合物。解决课题的手段本发明人为了解决上述现有技术的问题而进行了深入研究,结果发现,通过使用下述放电间隙填充用组合物能够得到放电时的工作性优异、能够小型化、低成本化的静电放电保护体,所述放电间隙填充用组合物是包含金属粉末(A)和粘合剂成分(B)的组合物, 上述金属粉末(A)中的一次粒子的表面被包含金属氧化物的膜覆盖,上述金属粉末(A)中的一次粒子的形状为薄片状。即,本发明涉及以下事项。[1], 一种放电间隙填充用组合物,是包含金属粉末㈧和粘合剂成分⑶的组合物,其特征在于,所述金属粉末(A)中的一次粒子的表面被包含金属氧化物的膜覆盖,所述金属粉末(A)中的一次粒子的形状为薄片状。[2],根据上述[1]所述的放电间隙填充用组合物,其特征在于,所述金属氧化物是下述通式(1)所示的金属醇盐的水解生成物,
权利要求
1.一种放电间隙填充用组合物,是包含金属粉末(A)和粘合剂成分(B)的组合物,其特征在于,所述金属粉末(A)中的一次粒子的表面被包含金属氧化物的膜覆盖,所述金属粉末(A)中的一次粒子的形状为薄片状。
2.根据权利要求1所述的放电间隙填充用组合物,其特征在于,所述金属氧化物是下述通式(1)所示的金属醇盐的水解生成物,
3.根据权利要求2所述的放电间隙填充用组合物,其特征在于,所述通式(1)中的M为硅、钛、锆、钽或铪。
4.根据权利要求1 3的任一项所述的放电间隙填充用组合物,其特征在于,还包含层状物质(C)。
5.根据权利要求1或4所述的放电间隙填充用组合物,其特征在于,所述包含金属氧化物的膜为由所述金属粉末(A)中的一次粒子本身形成的自氧化膜。
6.根据权利要求1 5的任一项所述的放电间隙填充用组合物,其特征在于,所述金属粉末(A)的金属元素为锰、铌、锆、铪、钽、钼、钒、镍、钴、铬、镁、钛或铝。
7.根据权利要求4 6的任一项所述的放电间隙填充用组合物,其特征在于,所述层状物质(C)是选自层状粘土矿物(Cl)和层状碳(以)中的至少1种。
8.根据权利要求4 7的任一项所述的放电间隙填充用组合物,其特征在于,所述层状物质(C)是层状碳(C2)。
9.根据权利要求8所述的放电间隙填充用组合物,其特征在于,所述层状碳((^)是选自碳纳米管、气相生长碳纤维、碳富勒烯、石墨和碳炔系碳中的至少1种。
10.根据权利要求1 9的任一项所述的放电间隙填充用组合物,其特征在于,所述粘合剂成分(B)包含热固性化合物或活性能量射线固化性化合物。
11.根据权利要求1 10的任一项所述的放电间隙填充用组合物,其特征在于,所述粘合剂成分(B)包含热固性聚氨酯树脂。
12.一种静电放电保护体,是至少具有2个电极、在所述2个电极之间具有放电间隙的静电放电保护体,其特征在于,具有将权利要求1 11的任一项所述的放电间隙填充用组合物填充在所述放电间隙中而形成的放电间隙填充部件。
13.根据权利要求12所述的静电放电保护体,其特征在于,所述放电间隙的宽度为 5 μ m ~ 300 μ m。
14.根据权利要求12或13所述的静电放电保护体,其特征在于,在所述放电间隙填充部件的表面形成有保护层。
15.一种电子电路基板,具有权利要求12 14的任一项所述的静电放电保护体。
16.一种挠性电子电路基板,具有权利要求12 14的任一项所述的静电放电保护体。
17.一种电子设备,具有权利要求15所述的电子电路基板或权利要求16所述的挠性电子电路基板。
全文摘要
本发明的课题是提供可以对各种设计的电子电路基板以自由的形状且简便地实现ESD对策,并且,放电时的工作性优异、能够小型化、低成本化的静电放电保护体,以及提供可以用于制造那样的静电放电保护体的放电间隙填充用组合物。作为解决问题的方法是,提供放电间隙填充用组合物以及使用该组合物而获得的一种静电放电保护体,所述放电间隙填充用组合物是包含金属粉末(A)和粘合剂成分(B)的组合物,其特征在于,上述金属粉末(A)中的一次粒子的表面被包含金属氧化物的膜覆盖,上述金属粉末(A)中的一次粒子的形状为薄片状。
文档编号C08L75/04GK102460867SQ20108002685
公开日2012年5月16日 申请日期2010年6月15日 优先权日2009年6月17日
发明者东幸彦, 大西美奈, 石原吉满, 那贺文彰 申请人:昭和电工株式会社
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1