放电间隙填充用组合物和静电放电保护体的制作方法
【专利摘要】本发明的课题是提供能够对各种设计的电子电路基板等的电子设备，以自由的形状且简便地实现ESD对策，并且，即使在宽的放电间隙中放电时的工作性也优异、能够小型化、低成本化的静电放电保护体，以及提供能够用于制造那样的静电放电保护体的放电间隙填充用组合物。本发明的放电间隙填充用组合物，其特征在于，含有金属粉末(A1)、铝粉末(A2)和粘合剂成分(B)，所述金属粉末(A1)是金属的一次粒子表面的至少一部分被包含金属醇盐的水解生成物的膜被覆而成的粉末，所述铝粉末(A2)是铝的一次粒子表面没有被包含金属醇盐的水解生成物的膜被覆的粉末。
【专利说明】放电间隙填充用组合物和静电放电保护体
【技术领域】
[0001] 本发明涉及放电间隙填充用组合物和静电放电保护体，更具体地讲，涉及放电时 的工作性优异、能够小型化、低成本化的静电放电保护体，以及该静电放电保护体所使用的 放电间隙填充用组合物。
【背景技术】
[0002] 如果带电的导电性物体（例如人体）与其他导电性物体（例如电子设备）接触或 充分接近，贝1J会发生激烈的放电。该现象被称为静电放电（electro-static discharge,以 下也记为「ESD」），有时会引起电子设备的误操作、损伤等问题，或成为爆炸性气氛中的爆炸 的导火索。
[0003] ESD是电气系统和集成电路所遭受的破坏性且不可避免的现象之一。如果从电学 的观点来说明，则ESD是指具有数安培的峰值电流的高电流持续10纳秒至300纳秒的瞬间 的高电流现象。因此，当发生ESD时，如果不在几十纳秒以内将大致数安培的电流向集成电 路外传导，则该集成电路会遭受极难修复的损伤，或者发生不良情况或劣化，无法正常地发 挥作用。
[0004] 近年来，电子部件、电子设备的轻量化、薄型化、小型化的潮流迅速进展。随之而 来，半导体的集成度、电子部件向印刷配线基板的装配密度的上升变得显著，过密地集成或 装配的电子元件、信号线彼此极其接近地存在。并且信号处理速度也被高速化了。其结果， 形成容易诱发高频辐射噪音的状况。基于这样的状况，进行了保护电路内的1C等不受ESD 破坏的静电放电保护元件的开发。
[0005] 以往，作为保护电路内的1C等不受ESD破坏的静电放电保护元件，有包含金属氧 化物等的烧结体的整体结构的元件（例如，参照专利文献1)。该元件是包含烧结体的叠层 型片式压敏电阻器，具备叠层体和一对外部电极。压敏电阻器具有当施加电压达到某一定 以上的值时，在此之前不流动的电流突然流出这样的性质，对静电放电具有优异的抑制力。 但是，作为烧结体的叠层型片式压敏电阻器无法避免包含片成型、内部电极印刷、片层叠等 的复杂的制造工艺，并且，存在装配工序中也容易发生层间剥离等不良情况这样的问题。
[0006] 此外，作为保护电路内的1C等不受ESD破坏的静电放电保护元件有放电型元件。 放电型元件也具有漏电流小、原理简单、不易发生故障这些长处。另外，放电电压可以根据 放电间隙的宽度来调整。另外，在形成密封结构的情况下，根据气体的压力、气体的种类来 决定放电间隙的宽度。作为实际上市售的放电型元件，有形成圆柱状的陶瓷表面导体皮膜， 通过激光等在该皮膜上设置放电间隙，对其进行玻璃封装而得到的元件。该市售的玻璃封 装的放电型元件，虽然静电放电保护特性优异，但是其形态复杂，因此作为小型的表面装配 用元件，在尺寸的方面有限制，并且存在难以降低成本这样的问题。
[0007] 并且，公开了在配线上直接配线形成放电间隙，通过该放电间隙的宽度来调整放 电电压的方法（例如，参照专利文献2?4)。专利文献2中例示了放电间隙的宽度为4_， 专利文献3中例示了放电间隙的宽度为0. 15_。另外，专利文献4中公开了在通常的电子 元件的保护时，作为放电间隙优选为5?60 μ m，为了通过静电放电来保护敏感的1C、LSI， 优选将放电间隙设为1?30μπι，特别是在仅除去大的脉冲电压部分即可的用途中可以增 大至150 μ m左右。
[0008] 但是，如果在放电间隙部分没有保护，则有以下可能性：在施加高电压时会发生气 体放电、或者由于环境中的湿度、气体使导体的表面发生污染而使放电电压变化、或者由于 设置有电极的基板的碳化而使电极短路。
[0009] 另外，在具有放电间隙的静电放电保护体中，在通常的工作电压，例如一般小于 DC10V时，要求高的绝缘电阻性，因此将耐电压性的绝缘性部件设置于电极对的放电间隙中 变得有效。如果为了保护放电间隙，在放电间隙中直接填充通常的抗蚀剂（resist)类作为 绝缘性部件，则会引起放电电压的大幅上升，不实用。虽然在1?2μπι左右或其以下的极 窄的放电间隙中填充通常的抗蚀剂类的情况下，可以降低放电电压，但存在以下问题：被填 充的抗蚀剂类发生微小的劣化、或者绝缘电阻下降、或者根据情况而导通。
[0010] 专利文献5中公开了一种保护元件，其在绝缘基板上设置10?50 μ m的放电间 隙，在端部相对的一对电极图案之间设置以ZnO为主成分且包含碳化硅的功能膜。该保护 元件与叠层型片式压敏电阻器相比较，结构简单，并具有可以作为基板上的厚膜元件来制 造的优点。
[0011] 但是，这些ESD对策元件，虽然随着电子设备的进化，实现了装配面积的降低化， 但形态始终是元件，因此需要通过焊料等装配于配线基板上。因此，在电子设备中，设计的 自由度少，并且，包含高度而在小型化方面存在限制。
[0012] 因此，期望能够不固定元件，以包含小型化的自由的形态在必要的位置并且以必 要的面积量采用ESD对策。
[0013] 另一方面，公开了作为ESD保护材料，使用树脂组合物（例如，参照专利文献6)。 这里的树脂组合物的特征在于，包含：由绝缘粘合剂的混合物构成的母材；具有小于10 μ m 的平均粒径的导电性粒子；和具有小于10 μ m的平均粒径的半导体粒子。
[0014] 另外，作为ESD保护材料，公开了表面由绝缘性氧化皮膜被覆的导电性和半导体 粒子的混合物通过绝缘性粘合剂被粘结的组合物材料、规定了粒径范围的组合物材料、规 定了导电性粒子间的面间隔的组合物材料等（例如，参照专利文献7)。
[0015] 但是，在专利文献7所记载的方法中，由于导电性粒子、半导体粒子的分散方法没 有被最佳化，因此存在低电压时得不到高的电阻值，或高电压时得不到低的电阻值等技术 上的不稳定因素。
[0016] 另外，这些组合物在放电时的工作电压高，因此特别不适合保护低电阻的集成电 路的目的。特别是如果配合大量半导电性粒子、绝缘性粒子，则会使工作性降低，另一方面， 在仅配合金属粒子的情况下，存在耐电压性低这样的问题。
[0017] 为解决上述问题，公开了用包含化合物和粘合剂的组合物填充放电间隙的方法， 所述化合物是将金属粉末的表面由金属氧化物被覆而成的（例如，参照专利文献8)。但是， 所述组合物是设想放电间隙为例如300 μ m以下程度的组合物。如果，即使是更宽的放电间 隙也能够适用，则配线的设计的自由度显著地提升。
[0018] 如果为了即使在更宽的放电间隙中也使工作性良好，而使用配合了大量的由所述 金属氧化物被覆了的金属粉末的组合物来填充宽的放电间隙，则有静电放电性能的稳定性 下降的倾向。另外，如果用仅配合了导电性粒子的组合物填充更宽的放电间隙，则有耐电压 性低的倾向。
[0019] 在先技术文献
[0020] 专利文献1 :日本特开2005-353845号公报
[0021] 专利文献2 :日本特开平3-89588号公报
[0022] 专利文献3 :日本特开平5-67851号公报
[0023] 专利文献4 :日本特开平10-27668号公报
[0024] 专利文献5 :日本特开2007-266479号公报
[0025] 专利文献6 :日本特表2001-523040号公报
[0026] 专利文献7 :美国专利第4, 726, 991号
[0027] 专利文献8 :国际公开第2010/147095号
【发明内容】
[0028] 本发明为解决上述那样的问题，其目的是提供能够针对各种设计的电子电路基板 等的电子设备，以自由的形状且简便地实现ESD对策，并且，即使在宽的放电间隙中放电时 的工作性也优异、能够小型化、低成本化的静电放电保护体，以及提供可以用于制造那样的 静电放电保护体的放电间隙填充用组合物。
[0029] 本发明涉及例如以下的[1]?[19]。
[0030] [1] 一种放电间隙填充用组合物，其特征在于，含有金属粉末（A1)、铝粉末（A2) 和粘合剂成分（B)，
[0031] 所述金属粉末（A1)是金属的一次粒子表面的至少一部分被包含金属醇盐的水解 生成物的膜被覆而成的粉末，
[0032] 所述铝粉末（A2)是铝的一次粒子表面没有被包含金属醇盐的水解生成物的膜被 覆的粉末。
[0033] [2]根据[1]所述的放电间隙填充用组合物，其特征在于，金属粉末（A1)的金属的 一次粒子的形状和铝粉末（A2)的一次粒子的形状都是薄片状。[3]根据[1]或[2]所述的 放电间隙填充用组合物，其特征在于，金属粉末（A1)的金属的一次粒子的平均粒径为1? 15 μ m，并且铝粉末（A2)的一次粒子的平均粒径为5?70 μ m。
[0034] [4]根据[1]?[3]中任一项所述的放电间隙填充用组合物，其特征在于，所述金 属粉末（A1)的金属的金属元素是选自锰、铌、锆、铪、钽、钥、钒、镍、钴、铬、镁、钛或铝中的 至少1种。
[0035] [5]根据[1]?[4]中任一项所述的放电间隙填充用组合物，其特征在于，所述金 属粉末（A1)的金属的金属元素为铝。
[0036] [6]根据[1]?[5]中任一项所述的放电间隙填充用组合物，其特征在于，放电间 隙填充用组合物中的金属粉末（A1)与铝粉末（A2)的质量比为98:2?20:80。
[0037] [7]根据[1]?[6]中任一项所述的放电间隙填充用组合物，其特征在于，所述金 属醇盐以下述通式（1)来表示，
[0038]
【权利要求】
1. 一种放电间隙填充用组合物，其特征在于，含有金属粉末（A1)、铝粉末（A2)和粘合 齐U成分⑶， 所述金属粉末（A1)是金属的一次粒子表面的至少一部分被包含金属醇盐的水解生成 物的膜被覆而成的粉末， 所述铝粉末（A2)是铝的一次粒子表面没有被包含金属醇盐的水解生成物的膜被覆的 粉末。
2. 根据权利要求1所述的放电间隙填充用组合物，其特征在于，金属粉末（A1)的金属 的一次粒子的形状和铝粉末（A2)的一次粒子的形状都是薄片状。
3. 根据权利要求1或2所述的放电间隙填充用组合物，其特征在于，金属粉末（A1)的 金属的一次粒子的平均粒径为1?15 μ m，并且铝粉末（A2)的一次粒子的平均粒径为5? 70 μ m〇
4. 根据权利要求1?3中任一项所述的放电间隙填充用组合物，其特征在于，所述金属 粉末（A1)的金属的金属元素是选自锰、铌、锆、铪、钽、钥、钒、镍、钴、铬、镁、钛或铝中的至 少1种。
5. 根据权利要求1?4中任一项所述的放电间隙填充用组合物，其特征在于，所述金属 粉末（A1)的金属的金属元素为铝。
6. 根据权利要求1?5中任一项所述的放电间隙填充用组合物，其特征在于，放电间隙 填充用组合物中的金属粉末（A1)与铝粉末（A2)的质量比为98:2?20:80。
7. 根据权利要求1?6中任一项所述的放电间隙填充用组合物，其特征在于，所述金属 醇盐以下述通式（1)来表示，
⑴ 式（1)中，Μ为金属原子，0为氧原子，R各自独立地为碳原子数1?20的烷基，η为 1?40的整数。
8. 根据权利要求7所述的放电间隙填充用组合物，其特征在于，所述通式（1)中的Μ为 娃、钦、错、组或給。
9. 根据权利要求1?8中任一项所述的放电间隙填充用组合物，其特征在于，在所述金 属粉末（Α1)和/或铝粉末（Α2)中的金属的一次粒子表面形成有自氧化膜。
10. 根据权利要求1?9中任一项所述的放电间隙填充用组合物，其特征在于，所述粘 合剂成分（Β)含有热固化性化合物或活性能量射线固化性化合物。
11. 根据权利要求10所述的放电间隙填充用组合物，其特征在于，所述粘合剂成分（Β) 含有热固化性聚氨酯树脂。
12. 根据权利要求1?11中任一项所述的放电间隙填充用组合物，其特征在于，放电 间隙填充用组合物的固体成分中的金属粉末（Α1)和金属粉末（Α2)的合计的含量为3?95 质量％，粘合剂（Β)的含量为5?97质量％。
13. -种静电放电保护体，是至少具有2个电极、和所述2个电极间的放电间隙的静电 放电保护体，其特征在于， 具有将权利要求1?12中任一项所述的放电间隙填充用组合物填充到所述放电间隙 而形成的放电间隙填充部件。
14. 根据权利要求13所述的静电放电保护体，其特征在于，所述放电间隙的宽度为 300 μ m以上且1mm以下。
15. 根据权利要求13或14所述的静电放电保护体，其特征在于，在所述放电间隙填充 部件的表面形成有保护层。
16. -种电子电路基板，具有权利要求13?15中任一项所述的静电放电保护体。
17. -种挠性电子电路基板，具有权利要求13?15中任一项所述的静电放电保护体。
18. -种1C芯片搭载用基板，具有权利要求13?15中任一项所述的静电放电保护体。
19. 一种电子设备，具有权利要求16所述的电子电路基板、权利要求17所述的挠性电 子电路基板或权利要求18所述的1C芯片搭载用基板。
【文档编号】H01T4/10GK104160568SQ201380012316
【公开日】2014年11月19日 申请日期:2013年2月15日 优先权日:2012年3月5日
【发明者】大西美奈, 石原吉满, 吉田俊辅 申请人:昭和电工株式会社