半导体装置和半导体装置的制造方法

半导体装置和半导体装置的制造方法
【专利摘要】本发明提供一种能够确保多个半导体模块与冷却体的可靠接触，并且能够容易地进行组装工作的半导体装置和半导体装置的制造方法。所述半导体装置具备：半导体模块(2A～2D)，用模具树脂材料对安装有至少一个以上半导体芯片的电路基板进行密封，并且贯通形成安装孔(27)；主端子板(3A～3C)，将并列配置的上述多个半导体模块的单独的连接端子间单独连接；和模块收纳壳体(4)，将通过上述主端子板而相互连接的多个上述半导体模块与上述主端子板一体地从开口部(51)插通，在该半导体模块安装时能够进行位置调整地进行收纳保持，并且具有与上述各半导体模块的各安装孔对置的安装用插通孔(59)。
【专利说明】半导体装置和半导体装置的制造方法

【技术领域】
[0001] 本发明涉及由具备功率器件等的多个半导体模块构成的半导体装置和半导体装 置的制造方法。

【背景技术】
[0002] 电力变换用逆变器装置作为电力变换装置之一被广泛使用。例如，在电动汽车和/ 或混合动力车等的驱动源中通常使用电动马达，而逆变器装置在控制这种马达方面得到广 泛利用。
[0003] 在这样的电力变换装置中可以使用将IGBT (绝缘栅型双极晶体管）和/或FWD (续 流二极管）等的功率器件用模具树脂材料密封成预定形状的半导体模块。
[0004] 然后，组合多个半导体模块而构成电力变换装置。
[0005] 以往，提出了如下带模块型电气装置的锁，S卩，设置有相互接合机构，将如围绕电 气装置的两个模具壳体那样的模块型块并列设置而进行组装时，在将两个模具壳体铰链式 结合且使一个壳体旋转而抵接到另一个壳体时，使得在一个壳体设置的舌状部的突出端卡 合到另一个壳体的外面而使两个模具壳体相互结合（例如，参照专利文献1)。
[0006] 另外，作为其它组装方法，提出了如下逆变器装置，S卩，准备六个构成逆变器装置 的一个臂的模块化了的主开关元件，在将它们中的每两个为一组排列为三组的状态下，将 各组的王开关兀件用U相王电路基板、V相王电路基板和W相王电路基板连结（例如，参照 专利文献2)。
[0007] 此外，作为其它组装方法，提出了如下半导体装置，即，在散热片的上表面载置三 个半导体模块，隔着在这些半导体模块的上表面横穿各半导体模块而配置的板状弹簧来配 置加强梁，使螺钉从加强梁上插通板状弹簧和半导体模块而螺合于散热片，由此在散热片 上固定三个半导体模块（例如，参照专利文献3)。
[0008] 另外，提出了如下半导体装置，S卩，将对半导体芯片进行了树脂密封的半导体装置 单元在冷却体上按照每两个为一列而配置三列，在它们的行方向的两端配置螺栓固定单 元，在各半导体装置单元和螺栓固定单元的上表面配置布线基板，从布线基板的上侧，隔着 螺栓固定单元使螺栓螺合于冷却体，由此使半导体装置单元固定在冷却体上（例如，参照 专利文献4)。
[0009] 现有技术文献
[0010] 专利文献
[0011] 专利文献1 :日本特开昭62-86900号公报
[0012] 专利文献2 :日本特许第3430192号公报
[0013] 专利文献3 :日本特许第4129027号公报
[0014] 专利文献4 :国际公开第2011/083737号小册子


【发明内容】

[0015] 技术问题
[0016] 然而，为了应对电流容量和/或电路构成等各种要求，有组合配置多个半导体模 块，并与期望的电流容量和/或电路构成对应的情况。
[0017] 对于这样的要求，在上述专利文献1中记载的现有例中，在将内置有电气装置的 两个模具壳体结合的情况下，通过由铰链部和舌状部构成的相互结合机构进行结合，然而， 具有以下未解决的课题。即，对于两模具壳体的电连接则完全没有考虑，而完全无法作为电 力变换装置用的半导体装置来应用。
[0018] 另外，专利文献2中记载的现有例中，构成逆变器装置的三个上臂用主元件和三 个下臂用主元件被单独用螺钉固定到散热片，然后，在对应的上臂用主元件和下臂用主元 件的上表面载置单独的主电路基板并螺纹连接端子部彼此来进行固定。因此，具有以下未 解决的课题。即，在构成逆变器装置时，需要与主元件的散热片的螺钉固定以及在各上臂用 主元件和下臂用主元件的上表面螺钉固定主电路基板这两个螺钉固定工序，组装工作需要 时间。
[0019] 此外，在专利文献3中记载的现有例中，在散热片上配置三个半导体模块、压板弹 簧和加强梁，将加强梁、压板弹簧和半导体模块用螺栓共同连接到散热片。因此，为了得到 多个半导体模块与散热片的紧贴性，需要压板状弹簧和/或加强梁，并且，螺栓紧固时，难 以使半导体模块、压板状弹簧、加强梁与散热片的内螺纹的位置对准。而且，还具有以下未 解决的课题：由于需要用户进行这些组装工作，因此组装性差；另外，如果以将多个半导体 模块和散热片进行了组装的状态进行供给，则成为无通用性的半导体模块，也就是说，成为 面向特定用户的专用模块。
[0020] 另外，在专利文献4中记载的现有例中，用螺栓固定单元夹着六个半导体装置用 单元，通过弹性体，用布线基板覆盖这些半导体装置用单元和螺栓紧固单元，从布线基板的 四角上，通过螺栓紧固单元而使螺栓螺合于冷却体，如此将半导体装置用单元固定于冷却 体。因此，有螺栓连接时的应力仅作用于螺栓紧固单元，而不作用于半导体装置用单元的优 点，但由于六个半导体装置用单元本身不被固定于冷却体，因此有不能确保与冷却体可靠 接触的未解决的课题。
[0021] 另外，在上述各文献中，没有具体记载有关在灵活地应对电流容量和/或电路构 成，和/或大容量化时在一个半导体模块内安装多个半导体芯片的内容。
[0022] 因此，本发明着眼于上述现有例的未解决的课题，目的在于提供一种能够确保多 个半导体模块与被安装体的可靠接触，并且能够容易地进行组装工作的半导体装置和半导 体装置的制造方法。
[0023] 技术方案
[0024] 为了实现上述目的，本发明的半导体装置的第1形态具备：多个半导体模块，其以 在内部具备安装有至少一个以上半导体芯片的电路基板，并且贯通形成安装孔，散热部在 上述安装孔的一方的端部侧露出的方式形成，并且突出形成有连接端子；主端子板，其将 上述多个半导体模块的单独的连接端子间单独连接，并构成相互连接上述半导体模块内的 半导体电路的导电电路；和模块收纳壳体，其将通过上述主端子板相互连接的多个上述半 导体模块与上述主端子板一体地从开口部插通，在该半导体模块安装时能够进行位置调整 地进行收纳保持，并且具有将上述主端子板的一部分作为主端子用段而引出到外部的插通 孔，还具有与上述各半导体模块的各安装孔对置的安装用插通孔。上述模块收纳壳体形成 有将上述多个半导体模块以并列状态进行收纳的模块收纳区域和与该模块收纳区域连接 而收纳上述主端子板的端子板收纳区域。另外，上述模块收纳区域具备引导上述半导体模 块的侧面，并且划分单独收纳多个半导体模块的单独收纳区域的导向突起。
[0025] 另外，本发明的半导体装置的第2形态为，上述导向突起在前端形成有卡合到形 成于上述半导体模块的侧面的卡合槽的卡合凸部。
[0026] 另外，本发明的半导体装置的第3形态为，上述模块收纳壳体具有挠性，在上述模 块收纳区域形成有卡止到形成于上述半导体模块的卡止凹部的卡止突起。
[0027] 另外，本发明的半导体装置的第4形态为，上述端子板收纳区域具备将上述主端 子板间绝缘的绝缘隔壁。
[0028] 另外，本发明的半导体装置的第5形态为，上述模块收纳壳体将上述散热部作为 上述开口部侧而收纳上述多个半导体模块，使上述散热部与冷却体接触的状态下，通过上 述各安装用插通孔将固定器具插通到与该安装用插通孔对置的上述半导体模块的安装孔 而进行收纳的上述多个半导体模块单独固定于该冷却体。
[0029] 另外，本发明的半导体装置的第6形态为，上述模块收纳壳体将上述安装用插通 孔形成在卡合到上述半导体模块的安装孔而确保上述固定器具的绝缘距离的筒状部的内 周面。
[0030] 另外，本发明的半导体装置的第7形态为，上述主端子板具有横穿上述多个半导 体模块而延长的端子板主体，所述端子板主体具有与上述安装孔平行的板面，在与该端子 板主体的长度方向正交的端面的一方形成有成为上述主端子段的折弯用板部，在上述端面 的另一侧突出形成有具有供上述多个半导体模块插通的连接端子的插通孔的连接端子保 持部。
[0031] 另外，本发明的半导体装置的第8形态为，上述连接端子保持部单独地突出形成 在与上述多个半导体模块的上述连接端子对应的位置，且由具有挠性的多个连接片构成。
[0032] 另外，本发明的半导体装置的第9形态为，上述折弯用板部在从上述模块收纳壳 体突出的状态下，以与收纳于在上述端子板收纳区域的外表面形成的螺母收纳凹部的螺母 对置的方式被折弯而构成主端子段，形成有与螺母的内螺纹对置而比该内螺纹的内径大的 插通孔。
[0033] 另外，本发明的半导体装置的制造方法的第1形态是在电路基板的内部具备至少 一个以上半导体芯片，将具有安装孔的多个半导体模块排列保持于模块收纳壳体的半导体 装置的制造方法。在并列配置了上述多个半导体模块的状态下，在将从各半导体模块突出 的主连接端子插通到形成于横穿该半导体模块的主端子板的连接端子保持部的插通孔内 之后，将主连接端子与连接端子保持部固定而形成模块集合体，将所形成的上述模块集合 体以使主端子板的弯折用部通过该模块收纳壳体的插通孔而突出到外部，且在安装该半导 体模块时能够进行位置调整的方式收纳保持于所述模块收纳壳体而构成半导体装置。接 着，将模块收纳壳体载置在冷却体上并通过与上述多个半导体模块的各安装孔对置而形成 的模块收纳壳体的插通孔向上述多个半导体模块的各安装孔插通固定器具而将多个半导 体模块固定于冷却体。
[0034] 另外，本发明的半导体装置的制造方法的第2形态为，上述主端子板的折弯用板 部在构成上述半导体装置时和将该半导体装置安装于上述冷却体后的任一时刻，在将螺母 插入到形成于上述模块收纳壳体的主端子板收纳区域的外表面的螺母插入凹部的状态下， 以覆盖该螺母的方式进行折弯。
[0035] 有益效果
[0036] 根据本发明，在将内置半导体芯片的多个半导体模块用主端子板进行了连接的状 态下，在模块收纳壳体内半导体模块安装时能够进行位置调整地进行收纳保持。因此，能够 将多个半导体模块像是一个半导体模块那样来处理。能够可靠地进行各个半导体模块与作 为被安装体的例如冷却体的接触。

【专利附图】

【附图说明】
[0037] 图1是表示本发明的第一实施方式的半导体装置的俯视侧的立体图。
[0038] 图2是表示图1的半导体装置的仰视侧的立体图。
[0039] 图3是半导体装置的分解立体图。
[0040] 图4是半导体装置的俯视图。
[0041] 图5是图4的A-A线上的截面图。
[0042] 图6是图4的B-B线上的截面图。
[0043] 图7是表示功率半导体模块的俯视侧的立体图。
[0044] 图8是表示功率半导体模块的仰视侧的立体图。
[0045] 图9是表示功率半导体模块的内部构成的一例的截面图。
[0046] 图10是表示功率半导体模块的等效电路的电路图。
[0047] 图11是表示将功率半导体模块用主端子板结合而成的模块集合体和模块收纳壳 体的立体图。
[0048] 图12是表示模块收纳壳体的仰视侧的立体图。
[0049] 图13是表示半导体装置的等效电路的电路图。
[0050] 图14是表示将半导体装置连结到冷却体的状态的立体图。
[0051] 图15是表示将半导体装置连结到冷却体的状态的截面图。
[0052] 图16是表示半导体装置的每种搭载芯片数目的合格率的示意图。
[0053] 图17是表示本发明的另一实施方式的半导体装置的分解立体图。
[0054] 图18是表示图17的等效电路的电路图。
[0055] 图19是表示主端子板的变形例的立体图。
[0056] 图20是表示功率半导体模块的变形例的立体图。
[0057] 图21是表示将主端子板连接到图20的多个功率半导体模块的状态的截面图。
[0058] 符号说明
[0059] 1…半导体装置，2A?2D…功率半导体模块，3A?30··主端子板，4…模块收纳 壳体，11A、11B…绝缘基板，12A、12B…半导体芯片，13A、13B…半导体电路，14…布线基板， 16A、16B…铜块，18 ?20、21&、2113、223、221^..针状导电体，234、238-铜块，24...模具成型 体，24b…绝缘底座，25A、25B…绝缘用壁部，25c…U字状突出部，26…凹部，27…安装孔， 28…卡合槽，29…卡扣配合用卡合凹部，31···端子板主体，32A?320·折弯用板部，3U? 3W…主端子板，32U?32W…折弯用板部，33…连接端子保持部，34…连接片，40…模块集合 体，41…印刷电路基板，43a、43b、44a、44b…外部连接端子，51…开口部，52…模块收纳区 域，53…主端子板收纳区域，55…导向突起，55a…三棱柱状基部，55b…突出卡合部，55(τ·· Τ字状隔壁，56···圆筒状部，57··· U字状突出部，58···卡扣配合用卡合突起，59···安装用插通 孔，62?64、68…绝缘隔壁，65...螺母，69a?69c...插通孔，70…冷却体，71…安装面，72... 内螺纹部，73···冷却片，74···安装螺钉

【具体实施方式】
[0060] 以下，参照附图对本发明的实施方式进行说明。
[0061] 图1和图2是表示本发明的一个实施方式的半导体装置的俯视侧立体图和仰视侧 立体图。图3是半导体装置的分解立体图，图4是半导体装置的俯视图，图5和图6是图3 的A-A线上和B-B线上的截面图。
[0062] 如图3所示，半导体装置1具备：多个例如四个功率半导体模块2A?2D、单独连 接到这些功率半导体模块2A?2D的连接端子之间的三片主端子板3A?3C以及收纳功率 半导体模块2A?2D和主端子板3A?3C的模块收纳壳体4。
[0063] 特别是如图7?图9可知，功率半导体模块2A?2D的各自的一例具备：在绝缘基 板11A、11B上分别安装半导体芯片12A、12B而构成的两组半导体电路13A、13B和在这些半 导体电路13A、13B的上方构成共同的布线电路的布线基板14。
[0064] 就这些半导体电路13A、13B而言，各半导体芯片12A、12B由绝缘栅型双极晶体管 (Insulated Gate Bipolar Transistor，IGBT)或功率 MOSFET(Metal-〇xide_Semiconduct or Field-Effect Transistor)和 / 或续流二极管（Free Wheeling Diode，FWD)等功率器 件构成。
[0065] 应予说明，为了图示清楚，在图9中，在一个绝缘基板11A、11B上仅示出一个半导 体芯片12A、12B。实际上，在一个绝缘基板11A、11B的表面侧的导体层上配置有IGBT等的 开关器件和FWD，并像图10的等效电路所示那样进行连接。
[0066] 另外，这些半导体芯片12A、12B是如上所述的各种功率器件，可以是形成在硅基 板上的器件，也可以是形成在SiC基板上的器件。
[0067] 绝缘基板11A、11B由导热性好的氧化铝等陶瓷构成，在其正面和背面贴附有构成 导体层的铜箔15a、15b。在绝缘基板11A的正面侧的导体层（铜箔15a)形成有用于连接 配置在导体层上的多个功率器件之间的预定的电路图案。而且，在绝缘基板11A的正面侧 的铜箔15a，隔着铜块16A配置有半导体芯片12A。同样地，在绝缘基板11B的正面侧的铜 箔15a也形成有用于连接配置在导体层上的多个功率器件之间的预定的电路图案。而且， 在绝缘基板11B的正面侧的铜箔15a，隔着铜块16B配置有半导体芯片12B。
[0068] 由图10所示的等效电路图可知，在绝缘基板11A、11B的铜箔15a、15b串联连接有 开关器件（以下简称为晶体管）Q1与FWD(以下称为二极管）D1的反向并联连接电路和晶 体管Q2与二极管D2的反向并联电路。
[0069] 这里，配置在一个绝缘基板11A、11B上的半导体芯片（功率器件）等效地构成为 图10所示的晶体管与二极管的反向并联电路即可，因此，就晶体管与二极管而言，可以搭 载与其任一方或双方相同规格的半导体芯片。
[0070] 在图9中示出了在绝缘基板11A的铜箔15a上，在前后方向配置有构成晶体管Q1 的半导体芯片12A和在该半导体芯片12A的背后构成二极管D1的半导体芯片（未图示） 的状态。同样地，在绝缘基板11B的铜箔15a上，在前后方向配置有构成晶体管Q2的半导 体芯片12B和在该半导体芯片12B的背后构成二极管D2的半导体芯片（未图示）。即，晶 体管Q1与二极管D1、晶体管Q2与二极管D2通过绝缘基板1 ΙΑ、11B上的铜箔15a、15a和布 线基板14而分别进行反向并联连接。而且，由一对晶体管Q1、Q2和二极管D1、D2构成的两 组反向并联电路还隔着柱状的电极用部件17A、17B与配置在上表面的布线基板14串联连 接。
[0071] 应予说明，如图9所示，也可以是在绝缘基板11A的铜箔15a上，不在前后方向配 置而在左右方向并排配置两个半导体芯片12A。另外，对于半导体芯片12B，也可以同样地 在左右方向并排配置。
[0072] 这里，在一个半导体芯片12A的下表面形成有晶体管Q1的集电极，隔着铜块16A 而连接到针状导电体（PIN针端子）18。针状导电体18是功率半导体模块2A?2D的主端 子（集电极端子C1)。形成于另一个半导体芯片12B的背面的晶体管Q2的集电极电极也隔 着铜块16B而连接到针状导电体（PIN针端子）19。针状导电体19是功率半导体模块2A? 2D的主端子（集电极端子兼发射极端子C2/E1)。另外，在半导体芯片12A、12B的正面形成 有晶体管Q1、Q2的发射电极和栅电极，分别隔着电极用部件17A、17B而连接到布线基板14。 其中，晶体管Q1的发射电极通过布线基板14与针状导电体（PIN针端子）19连接，晶体管 Q2的发射电极通过布线基板14而连接到针状导电体（PIN针端子）20。针状导电体20是 功率半导体模块2A?2D的主端子（发射极端子E2)。针状导电体18、19、20均是用于连接 到后述的带状的端子板主体的连接端子。
[0073] 如图7所示，这些针状导电体18?20在对于功率半导体模块2A?2D的宽度方 向的中心线对称的位置各形成有两根。另外，功率半导体模块2A?2D在针状导电体19的 长度方向外侧还具有单侧各两根、共计四根的辅助端子用的针状导电体（PIN针端子）21a、 21b和22a、22b。这些针状导电体21a、21b与布线基板14连接而构成栅极端子G1、G2,所述 栅极端子Gl、G2将栅控制信号供给到半桥电路的晶体管Ql、Q2的栅电极。另外，剩余的两 根针状导电体22a、22b是控制（辅助）端子，构成与感测在传感晶体管Q1、Q2的集电极-发 射极之间流通的电流的晶体管Q1的集电极和晶体管Q2的发射极连接并输出感测信号的感 测集电极端子SCI和感测发射极端子SE2。
[0074] 如图7所示，主端子用的针状导电体18?20和辅助端子用的针状导电体21a、21b 和22a、22b分别从具有平坦的上表面的圆锥台形状的绝缘底座24b向上方突出。
[0075] 另外，如图8和图9所示，在绝缘基板11A、11B的背面侧的铜箔15b连结有成为散 热部件的方形板状的铜块23A、23B，这些铜块23A、23B的下表面与功率半导体模块2A?2D 的底面在同一水平面上或从底面略微突出。
[0076] 功率半导体模块2A?2D的各构成元件例如由热固性树脂的环氧树脂材料进行模 具成型而成，并保护内部所具备的开关器件和/或FWD等的元件。其结果，功率半导体模块 2A?2D的外形整体上如图7和图8所示，作为俯视时呈矩形形状的长方体状的模具成型体 24而形成。
[0077] 而且，如图6和图7所示，在模具成型体24中，在其长度方向的两端部侧形成有绝 缘用壁部25A、25B。这些绝缘用壁部25A、25B具有由半圆筒突出部25a和侧壁部25b构成 的U字状突出部25c，所述半圆筒突出部25a在模具成型体24的长度方向端面的内侧一侧 形成，从表面突出且直径较大，所述侧壁部25b从该半圆筒突出部25a的两端面起沿切线方 向向模具成型体24的端面延长。另外，绝缘用壁部25A、25B还由凹部26形成，所述凹部26 与U字状突出部25c的内周面连接而挖入到模具成型体24的约一半的厚度并敞开端面侧。
[0078] 在构成这些绝缘用壁部25A、25B的凹部26的底部，例如贯通模具成型体24的底 面而形成以半圆筒突出部25a的中心轴为中心的安装孔27。这里，绝缘用壁部25A、25B的 半圆筒突出部25a的内径被设定为比插通到安装孔27的安装螺栓、安装螺钉等的固定器具 的头部大的内径，且被设定为能够充分确保相邻的针状导电体18、19、21a、21b、22a、22b与 固定器具的头部之间所需的爬电距离的壁面高度。
[0079] 这里，在上述的例子中，绝缘用壁部25A、25B由从半圆筒突出部25a的两端面起沿 切线方向向模具成型体24的端面延长的侧壁部25b构成的U字状突出部25c构成，但不限 于该形状。例如，半圆筒突出部25a可以不为半圆形而为多边形。被设定为比插通于安装 孔27的安装螺栓、安装螺钉等的固定器具的头部大的直径，且被设定为能够充分确保相邻 的针状导电体18、19、21a、21b、22a、22b与固定器具的头部之间所需的爬电距离的壁面高 度即可。
[0080] 另外，在模具成型体24的与绝缘用壁部25A、25B对置的侧面形成有四个沿上下方 向延长的卡合槽28,并且在绝缘用壁部25A、25B的凹部26的敞开端面的下方侧形成有卡扣 配合用卡合凹部29。
[0081] 如图3和图11所示，主端子板3A、3B和3C构成为，在针状导电体18?22b朝向 上方且左右侧面隔开微小的距离而并列配置四个功率半导体模块2A?2D的状态下，单独 连接针状导电体19、20和18。即，主端子板3A?3C的分别由带状的端子板主体31、折弯 用板部32A?32C和连接端子保持部33构成。
[0082] 端子板主体31沿横穿并列配置的功率半导体模块2A?2D的方向延长，板面形成 为与功率半导体模块2A?2D的安装孔27的中心轴、针状导电体18?20、21a、21b、22a、 22b的延长方向平行的带状板。
[0083] 折弯用板部32A?32C从端子板主体31的上表面侧起向上方突出，在将从后述的 模块收纳壳体4突出的部分折弯后成为主端子段。在这些折弯用板部32A?32C形成有螺 栓插通孔32a。
[0084] 连接端子保持部33从端子板主体31的下表面起向左右方向的一侧突出而插通保 持各功率半导体模块2A?2D的针状导电体19、20和18。该连接端子保持部33由连接片 34构成，所述连接片34与端子板主体31的各功率半导体模块2A?2D的针状导电体19、 20和18对应而从下表面折弯并延长，插通针状导电体18?20的插通孔34a沿上下方向贯 通形成于该连接片34。
[0085] 连接端子保持部33,可以如图3所示，与针状导电体18、20、19对应地分别设置连 接片34,也可以如图19所示，将端子板主体31的一端折弯而形成连续的连接片34。
[0086] 如果与针状导电体18、20、19对应地分别设置连接片34,则能够获得挠性，并且能 够抑制进行用于电连接针状导电体18、20、19的激光焊接时的热扩散。
[0087] 如图11所示，在并列配置功率半导体模块2A?2D的状态下，在形成于主端子板 3A的连接片34的插通孔34a内插通针状导电体19而使连接片34的底面抵接到绝缘底座 24b的上表面来进行定位。然后，将主端子板3A的连接片34a与针状导电体18电连接。同 样地，使针状导电体20插通到形成于主端子板3B的连接片34的插通孔34a内而使连接片 34的底面抵接到绝缘底座24b的上表面来进行定位。然后，将主端子板3B的连接片34a与 针状导电体20电连接。进一步地，使针状导电体19插通到形成于主端子板3C的连接片34 的插通孔34a内而使连接片34的底面抵接到绝缘底座24b的上表面来进行定位。然后，将 主端子板3B的连接片34a与针状导电体19电连接。据此，各功率半导体模块2A?2D通 过主端子板3A?3C连结而形成模块集合体40。
[0088] 这些主端子板3A、3B和3C与各功率半导体模块2A?2D的针状导电体18、20和 19接合时，例如利用含有锡（Sn)的无铅（Pb)焊接的情况下，可以在组装成图11所示的形 状后，将焊膏涂布于针状导电体18、20和19,进行加热而接合。在这样的接合中，可以利用 通常的流体焊锡来进行，也可以根据以下方法牢固地粘接。
[0089] S卩，优选针状导电体18、20和19的材质为导电性优异的铜（Cu)或者铝（A1)系的 材质。然而，考虑到焊接接合的容易性时，可以通过对针状导电体18、20和19实施镍（Ni) 或锡系的表面处理来改善焊接接合的浸润性，从而提高安装效率。
[0090] 另外，也可以通过对功率半导体模块2A?2D的单独的针状导电体18、20和19光 斑照射被激发的激光而进行局部加热来接合主端子板3A?3C。该情况下，除了导电性优异 的铜或者铝系的母材构成以外，还可以使用银（Ag)系、金（Au)系的合金材料等。使用铜、 铝、银时，成为局部的同种扩散接合的形态，但若考虑到短时间内的受热稳定性，则优选传 导性优异的银。此外，使用金时，通过对PIN针端子的表面实施锡系的被膜构成，从而锡-金 系的接合成为低熔点的构成，与铜、铝、银的构成比较而具有接合能量少的优点。而且，由于 在凝固后锡-金的共晶成分形成接合部，因此与通常的焊接接合相比，能够期待高耐热性。
[0091] 另外，将各功率半导体模块2A?2D的针状导电体18、20和19与主端子板3A? 3C连结时，将各功率半导体模块2A?2D的针状导电体21和22插通到形成于图3和图11 所示的印刷电路基板41的贯通孔42内，通过例如焊锡将贯通孔42与针状导电体21和22 电连接。
[0092] 虽未图示，但在该印刷电路基板41形成有向形成于半导体芯片12A和12B的IGBT 的栅极供给栅极信号的导电图案，并且形成有向外部输出感测发射极电流的导电图案。
[0093] 在印刷电路基板41，在表面侧突出形成有针状的外部连接端子43a、43b和44a、 44b。这些外部连接端子43a、43b和44a、44b连接到形成于印刷电路基板41的导电图案而 与各功率半导体模块2A?2D的针状导电体21a、21b和22a、22b电连接。
[0094] 应予说明，针状的外部连接端子43a、43b和44a、44b与各功率半导体模块2A?2D 的针状导电体21a、21b和22a、22b的电连接不限于应用印刷电路基板41的情况，也可以用 线束布线等的电连接机构进行连接。
[0095] 另外，模块集合体40被收纳在模块收纳壳体4内，所述模块集合体40是多个四个 功率半导体模块2A?2D通过主端子板3A?3C进行一体化而成的。如图4?图6和图12 所示，该模块收纳壳体4从将热塑性树脂注射成型的较薄且具有挠性的侧面观察具有凸形 形状，形成为使下端为开口部51的箱型。该模块收纳壳体4具备：从下端的开口部51将功 率半导体模块2A?2D插入到内表面侧而进行保持的长方体状的模块收纳区域52和从该 模块收纳区域52的前后方向的中央部向上方突出而收纳主端子板3A?3C的主端子板收 纳区域53。
[0096] 在模块收纳区域52,如图12所示，在前后侧面板52a和52b的内表面向内侧突出 形成有划分单独收纳区域54A?54D的导向突起55,所述单独收纳区域54A?54D以具有 在安装功率半导体模块2A?2D时能够进行位置调整的预定的安装自由度而单独收纳功率 半导体模块2A?2D。该导向突起55具备三棱柱状基部55a和T字状隔壁55c，三棱柱状 基部55a与功率半导体模块2A?2D的四角的C倒角部24a对置，T字状隔壁55c从该三 棱柱状基部55a的前端向内侧延长，在前端形成卡合到功率半导体模块2A?2D的卡合槽 28而进行导向的突出卡合部55b。
[0097] 另外，在单独收纳区域54A?54D形成有从上面板52c向下方突出且卡合到各功 率半导体模块2A?2D的绝缘用壁部25A和25B的内周面的圆筒状部56以及在该圆筒状 部56的外周侧形成的卡合到绝缘用壁部25A和25B的U字状突出部25c的外周面的U字 状突出部57。
[0098] 此外，在单独收纳区域54A?54D，在前后侧面板42a和42b的开口部51附近的与 圆筒状部56的中心轴对置的位置形成有卡扣配合用卡合突起58。
[0099] 另外，在单独收纳区域54A?54D，在上面板51a的与圆筒状部56的内周面对应 的位置形成有连通到圆筒状部56的安装用插通孔59。另外，在模块收纳区域52的上面板 52c的与形成于模块集合体40的印刷电路基板41的外部连接端子43a、43b和44a、44b对 置的位置形成有使这些外部连接端子43a、43b和44a、44b突出到外部的针插通孔60。
[0100] 这里，单独收纳区域44A?44D的宽度如后所述，在单独收纳功率半导体模块 2A?2D的状态下，被设定为不是嵌合保持功率半导体模块2A?2D，而是通过确保在安装 功率半导体模块2A?2D时能够进行位置调整的微小的间隙（例如50 μ m?200 μ m左右）， 从而具有预定的安装自由度来进行收纳保持。
[0101] 另外，如图5所示，在主端子板收纳区域53形成有从上面板61a向下方突出、并插 入到主端子板3A与3B之间的绝缘隔壁62,从前侧面板61b向下方突出、并插入到各功率半 导体模块2A?2D的针状导电体19与针状导电体21a、21b之间的绝缘隔壁63和从后侧面 板61c向下方突出且将主端子板3C的后方侧绝缘的绝缘隔壁64。
[0102] 另外，在主端子板收纳区域53形成有收纳螺母65的螺母收纳凹部66,螺栓插通凹 部67以及绝缘隔壁68。螺母65形成在上面板61a的绝缘隔壁62与64之间的，沿左右方 向与主端子板3A?3C的折弯用板部32对应的位置；螺栓插通凹部67连接到该螺母收纳 凹部66的底面而插通螺栓前端；绝缘隔壁68从上面板61a向下方突出、沿着螺母收纳凹部 66和螺栓插通凹部67的外周面并向下方延长而将针状导电体18与20之间绝缘。
[0103] 此外，在主端子板收纳区域53,在其上面板51a形成有使各主端子板3A、3B和3C 的折弯用板部32突出到外部的插通孔69a、69b和69c。
[0104] 如图11所示，在具有上述构成的模块收纳壳体4,从开口部51侧插入模块集合体 40并进行保持。即，如图11所示，成为将模块集合体40载置于载置台（未图示）的平坦面 的状态。在该状态下，使模块收纳壳体4从上方下降而使主端子板3A、3B和3C的折弯用板 部32A、32B和32C插通到模块收纳壳体4的主端子板收纳区域53中的插通孔69a、69b和 69c。与此同时，将印刷电路基板41的外部连接端子43a、43b和44a、44b插通到模块收纳 壳体4的模块收纳区域52的针插通孔60。此外，使导向突起55的突出卡合部55b卡合到 各功率半导体模块2A?2D的卡合槽28内。在该状态下，使模块收纳壳体4进一步下降。
[0105] 如果模块收纳壳体4的形成于各单独收纳部54A?54D的卡扣配合用卡合突起58 到达功率半导体模块2A?2D的构成绝缘用壁部25A和25B的凹部26的底部，则成为与功 率半导体模块2A?2D的前后端面接触的状态。
[0106] 然后，模块收纳壳体4在使前后侧面板52a和52b向外侧弯曲的同时发生下降。然 后,模块收纳壳体4的下端面到达功率半导体模块2A?2D的下端，由此卡扣配合用卡合突 起58到达形成于各功率半导体模块2A?2D的下表面的卡扣配合用卡合凹部29。如果成 为该状态，则卡扣配合用卡合突起58根据前后侧面板52a和52b的弹性而发生弯曲并卡合 于卡扣配合用卡合凹部29。
[0107] 因此，在模块收纳壳体4的各单独收纳区域54A?54D内，功率半导体模块2A? 2D以侧面不相互紧贴地，具有在安装功率半导体模块2A?2D时能够进行位置调整的预定 的安装自由度而被保持，而在使模块收纳壳体4从载置台抬起时，各功率半导体模块2A? 2D不脱落而被保持。
[0108] 在该状态下，能够在模块收纳壳体4的螺母收纳凹部66内收纳螺母65之后，将从 模块收纳壳体4的上面板61a突出的主端子板3A、3B和3C的折弯用板部32A、32B和32C 以图1、图4和图5所示的方式进行折弯而覆盖螺母收纳凹部66来防止螺母65的拔出。这 时，由于主端子板3A、3B和3C与各功率半导体模块2A?2D的针状导电体19、20和18是 通过焊接等进行固定的，因此也能够防止功率半导体模块2A?2D从模块收纳壳体4拔出。
[0109] 而且，在T字状隔壁55c的前端形成的突出卡合部55b卡合到功率半导体模块 2A?2D的卡合槽28, T字状隔壁55c构成模块收纳壳体4的划分单独收纳区域54A?54D 的导向突起55。因此，即使在由较薄的具有挠性且韧性小的热塑性树脂形成模块收纳壳体 4的情况下也能够可靠地防止模块收纳壳体4的前后侧面板52a和52b向外侧弯曲。因此， 能够可靠地防止功率半导体模块2A?2D从模块收纳壳体4脱离。
[0110] 应予说明，在使主端子板3A?3C的折弯用板部32A?32C从模块收纳壳体4的 插通孔69a?69c突出的状态下将突出部折弯时，如图5和图6所示，优选形成对于模块收 纳壳体4的主端子板收纳区域53的上面板61a例如为0. 5mm以上且能够防止螺母65拔出 的预定的间隙。如此，通过在折弯用板部32A?32C与模块收纳壳体4的主端子板收纳区 域53的上面板61a之间设置间隙，从而模块集合体40能够沿上下方向以该量进行移动。因 此，能够确保功率半导体模块2A?2D沿上下方向的安装自由度。
[0111] 在向该模块集合体40安装模块收纳壳体4的状态下，如图4所示，俯视时成为模 块收纳壳体4的安装用插通孔59与功率半导体模块2A?2D的安装孔27连通的状态。
[0112] 据此，模块集合体40被收纳保持在模块收纳壳体4内而构成半导体装置1。
[0113] 对于该半导体装置1而言，由于具有图10的等效电路构成的四个功率半导体模块 2A?2D被主端子板3A?3C连接，因此整体的等效电路如图13所示，成为将图10所示的 等效电路四组并列连接的构成。
[0114] 即，成为各功率半导体模块2A?2D的集电极端子C1的针状导电体18通过主端 子板3A电连接而被连接到直流电源的正极端子P。另外，成为各功率半导体模块2A?2D 的发射极端子E2的针状导电体20通过主端子板3B电连接而被连接到直流电源的负极端 子N。此外，成为各功率半导体模块2A?2D的相输出端子U(C2/E1)的针状导电体19通过 主端子板3C电连接而被连接到外部输出端子U (C2/E1)。
[0115] 另外，成为各功率半导体模块2A?2D的IGBT Q1和Q2的栅极端子的针状导电体 21a、21b通过印刷电路基板41的导电图案相互连接而从外部连接端子43a、43b连接到栅 极端子G1、G2。此外，成为IGBT Q1和Q2的感测集电极端子和感测发射极端子的针状导电 体22a和22b通过印刷电路基板41的导电图案相互连接而从外部连接端子44a、44b连接 到感测集电极端子SCI和感测发射极端子SE2。
[0116] 因此，能够由半导体装置1构成例如作为电力变换装置的逆变器装置的一个相。 这里，收纳到模块收纳壳体4内的功率半导体模块2A?2D的数目可以根据构成的逆变器 装置所处理的电流量来进行设定。即，在与使用了装备齐全的四个功率半导体模块2A? 2D的装备齐全的电流量比较为一半的电流量的情况下，可以将两个功率半导体模块2A、2B 用主端子板3A?3C连接而安装保持于模块收纳壳体4来作为模块集合体40。同样地，为 装备齐全的电流量的1/4时，可以将主端子板3A?3C仅连接到一个功率半导体模块2A而 收纳保持于模块收纳壳体4,为装备齐全的3/4的电流量就可以的情况下，可以将主端子板 3A?3C连接到三个功率半导体模块2A?2C而收纳保持于模块收纳壳体4。
[0117] 在这样的半导体装置1中，在对主端子板3A?3C施加高电压的同时流通大电流。 因此，主端子板3A?3C的绝缘成为问题，但在本实施方式中，形成有将各主端子板3A?3C 在收纳主端子板3A?3C的主端子板收纳区域53相互隔离，且与成为固定器具的安装螺钉 74隔离的绝缘隔壁62?64和68。
[0118] 而且，如图5所示，这些绝缘隔壁62?64和68被延长到功率半导体模块2A?2D 的上表面附近。另外，功率半导体模块2A?2D的针状导电体18?20从绝缘底座24b上 突出，所述绝缘底座24b从功率半导体模块2A?2D的模具成型体上表面突出。因此，能够 可靠地进行主端子板3A?3C与针状导电体18?20之间的绝缘，并且也能够可靠地进行 主端子板3A?3C与后述的作为固定器具的安装螺钉74的绝缘。
[0119] 对于具有上述构成的半导体装置1而言，由于将多个功率半导体模块2A?2D收 纳到模块收纳壳体4内，因此在包含构成功率半导体模块2A?2D的IGBT和/或FWD的半 导体芯片12A和12B处发热。为了散发该发出的热而设有热传导率高的铜块16A、16B和 24A、24B。半导体芯片12A和12B发出的热通过铜块16A、16B和23A、23B被传导到功率半 导体模块2A?2D的下表面。
[0120] 这里，如图2所示，配置于功率半导体模块2A?2D的下表面的铜块23A和23B从 模块收纳壳体4的开口部51露出。因此，如图14所示，通过使从功率半导体模块2A?2D 的下表面露出的铜块23A和23B与散热片等冷却体70接触，从而能够高效地冷却发热的半 导体芯片12A和12B。
[0121] 该冷却体70例如由铝、铝合金、铜等热传导率高的金属材料形成。该冷却体70， 如图15所示，在上表面形成安装半导体装置1的安装面71，在该安装面，在与半导体装置1 的各功率半导体模块2A?2D的安装孔27对置的位置形成有内螺纹部72。另外，在冷却体 70的下表面侧形成有以预定间隔向下方延长的冷却片73。
[0122] 如图15所示，在冷却体70的安装面71安装半导体装置1并进行固定。该半导体 装置1的固定通过如下方式进行，即，通过模块收纳壳体4的各安装用插通孔59,进一步通 过功率半导体模块2A?2D的安装孔27而插通作为固定器具的安装螺钉74,使其外螺纹部 螺合于在冷却体70的安装面71形成的内螺纹部72并进行拧紧。
[0123] 这时，各功率半导体模块2A?2D相对于模块收纳壳体4的模块收纳区域52的单 独收纳区域54A?54D具有在安装功率半导体模块2A?2D时能够进行位置调整的安装自 由度而被收纳，各功率半导体模块2A?2D直接被安装螺钉74固定于冷却体70的安装面 71。因此，功率半导体模块2A?2D的从模块收纳壳体4的开口部51露出的铜块23A和 23B被可靠地紧贴而固定于冷却体70的安装面71。
[0124] 而且，对于功率半导体模块2A?2D的上下方向而言，由于连接有功率半导体模块 2A?2D的针状导电体18、20和19的主端子板3A、3B和3C的连接片34具有挠性，因此能 够确保功率半导体模块2A?2D沿上下方向的安装自由度。此外，通过在将主端子板3A? 3C的折弯用板部32A?32C折弯后的底面与模块收纳壳体4的主端子板收纳区域53的上 面板61a之间设置间隙，从而能够进一步确保功率半导体模块2A?2D沿上下方向的安装 自由度。
[0125] 因此，能够使功率半导体模块2A?2D的铜块23A和23B可靠地紧贴于冷却体70 的安装面71。因此，能够可靠地将成为各功率半导体模块2A?2D的发热体的半导体芯片 12A和12B发出的热通过铜块16A和16B、绝缘基板11A和11B的导体图案以及铜块23A和 23B而散放到冷却体70,能够防止半导体芯片12A和12B过热。
[0126] 这时，模块收纳壳体4本身不被直接固定于冷却体70,而是间接地被固定于冷却 体70,模块收纳壳体4不会从冷却体70脱离。即，各功率半导体模块2A?2D被卡扣配合 于模块收纳壳体4。因此，通过将功率半导体模块2A?2D固定于冷却体70,从而模块收纳 壳体4也被固定。而且，例如被焊接到功率半导体模块2A?2D的针状导电体18、20和19 的主端子板3A、3B和3C的折弯用板部32A、32B和32C通过插通孔69a、69b和69c向模块 收纳壳体4的上方突出而被折弯成主端子段。在这一点上能够也进行模块收纳壳体4的脱 离防止。
[0127] 另外，在将功率半导体模块2A?2D固定于冷却体70时，在功率半导体模块2A? 2D的长度方向的两端部的安装孔27插通安装螺钉74并进行固定，而安装孔27被凹部26 和U字状突出部25c包围。另外，形成于模块收纳壳体4的圆筒状部56被卡合在凹部26 内，且U字状突出部57卡合到U字状突出部25c的外周侧。因此，能够可靠地进行安装螺 钉74与针状导电体18、19和主端子板3A、3C之间的绝缘。
[0128] 如以上说明，根据上述实施方式，能够使多个功率半导体模块2A?2D作为模块集 合体40而一体化。据此，只要制作一个基本容量的功率半导体模块，就能够将其组合而扩 展成各种容量的模块，因此无需像以往那样按照每个容量从一个开始制作单独的模块，能 够使生产效率化。
[0129] 另外，多个功率半导体模块2A?2D在模块收纳壳体4的模块收纳区域52的单独 收纳区域54A?54D具有在功率半导体模块的2A?2D安装时能够进行位置调整的预定的 安装自由度而被单独地保持。此外，向半导体装置1的冷却体70的安装利用各功率半导体 模块2A?2D的安装孔。因此，模块集合体40根据其构成部件的变形而使从各功率半导体 模块2A?2D露出的绝缘基板背面的铜块23A、23B的冷却面成为仿照冷却体70的安装面 71，而成为与单独安装小型模块的情况同等的状态。即，即使在半导体电路的电流容量变大 而安装于冷却体70的模块集合体40的尺寸大型化的情况下，也能够得到与小型模块同等 的冷却性能，从可靠性的观点考虑也能够期待优异的特性。
[0130] 另外，在现有的半导体装置中，模块越变得大容量而大型化，越难以获得接合绝缘 基板的散热基板的安装面的高平坦度。其结果，为了进行与冷却体的热连接，需要向安装面 涂布厚的导热物质。因此，热电阻增大，并且运转时的功率半导体模块（也包括散热体侧） 的热变形也变大，因此提高冷却面（基板）与散热片的紧贴性而确保散热效率是不容易的。
[0131] 然而，在本实施方式中，如上所述，由于能够使收纳在模块收纳壳体4内的多个功 率半导体模块2A?2D的铜块23A、23B的冷却面单独紧贴于冷却体70的安装面71而进行 安装，因此能够在不涂布厚的导热物质的情况下提高冷却性能。
[0132] 然而，最近备受关注的SiC等宽带隙元素虽然是高效率，但从与基板的结晶缺陷 而影响的成品率的关系考虑，越是Si元素越难以大型化，因此当大容量化时，并列连接多 个芯片而使用。另外，即使是Si元素，与使用规格大的大型芯片相比，并列连接多个生产数 量多的小型芯片来使用有时更有利于降低成本。本发明的结构在这样的情况下更有效。
[0133] 例如，在平均一个半导体芯片的安装中为不合格的概率α与模块安装合格率β 的关系式在将搭载芯片数设定为η时由β = (1-α)η表示。
[0134] 以芯片数10、20、40和80为参数表示该平均一个半导体芯片的安装不合格率α 与模块安装合格率β的关系时，如图16所示。
[0135] 由该图16可以明确，通过全部安装工序而平均一个半导体芯片的不合格率为 0.1 %时，无论搭载芯片数如何，模块安装合格率β均为90%以上，然而，平均一个半导体 芯片的不合格率为1%时，半导体芯片数为80的情况下模块安装合格率β降低到50%，另 一方面，半导体芯片数为10的情况下，模块安装合格率β维持90%。
[0136] 因此，如本实施方式所示，使功率半导体模块内的半导体芯片数极少且组合多个 合格的功率半导体模块而进行大容量化更有利于降低成本。即，在增加功率半导体模块内 的半导体芯片数的情况下，其中的一部分的半导体芯片变得不合格则功率半导体模块本身 变得不合格，因此功率半导体模块内的半导体芯片数越增加，合格率越下降。
[0137] 应予说明，在上述实施方式中，对在将模块集合体40收纳于模块收纳壳体4而折 弯主端子板3Α?3C的折弯用板部32Α?32C的状态下，将功率半导体模块2Α?2D固定 于冷却体70的情况进行了说明。然而，本发明不限于上述组装顺序，也可以在将半导体装 置1固定于冷却体70的情况下，且在不折弯主端子板3Α?3C的折弯用板部32Α?32C的 状态下，将功率半导体模块2Α?2D固定于冷却体70之后将折弯用板部32Α?32C折弯。
[0138] 另外，在上述实施方式中，对划分模块收纳壳体4的模块收纳区域52的单独收纳 区域54Α?54D的导向突起55具备在前端具有突出卡合部55b的Τ字状隔壁55c的情况 进行了说明。然而，本发明不限于上述构成，T字状隔壁55c的前端形状能够形成为三角形、 半圆形等任意形状，总之只要是能够卡合于功率半导体模块2A?2D的卡合槽28而进行导 向，并且防止向前后方向外侧的拔出的构成即可。
[0139] 同样地，功率半导体模块2A?2D的卡合槽28的截面形状也可以为任意形状。
[0140] 另外，在上述实施方式中，对在模块收纳壳体4中紧密收纳四个功率半导体模块 2A?2D的情况进行了说明，但不限于此，最大搭载数目和/或搭载间隔可按照每个制品适 当决定。此外，也可以每隔任意个数而隔开间隔（间隔剔除）地收纳小于或等于最大搭载 数目的功率半导体模块。越在功率半导体模块之间设置空间，作为模块集合体的尺寸越大， 但通过分散有发热部，而能够提高散热效果。
[0141] 另外，在上述实施方式中,对通过形成于印刷电路基板41的导电图案而将各功率 半导体模块2A?2D的针状导电体21a、21b和22a、22b连接到外部连接端子43a、43b和 44a、44b的情况进行了说明。本发明不限于上述构成，也可以使各功率半导体模块2A?2D 的针状导电体21a、21b和22a、22b单独从模块收纳壳体4突出。此外，也可以用连接线和 /或其它端子板等代替印刷电路基板41而连接各功率半导体模块2A?2D的针状导电体 21a、21b 和 22a、22b。
[0142] 另外，在上述实施方式中，对在模块收纳壳体4中收纳多个功率半导体模块而构 成逆变器装置的一个相的情况进行了说明。然而，本发明不限于上述构成，如图17所示，也 可以使用三个功率半导体模块2A?2C，将单独的主端子板3U、3V和3W用焊锡焊接、熔接、 铜焊等固定方式固定于各功率半导体模块2A?2C的针状导电体19。与此相应地，如图17 所示，在模块收纳壳体4形成插通主端子板3U、3V和3W的插通孔69u、69v和69w，使折弯 用板部32U、32V和32W从这些插通孔69u、69v和69w突出，如此也能够构成三相逆变器装 置。此外，省略印刷电路基板41，取而代之地，增加各功率半导体模块2A?2C的针状导电 体2la、2lb和22a、22b的长度，并使其从形成于模块收纳壳体4的上面板52c的贯通孔81 直接向模块收纳壳体4的上方突出。
[0143] 如图18所示，此时的等效电路构成并列连接上述的图10的等效电路构成，例如功 率半导体模块2A构成U相用臂，功率半导体模块2B构成V相用臂，功率半导体模块2C构 成W相用臂。而且，各功率半导体模块2A、2B和2C的主端子板3U、3V和3W作为U相输出 端子U、V相输出端子V和W相输出端子W而被引出。另外，连接到各功率半导体模块2A? 2C的针状导电体21a、21b的栅极端子G1、G2也被单独引出，连接到针状导电体22a、22b的 感测集电极端子SCI、感测发射极端子SE2也被单独引出。
[0144] 另外，根据上述的实施方式，能够按照每个电流容量使功率半导体模块系列化而 进行准备。即，如果在模块收纳壳体中收纳多个功率半导体模块，将其并列连接而使用，则 能够通过改变其并列数目来容易地自如地改变电流容量。如此，像区分电流容量来准备包 装而进行系列化的情况那样，没有成本增加的问题，而能够容易地自如地改变电流容量，而 且，如果使用共同的模块收纳壳体，则能够使外观和/或端子位置通用化。
[0145] 另外，根据上述的实施方式，大容量化不是在一个包装中安装多个芯片，而是组合 使用成为一个单元的功率半导体模块，因此能够抑制安装到成为一个单元的功率半导体模 块的半导体芯片数目。因此，在安装后，即使明确判断半导体芯片的不合格，而功率半导体 模块不合格，也能够减少组装到不合格的功率半导体模块的合格的半导体芯片的数目。因 此，成品率不会降低。
[0146] 另外，根据上述的实施方式，在用主端子板连接内置半导体芯片的多个半导体模 块的状态下，具有在模块收纳壳体内在安装功率半导体模块时能够进行位置调整的预定的 安装自由度而进行收纳。因此，不仅能够像是一个功率半导体模块那样处理多个功率半导 体模块，还能够可靠地进行与各功率半导体模块的冷却体的接触。例如，在将构成像图13 和/或图18那样的电路的全部半导体元件搭载于一个散热基板那样的大型的功率半导体 模块中，散热基板的平坦度变差。因此，与外部的散热片等的紧贴性也差，冷却性能变差。与 此相对，在上述的实施方式中，由于将收纳于模块收纳壳体的功率半导体模块单独地牢固 连接到冷却体，因此能够可靠地进行与单独的功率半导体模块的冷却体的接触。
[0147] 另外，在上述实施方式中，对通过使各个连接片34的底面抵接到绝缘底座24b的 上表面来进行主端子板3A?3C与功率半导体模块2A?2D的定位的情况进行了说明。然 而，本发明不限于上述构成，将主端子板3A?3C像图19所示那样折弯端子板主体31的一 端构成为连续的连接片34时，可以像图20所示那样改变定位部。
[0148] 即，在图20中，在模具成型体24的上表面的成为主端子的一对针状导电体18、20 和19之间突出形成定位用底座80a、80b和80c，使定位用底座80a、80b和80c的上表面为 平坦面。这时，如图21所示，通过在形成于主端子板3A、3B和3C的连接片34的插通孔34a 内插通针状导电体18、20和19的状态下，使连接片34的底面抵接到定位用底座80a、80b和 80c的上表面，从而能够进行定位。据此，通过形成定位用底座80a?80c，从而无需在使针 状导电体18、20和19突出的绝缘底座24b的针状导电体18、20和19突出的上表面形成定 位用的平坦面。因此，无需高精度地进行绝缘底座24b的成型，能够提高模具成型体24的 成型容易性。
[0149] 另外，在上述实施方式中，对在功率半导体模块2A?2D的长度方向的两端形成了 安装孔27的情况进行了说明，但不限于此，对于安装孔的设置位置和/或设置个数可以任 意设定。与此相应地，改变模块收纳壳体4的安装用插通孔59的设置位置和设置个数即可。
[0150] 另外，由于本发明仅通过功率半导体模块的端子连接的组合就能够得到期望的电 路构成，因此本发明不限定应用于上述的电力变换用逆变器装置，在使用功率半导体模块 的其它电力变换装置和/或高频用途的开关1C等其它半导体装置中也能够应用本发明。
[0151] 产业上的可利用性
[0152] 根据本发明，能够提供一种在用主端子板连接内置半导体芯片的多个半导体模块 的状态下，通过在安装半导体模块安装时能够进行位置调整地收纳保持于模块收纳壳体 内，从而能够确保多个半导体模块与被安装体的可靠接触，并且可容易地进行组装工作的 半导体装置。
【权利要求】
1. 一种半导体装置，其特征在于，具备： 多个半导体模块，其以在内部具备安装有至少一个以上半导体芯片的电路基板，并且 贯通形成安装孔、散热部在所述安装孔的一侧的端部侧露出的方式形成，并且突出形成有 连接端子； 主端子板，其将所述多个半导体模块的单独的连接端子间单独连接，并构成相互连接 所述半导体模块内的半导体电路的导电路径；和 模块收纳壳体，其将通过所述主端子板相互连接的多个所述半导体模块与所述主端子 板一体地从开口部插通，在该半导体模块安装时能够进行位置调整地进行收纳保持，并且 具有将所述主端子板的一部分作为主端子用段而引出到外部的插通孔，还具有与所述各半 导体模块的各安装孔对置的安装用插通孔； 所述模块收纳壳体形成有将所述多个半导体模块以并列状态进行收纳的模块收纳区 域和与该模块收纳区域连接而收纳所述主端子板的端子板收纳区域， 所述模块收纳区域具备引导所述半导体模块的侧面，并且划分单独收纳多个半导体 模块的单独收纳区域的导向突起。
2. 根据权利要求1所述的半导体装置，其特征在于， 所述导向突起在前端形成有卡合到形成于所述半导体模块的侧面的卡合槽的卡合凸 部。
3. 根据权利要求1所述的半导体装置，其特征在于， 所述模块收纳壳体具有挠性，在所述模块收纳区域形成有卡止到形成于所述半导体模 块的卡止凹部的卡止突起。
4. 根据权利要求1所述的半导体装置，其特征在于， 在所述端子板收纳区域具备将所述主端子板间绝缘的绝缘隔壁。
5. 根据权利要求1所述的半导体装置，其特征在于， 所述模块收纳壳体将所述散热部作为所述开口部侧而收纳所述多个半导体模块，在使 所述散热部与冷却体接触的状态下，通过所述各安装用插通孔将固定器具插通到与该安装 用插通孔对置的所述半导体模块的安装孔而进行收纳的所述多个半导体模块单独固定于 该冷却体。
6. 根据权利要求1所述的半导体装置，其特征在于， 所述模块收纳壳体将所述安装用插通孔形成在卡合到所述半导体模块的安装孔而确 保所述固定器具的绝缘距离的筒状部的内周面。
7. 根据权利要求1至6中任一项所述的半导体装置，其特征在于， 所述主端子板具有横穿所述多个半导体模块而延长的端子板主体，所述端子板主体具 有与所述安装孔平行的板面，在与该端子板主体的长度方向正交的端面的一侧形成有成为 所述主端子段的折弯用板部，在所述端面的另一侧突出形成有具有供所述多个半导体模块 插通的连接端子的插通孔的连接端子保持部。
8. 根据权利要求7所述的半导体装置，其特征在于， 所述连接端子保持部单独地突出形成在与所述多个半导体模块的所述连接端子对应 的位置，且由具有挠性的多个连接片构成。
9. 根据权利要求7所述的半导体装置，其特征在于， 所述折弯用板部在从所述模块收纳壳体突出的状态下，以与收纳于在所述端子板收纳 区域的外表面形成的螺母收纳凹部的螺母对置的方式被折弯而构成主端子段，形成有与螺 母的内螺纹对置而比该内螺纹的内径大的插通孔。
10. -种半导体装置的制造方法，其特征在于， 是在电路基板的内部具备至少一个以上半导体芯片，将具有安装孔的多个半导体模块 排列保持于模块收纳壳体的半导体装置的制造方法， 在并列配置了所述多个半导体模块的状态下，在将从各半导体模块突出的主连接端子 插通到形成于横穿该半导体模块的主端子板的连接端子保持部的插通孔内之后，将主连接 端子与连接端子保持部固定而形成模块集合体， 将所形成的所述模块集合体以使主端子板的弯折用部通过该模块收纳壳体的插通孔 而突出到外部，且在安装该半导体模块时能够进行位置调整的方式收纳保持于所述模块收 纳壳体而构成半导体装置， 接着，将模块收纳壳体载置在冷却体上并通过与所述多个半导体模块的各安装孔对置 而形成的模块收纳壳体的插通孔向所述多个半导体模块的各安装孔插通固定器具而将收 纳的多个半导体模块分别固定于冷却体。
11. 根据权利要求10所述的半导体装置的制造方法，其特征在于， 所述主端子板的折弯用板部在构成所述半导体装置时和将该半导体装置安装于所述 冷却体后的任一时刻，在将螺母插入到形成于所述模块收纳壳体的主端子板收纳区域的外 表面的螺母插入凹部的状态下，以覆盖该螺母的方式进行折弯。
【文档编号】H01L25/07GK104160504SQ201380012194
【公开日】2014年11月19日 申请日期:2013年3月15日 优先权日:2012年3月28日
【发明者】仲村秀世, 堀尾真史 申请人:富士电机株式会社